CN105512089A - 一种计算架构及控制方法 - Google Patents

一种计算架构及控制方法 Download PDF

Info

Publication number
CN105512089A
CN105512089A CN201510869743.7A CN201510869743A CN105512089A CN 105512089 A CN105512089 A CN 105512089A CN 201510869743 A CN201510869743 A CN 201510869743A CN 105512089 A CN105512089 A CN 105512089A
Authority
CN
China
Prior art keywords
clock
array
control
power
code snippet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510869743.7A
Other languages
English (en)
Inventor
吴玉平
陈岚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201510869743.7A priority Critical patent/CN105512089A/zh
Publication of CN105512089A publication Critical patent/CN105512089A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)

Abstract

本发明涉及一种计算架构及控制方法，具体涉及一种功耗和性能软件可控的计算架构及控制方法，该计算架构包括：核心计算单元、电源阵列、时钟阵列、以及控制寄存器堆；所述电源阵列和/或所述时钟阵列是可控的，所述电源阵列为所述核心计算单元提供电源电压；所述时钟阵列为所述核心计算单元提供时钟信号；所述控制寄存器堆存放有逻辑值，所述控制寄存器堆根据所述逻辑值控制所述电源阵列输出电源电压，和/或所述控制寄存器堆根据所述逻辑值控制所述时钟阵列输出时钟信号，以使所述核心计算单元的功耗与性能可控。利用本发明，实现了计算架构的功耗和性能为软件可控。

Description

一种计算架构及控制方法
技术领域
本发明涉及一种计算架构及控制方法，具体涉及一种功耗和性能软件可控的计算架构及控制方法。
背景技术
传统的计算架构包括核心计算单元及固定电源阵列和固定时钟阵列三部分，如图1所示。固定电源阵列和固定时钟阵列分别为核心计算单元各部分提供各自固定的电源和各自固定的时钟信号，也就是说核心计算单元部分的功耗和性能基本是固定的。
在固定电源阵列和固定时钟阵列的现有技术条件下，程序代码对核心计算单元的电源阵列和时钟阵列无法进行控制，因此对核心计算单元的功耗和性能也就无法进行控制，即核心计算单元的功耗和性能独立于程序之外，如图2所示。
发明内容
本发明提供一种计算架构及控制方法，以实现计算架构的功耗和性能为软件可控，从而在需要时实现高性能或在需要时实现低功耗。
为实现上述目的，本发明提供了如下技术方案：
一种计算架构，包括：核心计算单元、电源阵列、时钟阵列、以及控制寄存器堆；所述电源阵列和/或所述时钟阵列是可控的，所述电源阵列为所述核心计算单元提供电源电压；所述时钟阵列为所述核心计算单元提供时钟信号；所述控制寄存器堆存放有逻辑值，所述控制寄存器堆根据所述逻辑值控制所述电源阵列输出电源电压，和/或所述控制寄存器堆根据所述逻辑值控制所述时钟阵列输出时钟信号，以使所述核心计算单元的功耗与性能可控。
优选地，所述逻辑值由所述核心计算单元写入所述控制寄存器堆。
优选地，所述逻辑值由所述核心计算单元的外围程序代码决定。
优选地，所述外围程序代码包括一对或多对控制功耗与性能的代码片段对。
优选地，所述多对控制功耗与性能的代码片段对，其内部嵌套多对同类的代码片段对；或者
所述多对控制功耗与性能的代码片段对，其层次化嵌套多对同类的代码片段对。
优选地，所述电源阵列包括若干个并行的电源子阵列，每个电源子阵列包括：电源控制电路，与所述电源控制电路连接的电压调节电路，所述电源控制电路根据电源控制信号，控制所述电压调节电路，以使所述电压调节电路向所述核心计算单元输出电源电压。
优选地，所述时钟阵列包括若干个并行的时钟子阵列，每个时钟子阵列包括：频率控制电路，与所述频率控制电路连接的频率调节电路，所述频率控制电路根据时钟控制信号，控制所述频率调节电路，以使所述频率调节电路向所述核心计算单元输出时钟信号。
一种计算架构控制方法，所述方法包括：
核心计算单元根据外围程序代码向控制寄存器堆写入逻辑值；
控制寄存器堆根据所述逻辑值向电源阵列输出电源控制信号，和/或控制寄存器堆根据所述逻辑值向时钟阵列输出时钟控制信号；
所述电源阵列根据所述电源控制信号向所述核心计算单元输出电源电压；
所述时钟阵列根据所述时钟控制信号向所述核心计算单元输出时钟信号。
优选地，所述外围程序代码中包括一对或多对控制功耗与性能的代码片段对。
优选地，所述多对控制功耗与性能的代码片段对，其内部嵌套多对同类的代码片段对；或者
所述多对控制功耗与性能的代码片段对，其层次化嵌套多对同类的代码片段对。
本发明的有益效果在于：
本发明提供的计算架构及控制方法，电源阵列和/或所述时钟阵列是可控的，控制寄存器堆存放有逻辑值，控制寄存器堆根据所述逻辑值控制电源阵列输出电源控制信号，和/或控制时钟阵列输出时钟控制信号，电源阵列根据电源控制信号向所述核心计算单元输出电源电压，时钟阵列根据时钟控制信号向所述核心计算单元输出时钟信号，达到计算架构的功耗和性能为软件可控。
附图说明
图1为传统的计算架构的结构示意图。
图2为现有技术中含程序代码的计算架构的结构示意图。
图3-1为本发明实施例计算架构的一种结构示意图。
图3-2为本发明实施例计算架构的另一种结构示意图。
图3-3为本发明实施例计算架构的第三种结构示意图。
图4为本发明实施例含外围程序代码的计算架构的一种结构示意图。
图5-1为本发明实施中第N层函数的代码片断A第一部分动作的结构示意图。
图5-2为本发明实施中第N层函数的代码片断A第二部分动作的结构示意图。
图6-1为本发明实施中第N层函数的代码片断B第一部分动作的结构示意图。
图6-2为本发明实施中第N层函数的代码片断B第二部分动作的结构示意图。
图7为本发明实施例含外围程序代码的计算架构的另一种结构示意图。
图8为本发明实施例含外围程序代码的计算架构的第三种结构示意图。
图9为本发明实施中电源阵列的一种结构示意图。
图10为本发明实施中时钟阵列的一种结构示意图。
图11为本发明实施例的计算架构控制方法的一种流程图。
图12为本发明实施例的计算架构控制方法的另一种流程图。
图13为本发明实施例的计算架构控制方法的第三种流程图。
具体实施方式
为了使本领域技术人员能更进一步了解本发明的特征及技术内容，下面结合附图和实施方式对本发明实施例作详细说明。
针对现有计算架构的不足，本发明实施例提供了一种计算架构及控制方法，通过本发明，实现计算架构的功耗和性能为软件可控。该计算架构包括：核心计算单元、电源阵列、时钟阵列、以及控制寄存器堆；所述电源阵列和/或所述时钟阵列是可控的，所述电源阵列为所述核心计算单元提供电源电压；所述时钟阵列为所述核心计算单元提供时钟信号；所述控制寄存器堆存放有逻辑值，所述控制寄存器堆根据所述逻辑值控制所述电源阵列输出电源电压和/或控制所述时钟阵列输出时钟信号，以使所述核心计算单元的功耗与性能可控。本发明实施例的计算架构具体可以有如图3-1至图3-3的三种情况，下面分别根据图示进行说明。
如图3-1所示，是本发明实施例计算架构的一种结构示意图，包括：核心计算单元、电源阵列、时钟阵列、以及控制寄存器堆；所述电源阵列和所述时钟阵列是可控的，所述电源阵列为所述核心计算单元提供电源电压；所述时钟阵列为所述核心计算单元提供时钟信号；所述控制寄存器堆存放有逻辑值，所述控制寄存器堆根据所述逻辑值控制所述电源阵列输出电源电压，所述控制寄存器堆根据所述逻辑值控制所述时钟阵列输出时钟信号，以使所述核心计算单元的功耗与性能可控。
如图3-2所示，是本发明实施例计算架构的另一种结构示意图，包括：
核心计算单元、电源阵列、时钟阵列、以及控制寄存器堆；所述电源阵列是可控的，所述时钟阵列是固定的，所述电源阵列为所述核心计算单元提供电源电压；所述时钟阵列为所述核心计算单元提供时钟信号；所述控制寄存器堆存放有逻辑值，所述控制寄存器堆根据所述逻辑值控制所述电源阵列输出电源电压，以使所述核心计算单元的功耗与性能可控。
进一步地，所述时钟阵列是固定的也就是说，时钟阵列不受控制寄存器堆的控制，仅在核心计算单元需要时输出固定的时钟信号。
如图3-3所示，是本发明实施例计算架构的第三种结构示意图，包括：
核心计算单元、电源阵列、时钟阵列、以及控制寄存器堆；所述时钟阵列是可控的，所述电源阵列是固定的，所述电源阵列为所述核心计算单元提供电源电压；所述时钟阵列为所述核心计算单元提供时钟信号；所述控制寄存器堆存放有逻辑值，所述控制寄存器堆根据所述逻辑值控制所述时钟阵列输出时钟信号，以使所述核心计算单元的功耗与性能可控。
进一步地，所述电源阵列是固定的也就是说，电源阵列不受控制寄存器堆的控制，仅在核心计算单元需要时输出固定的电源电压。
综上所述，本发明实施例提供的计算架构，时钟阵列与电源阵列可以是同时受控于控制寄存器堆，也可是任一方受控，而另一方固定输出的单元，通过本发明实现计算架构的功耗和性能为软件可控。
具体的，由于图3-1所示的实施例为最优实施例，下面结合图3-1对本发明内容结构进行详细介绍：
具体的，逻辑值包括时钟逻辑值和/或电源逻辑值，逻辑值可以由所述核心计算单元写入所述控制寄存器堆，如图4所示。
进一步地，本实施例中，所述逻辑值可以由所述核心计算单元的外围程序代码决定，外围程序代码包括一对或多对控制功耗与性能的代码片段对，核心计算单元在执行外围程序代码的开始时，根据这部分程序的需要写入对应的功耗和性能控制逻辑值至控制寄存器堆，从而实现了程序本身根据需要对系统功耗和性能进行控制，如图4所示，本发明实施例中外围程序代码与固定功耗和固定性能的计算架构下的程序代码不一样，增加了代码片断A和代码片断B两个片断，代码片断A和代码片断B即为控制功耗与性能的代码片段对。
进一步地，代码片断A位于程序的开始处，执行两部分动作，将原有的逻辑值读出来并写入到指定的存储堆栈，逻辑值写入与读出按先进后出(FILO)机制进行，然后将本程序所要的逻辑值写入控制寄存器PPCR；例如，执行程序的第N层函数的代码片断A，第一部分动作如图5-1所示：保存程序的第N-1层函数的电源逻辑值和时钟逻辑值至存储堆栈，第二部分动作图5-2所示：将程序的第N层函数的电源逻辑值和时钟逻辑值写至控制寄存器PPCR，其中，所述控制寄存器PPCR为控制寄存器堆中的寄存器。
进一步地，代码片断B位于程序退出对应的代码片断N之前的紧邻位置处，执行动作分两部分，将前面最近一次写入到指定的存储堆栈的逻辑值弹出，并写入到控制寄存器堆；例如，执行程序的第N层函数的代码片断B，第一部分动作如图6-1所示：将程序的第N-1层函数的电源逻辑值和时钟逻辑值弹出存储堆栈，第二部分动作如图6-2所示：将程序的第N-1层函数的电源逻辑值和时钟逻辑值写至控制寄存器PPCR，其中，所述控制寄存器PPCR为控制寄存器堆中的寄存器。
需要说明的是，外围程序代码内控制功耗与性能的代码片段对可以是软件开发人员在高级编程语言的源码中对应位置处加入的函数/方法的调用，该函数/方法的调用地输入参数值由软件开发人员根据需要确定。例如，软件开发人员通过高级编程语言的源码中对应位置加入对代码片断A所对应的函数/方法的调用和对应位置处加入对代码片断B所对应的函数/方法的调用，对代码片断A所对应的函数/方法的调用地输入参数值由软件开发人员根据需要确定，同样对代码片断B所对应的函数/方法的调用地输入参数值也由软件开发人员根据需要确定。
需要说明的是，外围程序代码内控制功耗与性能的代码片段对也可以是自动优化工具在对应位置处加入的函数/方法的调用，对该函数/方法的调用地输入参数值也由自动优化工具根据需要确定。例如，外围程序代码内代码片断A和代码片断B可以是自动优化工具在对应位置处加入对代码片断A所对应的函数/方法的调用和对应位置处加入对代码片断B所对应的函数/方法的调用，对代码片断A所对应的函数/方法的调用地输入参数值由自动优化工具根据需要确定，同样对代码片断B所对应的函数/方法的调用地输入参数值也由自动优化工具根据需要确定。这种自动优化工具根据对程序的分析决定是否加入代码片断A所对应的函数/方法的调用和是否加入代码片断B所对应的函数/方法的调用，并根据分析决定对代码片断A所对应的函数/方法的调用地输入参数值和对代码片断B所对应的函数/方法的调用地输入参数值。
进一步地，对于复杂的软件程序系统，程序的各部分对核心计算单元的功耗和性能要求可以是不一样的，因此，程序中各层函数均可以有独立的逻辑值，如图7所示，程序的函数F代码内含一对本函数的控制功耗和性能的代码片断对。
更进一步的，程序中一个函数内部各部分对核心计算单元的功耗和性能要求也可以不一样的，因此，程序中各层函数不同部分也可以有独立的逻辑值，如图8所示，函数代码内含多对本函数的控制功耗和性能的代码片断对，这种控制功耗和性能的代码片断对内部可以嵌套多对同类的代码片断对，甚至可以是层次化的嵌套，即多对控制功耗与性能的代码片段对内部可以嵌套多对同类的代码片段对，也可以层次化嵌套多对同类的代码片段对，在图8中，控制功耗与性能的代码片段对：代码片断A2和代码片断B2层次化嵌套在控制功耗与性能的代码片段对：代码片断A1和代码片断B1之内。
在该实施例中，如果电源阵列是可控的，则电源阵列根据控制寄存器堆提供的电源控制信号向核心计算单元输出电源电压，电源阵列包括若干个并行的电源子阵列，每个电源子阵列包括：电源控制电路，与所述电源控制电路连接的电压调节电路，所述电源控制电路根据所述电源控制信号，控制所述电压调节电路，以使所述电压调节电路向所述核心计算单元输出电源电压，如图9所示的电源阵列，包括：4个并行的电源子阵列：电源子阵列A、电源子阵列B、电源子阵列C、电源子阵列D，其中，每个电源子阵列包括：电源控制电路、电压调节电路，例如，电源子阵列A包括电源控制电路A、电压调节电路A；每个电源子阵列的输入电源电压相同，即为电源阵列的电源电压；当电源阵列中某个电源子阵列有电源逻辑值，即电源控制信号输入时，此电源子阵列将输出相应的电源电压，例如，当电源子阵列A有电源逻辑值输入，则电源子阵列A将输出电源电压A，当然，电源阵列包含的电源子阵列并不限于图9所示的4个并行的电源子阵列。
在该实施例中，如果时钟阵列是可控的，则时钟阵列根据控制寄存器堆提供的时钟控制信号向核心计算单元输出时钟信号，它包括若干个并行的时钟子阵列，每个时钟子阵列包括：频率控制电路，与所述频率控制电路连接的频率调节电路，所述频率控制电路根据时钟控制信号，控制所述频率调节电路，以使所述频率调节电路向所述核心计算单元输出时钟信号，如图10所示的时钟阵列，包括：4个并行的时钟子阵列：时钟子阵列A、时钟子阵列B、时钟子阵列C、时钟子阵列D，其中，每个时钟子阵列包括：频率控制电路、频率调节电路，例如，时钟子阵列B包括频率控制电路B、频率调节电路B；每个时钟子阵列的输入时钟信号相同，即为时钟阵列的输入时钟；当时钟阵列中某个时钟子阵列有时钟逻辑值，即时钟控制信号输入时，此时钟子阵列将输出相应的时钟信号，例如，当时钟子阵列C有时钟逻辑值输入时，钟子阵列C将输出时钟信号C，当然，时钟阵列包含的时钟子阵列并不限于图10所示的4个并行的时钟子阵列。
综上所述，核心计算单元向控制寄存器堆写入逻辑值，控制寄存器堆根据所述电源逻辑值为电源阵列提供控制电源输出电压的电源控制信号，和/或根据时钟逻辑值为时钟阵列提供控制时钟输出信号频率的时钟控制信号；电源阵列根据电源控制信号向所述核心计算单元输出电源电压，时钟阵列根据时钟控制信号向所述核心计算单元输出时钟信号，从而达到了计算架构的功耗和性能为软件可控的目的。
相应的，本发明实施例还提供了一种计算架构控制方法，该方法包括：核心计算单元根据外围程序代码向控制寄存器堆写入逻辑值；控制寄存器堆根据所述逻辑值向电源阵列输出电源控制信号，和/或控制寄存器堆根据所述逻辑值向时钟阵列输出时钟控制信号；所述电源阵列根据所述电源控制信号向所述核心计算单元输出电源电压；所述时钟阵列根据所述时钟控制信号向所述核心计算单元输出时钟信号。本发明实施例计算架构控制方法，具体可以有如图11至图13所示的三种流程图的情况，下面分别根据图示进行介绍：
如图11所示，是本发明实施例计算架构控制方法的一种流程图，包括以下步骤：
步骤101：核心计算单元根据外围程序代码向控制寄存器堆写入逻辑值。
需要说明的是，所述外围程序代码中包括一对或多对控制功耗与性能的代码片段对，其中，根据图4所示的本发明实施例的一种结构示意图，代码片断A和代码片断B即为控制功耗与性能的代码片段对。
进一步地，多对控制功耗与性能的代码片段对内部可以嵌套多对同类的代码片段对，也可以层次化嵌套多对同类的代码片段对。
步骤102：控制寄存器堆根据所述逻辑值向电源阵列输出电源控制信号，控制寄存器堆根据所述逻辑值向时钟阵列输出时钟控制信号。
步骤103：所述电源阵列获取所述电源控制信号，并根据所述电源控制信号向所述核心计算单元输出电源电压。
步骤104：所述时钟阵列获取所述时钟控制信号，并根据所述时钟控制信号向所述核心计算单元输出时钟信号。
本发明实施例中，时钟阵列与电源阵列均是可控的，控制寄存堆对时钟阵列与电源阵列分别进行控制，以实现计算架构功耗和性能是可控的。
如图12所示，是本发明实施例计算架构控制方法的另一种流程图，与图11所示流程图不同的是，图12所示实施例中仅有电源阵列是可控的。包括以下步骤：
步骤201：核心计算单元根据外围程序代码向控制寄存器堆写入逻辑值。
需要说明的是，所述外围程序代码中包括一对或多对控制功耗与性能的代码片段对，其中，根据图4所示的本发明实施例的一种结构示意图，代码片断A和代码片断B即为控制功耗与性能的代码片段对。
进一步地，多对控制功耗与性能的代码片段对内部可以嵌套多对同类的代码片段对，也可以层次化嵌套多对同类的代码片段对。
步骤202：控制寄存器堆根据所述逻辑值向电源阵列输出电源控制信号。
步骤203：所述电源阵列获取所述电源控制信号，并根据所述电源控制信号向所述核心计算单元输出电源电压。
本发明实施例中，电源阵列是可控的，控制寄存堆对电源阵列进行控制，以实现计算架构功耗和性能是可控的。
如图13所示，是本发明实施例计算架构控制方法的第三种流程图，与图11所示流程图不同的是，图13所示实施例中仅有时钟阵列是可控的，包括以下步骤：
步骤301：核心计算单元根据外围程序代码向控制寄存器堆写入逻辑值。
需要说明的是，所述外围程序代码中包括一对或多对控制功耗与性能的代码片段对，其中，根据图4所示的本发明实施例的一种结构示意图，代码片断A和代码片断B即为控制功耗与性能的代码片段对。
进一步地，多对控制功耗与性能的代码片段对内部可以嵌套多对同类的代码片段对，也可以层次化嵌套多对同类的代码片段对。
步骤302：控制寄存器堆根据所述逻辑值向时钟阵列输出时钟控制信号。
步骤303：所述时钟阵列获取所述时钟控制信号，并根据所述时钟控制信号向所述核心计算单元输出时钟信号。
本发明实施例中，时钟阵列是可控的，控制寄存堆对时钟阵列进行控制，以实现计算架构功耗和性能是可控的。
综上所述，本发明实施例提供的计算架构及控制方法，核心计算单元向控制寄存器堆写入逻辑值，控制寄存器堆根据所述逻辑值向电源阵列输出电源控制信号，和/或控制寄存器堆根据所述逻辑值向时钟阵列输出时钟控制信号，电源阵列根据电源控制信号向所述核心计算单元输出电源电压，时钟阵列根据时钟控制信号向所述核心计算单元输出时钟信号，达到计算架构的功耗和性能为软件可控，从而在需要时实现高性能或在需要时实现低功耗。
以上对本发明实施例进行了详细介绍，本文中应用了具体实施方式对本发明进行了阐述，以上实施例的说明只是用于帮助理解本发明的系统及方法；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (10)

1.一种计算架构，其特征在于，包括：一种计算架构，其特征在于，包括：核心计算单元、电源阵列、时钟阵列、以及控制寄存器堆；所述电源阵列和/或所述时钟阵列是可控的，所述电源阵列为所述核心计算单元提供电源电压；所述时钟阵列为所述核心计算单元提供时钟信号；所述控制寄存器堆存放有逻辑值，所述控制寄存器堆根据所述逻辑值控制所述电源阵列输出电源电压，和/或所述控制寄存器堆根据所述逻辑值控制所述时钟阵列输出时钟信号，以使所述核心计算单元的功耗与性能可控。
2.根据权利要求1所述的计算架构，其特征在于，所述逻辑值由所述核心计算单元写入所述控制寄存器堆。
3.根据权利要求2所述的计算架构，其特征在于，所述逻辑值由所述核心计算单元的外围程序代码决定。
4.根据权利要求3所述的计算架构，其特征在于，所述外围程序代码包括一对或多对控制功耗与性能的代码片段对。
5.根据权利要求4所述的计算架构，其特征在于，
所述多对控制功耗与性能的代码片段对，其内部嵌套多对同类的代码片段对；或者
所述多对控制功耗与性能的代码片段对，其层次化嵌套多对同类的代码片段对。
6.根据权利要求1所述的计算架构，其特征在于，所述电源阵列包括若干个并行的电源子阵列，每个电源子阵列包括：电源控制电路，与所述电源控制电路连接的电压调节电路，所述电源控制电路根据电源控制信号，控制所述电压调节电路，以使所述电压调节电路向所述核心计算单元输出电源电压。
7.根据权利要求1所述的计算架构，其特征在于，所述时钟阵列包括若干个并行的时钟子阵列，每个时钟子阵列包括：频率控制电路，与所述频率控制电路连接的频率调节电路，所述频率控制电路根据时钟控制信号，控制所述频率调节电路，以使所述频率调节电路向所述核心计算单元输出时钟信号。
8.一种计算架构控制方法，其特征在于，所述方法包括：
核心计算单元根据外围程序代码向控制寄存器堆写入逻辑值；
控制寄存器堆根据所述逻辑值向电源阵列输出电源控制信号，和/或控制寄存器堆根据所述逻辑值向时钟阵列输出时钟控制信号；
所述电源阵列根据所述电源控制信号向所述核心计算单元输出电源电压；
所述时钟阵列根据所述时钟控制信号向所述核心计算单元输出时钟信号。
9.根据权利要求8所述的计算架构控制方法，其特征在于，所述外围程序代码中包括一对或多对控制功耗与性能的代码片段对。
10.根据权利要求9所述的计算架构控制方法，其特征在于，
所述多对控制功耗与性能的代码片段对，其内部嵌套多对同类的代码片段对；或者
所述多对控制功耗与性能的代码片段对，其层次化嵌套多对同类的代码片段对。
CN201510869743.7A 2015-12-02 2015-12-02 一种计算架构及控制方法 Pending CN105512089A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510869743.7A CN105512089A (zh) 2015-12-02 2015-12-02 一种计算架构及控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510869743.7A CN105512089A (zh) 2015-12-02 2015-12-02 一种计算架构及控制方法

Publications (1)

Publication Number Publication Date
CN105512089A true CN105512089A (zh) 2016-04-20

Family

ID=55720084

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510869743.7A Pending CN105512089A (zh) 2015-12-02 2015-12-02 一种计算架构及控制方法

Country Status (1)

Country Link
CN (1) CN105512089A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108345565A (zh) * 2018-01-22 2018-07-31 京微齐力(北京)科技有限公司 一种控制外接电源输出的可编程电路及其方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5650734A (en) * 1995-12-11 1997-07-22 Altera Corporation Programming programmable transistor devices using state machines
CN1739080A (zh) * 2001-09-28 2006-02-22 英特尔公司 调节电压和频率来使多处理器系统功耗最小的方法和装置
CN101241392A (zh) * 2007-03-01 2008-08-13 威盛电子股份有限公司 根据工作温度的变化来动态改变功耗的微处理器及方法
CN102129286A (zh) * 2010-01-15 2011-07-20 炬力集成电路设计有限公司 实时时钟电路及包含实时时钟电路的芯片和数码设备

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5650734A (en) * 1995-12-11 1997-07-22 Altera Corporation Programming programmable transistor devices using state machines
CN1739080A (zh) * 2001-09-28 2006-02-22 英特尔公司 调节电压和频率来使多处理器系统功耗最小的方法和装置
CN101241392A (zh) * 2007-03-01 2008-08-13 威盛电子股份有限公司 根据工作温度的变化来动态改变功耗的微处理器及方法
CN102129286A (zh) * 2010-01-15 2011-07-20 炬力集成电路设计有限公司 实时时钟电路及包含实时时钟电路的芯片和数码设备

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108345565A (zh) * 2018-01-22 2018-07-31 京微齐力(北京)科技有限公司 一种控制外接电源输出的可编程电路及其方法

Similar Documents

Publication Publication Date Title
US20230039948A1 (en) Methods for reading data from a storage buffer including delaying activation of a column select
CN105190465B (zh) 用于集成无电容低压差(ldo)电压调节器的数字辅助调节
US20110161586A1 (en) Shared Memories for Energy Efficient Multi-Core Processors
CN104204992B (zh) 具有内置电平移位器及可编程上升边缘和脉冲宽度的脉冲时钟产生逻辑
CN107924225B (zh) 用于动态地调整存储器状态转变定时器的系统和方法
CN106415521B (zh) 多处理动态非对称和对称模式切换的硬件设备和方法
US20190042928A1 (en) Compute-in-memory circuit having a multi-level read wire with isolated voltage distributions
CN102541770A (zh) 具有嵌入式通道选择的多通道存储器
WO2019209574A1 (en) Web application development using a web component framework
US20160179684A1 (en) Nonvolatile memory device and operating method thereof
CN102568569A (zh) 非易失性存储器件及其高速缓存编程方法
US20180188988A1 (en) Partial page access in a low power memory system
McBride et al. Design of genetic circuits that are robust to resource competition
CN105512089A (zh) 一种计算架构及控制方法
US10296074B2 (en) Fine-grained power optimization for heterogeneous parallel constructs
CN114416610B (zh) Pwm信号生成方法、芯片和电子设备
CN110910922B (zh) 位线电压的施加方法、装置、存储设备和存储介质
US9659626B1 (en) Memory refresh operation with page open
CN102237138B (zh) 电压供应电路
US9665399B2 (en) Power management system, system-on-chip including the same and mobile device including the same
CN103440210A (zh) 异步时钟控制的寄存器堆读隔离方法
CN110245109A (zh) 实现系统级芯片soc低功耗控制的方法及soc
CN102063308B (zh) 一种用于地震勘探资料处理流程控制的方法
CN113076093B (zh) 电力监控系统配置方法、装置及终端
US20140019782A1 (en) Apparatus and method for managing power based on data

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20160420