CN110245109A - 实现系统级芯片soc低功耗控制的方法及soc - Google Patents
实现系统级芯片soc低功耗控制的方法及soc Download PDFInfo
- Publication number
- CN110245109A CN110245109A CN201910344425.7A CN201910344425A CN110245109A CN 110245109 A CN110245109 A CN 110245109A CN 201910344425 A CN201910344425 A CN 201910344425A CN 110245109 A CN110245109 A CN 110245109A
- Authority
- CN
- China
- Prior art keywords
- soc
- high performance
- control signal
- performance computation
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 26
- 238000006243 chemical reaction Methods 0.000 claims description 9
- 230000003993 interaction Effects 0.000 claims description 6
- 230000005611 electricity Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 5
- 101100003180 Colletotrichum lindemuthianum ATG1 gene Proteins 0.000 description 4
- 238000004364 calculation method Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 101100113692 Caenorhabditis elegans clk-2 gene Proteins 0.000 description 2
- 101001111265 Homo sapiens NADH dehydrogenase [ubiquinone] 1 beta subcomplex subunit 10 Proteins 0.000 description 2
- 102100024021 NADH dehydrogenase [ubiquinone] 1 beta subcomplex subunit 10 Human genes 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 102100036285 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Human genes 0.000 description 1
- 101000875403 Homo sapiens 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Proteins 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Sources (AREA)
- Microcomputers (AREA)
Abstract
本发明实施例公开了一种实现系统级芯片SOC低功耗控制的方法及SOC，所述SOC包括：电源模块、MCU内核、高性能运算处理器内核、可编程DC‑DC开关电压调节器、可编程时钟产生器；所述MCU内核用于根据SOC应用情况生成供电控制信号和时钟控制信号，向可编程DC‑DC开关电压调节器发送供电控制信号，向可编程时钟产生器发送时钟控制信号。在本发明实施例中基于SOC应用情况产生满足于高性能运算处理器内核所需的工作电源和工作时钟，实现整体芯片的低功耗。
Description
技术领域
本发明涉及计算机芯片技术领域，尤其涉及一种实现系统级芯片SOC低功耗控制的方法及系统级芯片SOC。
背景技术
SOC为系统级芯片或者片上系统，是一个将计算机或其他电子系统集成单一芯片的集成电路。系统芯片可以处理数字信号、模拟信号、混合信号甚至更高频率的信号。系统芯片常常应用在嵌入式系统中。系统芯片的集成规模很大，一般达到几百万门到几千万门。SOC相对比较灵活，它可以将ARM架构的处理器与一些专用的外围芯片集成到一起，组成一个系统。其实现有的ARM处理器如Hisi-3507、hisi3516等处理器都是一个SOC系统，尤其是应用处理器它集成了许多外围的器件，为执行更复杂的任务、更复杂的应用提供了强大的支持。由于SOC自身的灵活性，它将多个器件集成到一个极小的芯片上从而组成一个系统，SOC芯片可在版图层面上结合工艺、电路设计等因素对系统的功耗进行系统的优化，这样比由现今外围的PCB版搭建出来的系统功耗更低，占用面积更小。
目前，在高性能运算SOC应用中不能根据应用的实际情况，灵活地同时调整工作电压以及工作时钟频率，致使系统的功耗会存在冗余的浪费。
发明内容
本发明的目的在于克服现有技术的不足，本发明提供了一种实现系统级芯片SOC低功耗控制的方法及SOC，基于SOC应用情况产生满足于高性能运算处理器内核所需的工作电源和工作时钟，实现整体芯片的低功耗。
为了解决上述问题，本发明提出了一种系统级芯片SOC，所述SOC包括：电源模块、MCU内核、高性能运算处理器内核、可编程DC-DC开关电压调节器、可编程时钟产生器，其中：
所述电源模块用于为MCU内核供电，并基于可编程DC-DC开关电压调节器向高性能运算处理器内核供电；
所述MCU内核用于根据SOC应用情况生成供电控制信号和时钟控制信号，向可编程DC-DC开关电压调节器发送供电控制信号，向可编程时钟产生器发送时钟控制信号；
所述可编程DC-DC开关电压调节器用于接收供电控制信号，并基于供电控制信号将电源模块所供给的电源转换成所述高性能运算处理器内核在所述SOC应用情况下所需的输出供电电压，并将所述输出供电电压所对应的供电电源输入至高性能运算处理器内核上；
所述可编程时钟产生器用于接收时钟控制信号，并基于时钟控制信号产生所述高性能运算处理器内核在所述SOC应用情况下所需的输出时钟频率，并将所述输出时钟频率所对应的输出时钟输入至高性能运算处理器内核上；
所述高性能运算处理器内核用于在SOC应用情况下基于所述输出供电电压所对应的供电电源和所述输出时钟频率所对应的输出时钟进行工作。
所述系统级芯片SOC还包括电压域转换模块，所述电压域转换模块用于在所述MCU内核和高性能运算处理器内核之间进行控制信息和数据交互时，对MCU电压域信息与高性能运算处理器电压域信息之间进行转换。
所述系统级芯片SOC还包括复位产生模块，所述复位产生模块用于在SOC上电后和SOC工作时产生上电复位信号。
所述系统级芯片SOC还包括内核时钟产生器，所述内核时钟产生器用于向MCU内核输入所需的工作时钟。
所述MCU内核存储有应用场景下各SOC应用情况和各对应SOC应用情况下所对应的供电控制信号和时钟控制信号，所述各SOC应用情况关联有所对应高性能运算处理器内核下的高性能运算任务量；所述MCU内核基于所述高性能运算处理器内核的高性能运算任务量调节供电控制信号和时钟控制信号。
所述MCU在所述高性能运算处理器内核的高性能运算任务量少的情况下，所述供电控制信号用于调低所述输出供电电压，所述时钟控制信号用于调低输出时钟的输出时钟频率；所述MCU在所述高性能运算处理器内核的高性能运算任务量多的情况下，所述供电控制信号用于提高所述输出供电电压，所述时钟控制信号用于提高输出时钟的输出时钟频率。
相应的，本发明还提出了一种实现系统级芯片SOC低功耗控制的方法，所述方法包括：
SOC中的MCU内核根据SOC应用情况生成供电控制信号和时钟控制信号，并将所述供电控制信号发送给可编程DC-DC开关电压调节器，以及将所述时钟控制信号发送给可编程时钟产生器；
所述可编程DC-DC开关电压调节器在收到供电控制信号后，基于供电控制信号将电源模块所供给的电源转换成所述高性能运算处理器内核在所述SOC应用情况下所需的输出供电电压，并将所述输出供电电压所对应的输出电源输入至高性能运算处理器内核上；
所述可编程时钟产生器在收到时钟控制信号后，基于时钟控制信号产生所述高性能运算处理器内核在所述SOC应用情况下所需的输出时钟频率，并将所述输出时钟频率所对应的输出时钟输入至高性能运算处理器内核上；
所述高性能运算处理器内核在SOC应用情况下基于所述输出供电电压所对应的供电电源和所述输出时钟频率所对应的输出时钟进行工作。
所述方法还包括：
在所述MCU内核和高性能运算处理器内核之间进行控制信息和数据交互时，基于电压域转换模块对MCU电压域信息与高性能运算处理器电压域信息之间进行转换。
所述MCU内核存储有应用场景下各SOC应用情况和各对应SOC应用情况下所对应的供电控制信号和时钟控制信号，所述各SOC应用情况关联有所对应高性能运算处理器内核下的高性能运算任务量；所述MCU内核基于所述高性能运算处理器内核的高性能运算任务量调节供电控制信号和时钟控制信号。
所述SOC中的MCU内核根据SOC应用情况生成供电控制信号和时钟控制信号包括：
所述MCU在所述高性能运算处理器内核的高性能运算任务量少的情况下，所述供电控制信号用于调低所述输出供电电压，所述时钟控制信号用于调低输出时钟的输出时钟频率；所述MCU在所述高性能运算处理器内核的高性能运算任务量多的情况下，所述供电控制信号用于提高所述输出供电电压，所述时钟控制信号用于提高输出时钟的输出时钟频率。
在本发明实施例中，在高性能运算SOC应用场景中，可以根据SOC应用的实际情况，灵活地同时调整工作电压以及工作时钟频率，使系统的功耗与性能比处理更优的状态，可以降低高性能运算SOC的功耗。MCU内核可以结合SOC应用场景下的应用情况来生成供电控制信号和时钟控制信号，通过这些控制信号促使相应器件产生高性能运算处理器内核在该SOC应用情况下所需的工作电源和工作时钟，从而使得高性能运算处理器在面对不同SOC应用情况所产生的功耗不同，使得整体内核所需的功耗得以控制，从整体SOC应用场景满足了低功耗控制需求。在高性能运算应用中，通过高性能运算SOC内部的MCU内核可以控制高性能运算处理器的工作电压以及工作时钟频率。在高性能运算处理器处于对频率要求不高的应用阶段，通过同时降低高性能运算处理器的工作电压以及工作时钟频率，可以大大降低高性能运算SOC的功耗。在比较典型的应用场景中，高性能运算处理器内核一般只在很小的时间比例中需要高性能运算任务量处理，而在其余的大多数时间里面，只需要使用低性能、低功耗的处理就足够了，所以本方案具有非常强的实用性。本方案可以使高性能运算SOC能够适用于对功耗要求较高的场合。在高性能运算处理器处于对频率要求较高的应用阶段，通过同时提高高性能运算处理器的工作电压以及工作时钟频率，又可以使高性能运算处理器获得高性能，使其能够处理复杂的视频处理运算。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1是本发明实施例中的系统级芯片SOC的电路原理图；
图2是本发明实施例中的实现系统级芯片SOC低功耗控制的方法流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例所涉及的系统级芯片SOC包括：电源模块、MCU内核、高性能运算处理器内核、可编程DC-DC开关电压调节器、可编程时钟产生器，其中：所述电源模块用于为MCU内核供电，并基于可编程DC-DC开关电压调节器向高性能运算处理器内核供电；所述MCU内核用于根据SOC应用情况生成供电控制信号和时钟控制信号，向可编程DC-DC开关电压调节器发送供电控制信号，向可编程时钟产生器发送时钟控制信号；所述可编程DC-DC开关电压调节器用于接收供电控制信号，并基于供电控制信号将电源模块所供给的电源转换成所述高性能运算处理器内核在所述SOC应用情况下所需的输出供电电压，并将所述输出供电电压所对应的供电电源输入至高性能运算处理器内核上；所述可编程时钟产生器用于接收时钟控制信号，并基于时钟控制信号产生所述高性能运算处理器内核在所述SOC应用情况下所需的输出时钟频率，并将所述输出时钟频率所对应的输出时钟输入至高性能运算处理器内核上；所述高性能运算处理器内核用于在SOC应用情况下基于所述输出供电电压所对应的供电电源和所述输出时钟频率所对应的输出时钟进行工作。
具体的，图1示出了系统级芯片SOC的电路原理图，高性能运算SOC包括：电源模块(POWER)、复位产生模块(RST_GEN)、可编程DC-DC开关电压调节器(PRG_DC2DC)、可编程时钟产生器(PRG_CKGEN)、内核时钟产生器(CKGEN2)、高性能运算处理器内核(HP_CORE)、MCU内核(MCU_CORE)、电压域转换模块(PDSW)等组成部分。
在外部电源供电至高性能运算SOC时，会在高性能运算SOC内部会产生两个内核供电电压。其中，一个供电电压(VDD2)为MCU内核(MCU_CORE)及相关逻辑供电，称之为MCU电压域。另一个供电电压(VDD1)为高性能运算处理器内核(HP_CORE)及相关逻辑供电，称之为高性能运算处理器电压域。
复位产生模块(RST_GEN)用于在高性能运算SOC上电后产生高性能运算SOC上电复位信号，并且在高性能运算SOC工作时中产生高性能运算SOC所需其它复位信号。
内核时钟生产器(CKGEN2)用于产生MCU内核工作时钟(clk2)，并将MCU内核工作时钟(clk2)输入至MCU内核上，即内核时钟产生器用于向MCU内核输入所需的工作时钟。
可编程时钟产生器(PRG_CKGEN)可以通过其编程控制端口控制其输出时钟频率，可编程时钟产生器(PRG_CKGEN)接收MCU内核(MCU_CORE)所发出的时钟控制信号(ck1_ctrl)，并基于时钟控制信号(ck1_ctrl)产生所述高性能运算处理器内核在所述SOC应用情况下所需的输出时钟频率，并将所述输出时钟频率所对应的输出时钟(clk1)输入至高性能运算处理器内核上。
MCU内核与高性能运算处理器在工作状态时，分别处于不同的电压域，在所述MCU内核和高性能运算处理器内核之间进需要进行控制信息、数据交互时，需要电压域转换模块(PDSW)对MCU电压域信息与高性能运算处理器电压域信息之间进行转换。
在高性能运算SOC工作时，MCU内核负责处理实时的任务，高性能运算处理器负责处理需要进行大量数据运算处理的高性能运算任务。由于MCU内核负责处理实时的任务需要比较准确的定时，所以应用中不适合将MCU内核的工作电压降低，否则将会影响其时钟的频率的准确性，从而影响定时任务的准确性。
在高性能运算SOC工作时，MCU内核(MCU_CORE)会根据SOC应用情况生成供电控制信号，并输出供电控制信号(vs1_ctrl)至可编程DC-DC开关电压调节器(PRG_DC2DC)的编程控制端口，从而控制可编程DC-DC开关电压调节器(PRG_DC2DC)输出供电电压(VDD1_A)，以达到控制高性能运算处理器内核(HP_CORE)所需电源的供电电压。
在高性能运算SOC工作时，MCU内核(MCU_CORE)会根据SOC应用情况生成时钟控制信号，并输出时钟控制信号(ck1_ctrl)至可编程时钟产生器(PRG_CKGEN)的编程控制端口，从而控制可编程时钟产生器(PRG_CKGEN)的输出时钟频率，以达到控制高性能运算处理器内核(HP_CORE)所需输出时钟的工作频率。
可编程DC-DC开关电压调节器(PRG_DC2DC)在接收供电控制信号(vs1_ctrl)后，基于供电控制信号(vs1_ctrl)将电源模块所供给的电源转换成高性能运算处理器内核(HP_CORE)在所述SOC应用情况下所需的输出供电电压，并将输出供电电压所对应的供电电源(VDD1_A)输入至高性能运算处理器内核(HP_CORE)上。
可编程时钟产生器(PRG_CKGEN)在接收时钟控制信号(ck1_ctrl)后，基于时钟控制信号(ck1_ctrl)产生高性能运算处理器内核(HP_CORE)在所述SOC应用情况下所需的输出时钟频率，并将输出时钟频率所对应的输出时钟输入(clk1)至高性能运算处理器内核(HP_CORE)上。
在应用中，当高性能运算处理器在对频率要求不高的应用阶段里，MCU内核(MCU_CORE)输出的供电控制信号(vs1_ctrl)输入至可编程DC-DC开关电压调节器(PRG_DC2DC)的编程控制端口，降低高性能运算处理器的供电电压。同时，MCU内核(MCU_CORE)输出的时钟控制信号(ck1_ctrl)可以通过可编程时钟产生器(PRG_CKGEN)降低其输出时钟clk1的时钟频率。高性能运算处理器在对频率要求不高的应用阶段时，由于其工作时钟以及工作电压同时被降低，使得其功耗能够被大大地降低。
当高性能运算处理器需要处理复杂任务时，即其处于对频率要求较高的应用阶段时，MCU内核(MCU_CORE)可以通过供电控制信号(vs1_ctrl)提高可编程DC-DC开关电压调节器(PRG_DC2DC)的输出电压。同时，MCU内核(MCU_CORE)通过时钟控制信号(ck1_ctrl)提高可编程时钟产生器(PRG_CKGEN)的输出时钟clk1的时钟频率。使高性能运算处理器能够高速运行，甚至是全速运行。
而对于典型的应用，高性能运算处理器一般只在很小的时间比例中需要高性能，而在其余的大多数时间里面，只需要使用低性能、低功耗的处理就足够了。所以在高性能运算处理器不需要全速运行时，可以通过降低其频率来达到降低功耗的目的。使用CMOS工节的高性能运算处理器的最大频率与供电电压相关，所以在低频时处理器可以工作在低供电电压下。因为功耗与供电电压的平方成正比，所以降低供电电压将非常有效地降低高性能运算SOC的功耗。
SOC熟悉应用场景下的各种运算处理要求和所对应的高性能运算任务栏，即MCU内核可以存储有应用场景下各SOC应用情况和各对应SOC应用情况下所对应的供电控制信号和时钟控制信号，该各SOC应用情况关联有所对应高性能运算处理器内核下的高性能运算任务量；所述MCU内核基于所述高性能运算处理器内核的高性能运算任务量调节供电控制信号和时钟控制信号。MCU在所述高性能运算处理器内核的高性能运算任务量少的情况下，所述供电控制信号用于调低所述输出供电电压，所述时钟控制信号用于调低输出时钟的输出时钟频率；所述MCU在所述高性能运算处理器内核的高性能运算任务量多的情况下，所述供电控制信号用于提高所述输出供电电压，所述时钟控制信号用于提高输出时钟的输出时钟频率。
图2示出了本发明实施例中的实现系统级芯片SOC低功耗控制的方法流程图，结合图1所示的电路原理图，其方法实现步骤如下：
S201、SOC中的MCU内核根据SOC应用情况生成供电控制信号和时钟控制信号，并将所述供电控制信号发送给可编程DC-DC开关电压调节器，以及将所述时钟控制信号发送给可编程时钟产生器；
具体实施过程中，该MCU内核存储有应用场景下各SOC应用情况和各对应SOC应用情况下所对应的供电控制信号和时钟控制信号，所述各SOC应用情况关联有所对应高性能运算处理器内核下的高性能运算任务量；所述MCU内核基于所述高性能运算处理器内核的高性能运算任务量调节供电控制信号和时钟控制信号。
这里MCU在所述高性能运算处理器内核的高性能运算任务量少的情况下，所述供电控制信号用于调低所述输出供电电压，所述时钟控制信号用于调低输出时钟的输出时钟频率；所述MCU在所述高性能运算处理器内核的高性能运算任务量多的情况下，所述供电控制信号用于提高所述输出供电电压，所述时钟控制信号用于提高输出时钟的输出时钟频率。
S202、所述可编程DC-DC开关电压调节器在收到供电控制信号后，基于供电控制信号将电源模块所供给的电源转换成所述高性能运算处理器内核在所述SOC应用情况下所需的输出供电电压，并将所述输出供电电压所对应的输出电源输入至高性能运算处理器内核上；
S203、所述可编程时钟产生器在收到时钟控制信号后，基于时钟控制信号产生所述高性能运算处理器内核在所述SOC应用情况下所需的输出时钟频率，并将所述输出时钟频率所对应的输出时钟输入至高性能运算处理器内核上；
S204、所述高性能运算处理器内核在SOC应用情况下基于所述输出供电电压所对应的供电电源和所述输出时钟频率所对应的输出时钟进行工作。
具体实施过程中，在所述MCU内核和高性能运算处理器内核之间进行控制信息和数据交互时，基于电压域转换模块对MCU电压域信息与高性能运算处理器电压域信息之间进行转换。
综上，在高性能运算SOC应用场景中，可以根据SOC应用的实际情况，灵活地同时调整工作电压以及工作时钟频率，使系统的功耗与性能比处理更优的状态，可以降低高性能运算SOC的功耗。MCU内核可以结合SOC应用场景下的应用情况来生成供电控制信号和时钟控制信号，通过这些控制信号促使相应器件产生高性能运算处理器内核在该SOC应用情况下所需的工作电源和工作时钟，从而使得高性能运算处理器在面对不同SOC应用情况所产生的功耗不同，使得整体内核所需的功耗得以控制，从整体SOC应用场景满足了低功耗控制需求。在高性能运算应用中，通过高性能运算SOC内部的MCU内核可以控制高性能运算处理器的工作电压以及工作时钟频率。在高性能运算处理器处于对频率要求不高的应用阶段，通过同时降低高性能运算处理器的工作电压以及工作时钟频率，可以大大降低高性能运算SOC的功耗。在比较典型的应用场景中，高性能运算处理器内核一般只在很小的时间比例中需要高性能运算任务量处理，而在其余的大多数时间里面，只需要使用低性能、低功耗的处理就足够了，所以本方案具有非常强的实用性。本方案可以使高性能运算SOC能够适用于对功耗要求较高的场合。在高性能运算处理器处于对频率要求较高的应用阶段，通过同时提高高性能运算处理器的工作电压以及工作时钟频率，又可以使高性能运算处理器获得高性能，使其能够处理复杂的视频处理运算。
本领域普通技术人员可以理解上述实施例的各种方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，该程序可以存储于一计算机可读存储介质中，存储介质可以包括：只读存储器(ROM，Read Only Memory)、随机存取存储器(RAM，RandomAccess Memory)、磁盘或光盘等。
另外，以上对本发明实施例所提供的实现系统级芯片SOC低功耗控制的方法及SOC进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。
Claims (10)
1.一种系统级芯片SOC，其特征在于，所述SOC包括：电源模块、MCU内核、高性能运算处理器内核、可编程DC-DC开关电压调节器、可编程时钟产生器，其中：
所述电源模块用于为MCU内核供电，并基于可编程DC-DC开关电压调节器向高性能运算处理器内核供电；
所述MCU内核用于根据SOC应用情况生成供电控制信号和时钟控制信号，向可编程DC-DC开关电压调节器发送供电控制信号，向可编程时钟产生器发送时钟控制信号；
所述可编程DC-DC开关电压调节器用于接收供电控制信号，并基于供电控制信号将电源模块所供给的电源转换成所述高性能运算处理器内核在所述SOC应用情况下所需的输出供电电压，并将所述输出供电电压所对应的供电电源输入至高性能运算处理器内核上；
所述可编程时钟产生器用于接收时钟控制信号，并基于时钟控制信号产生所述高性能运算处理器内核在所述SOC应用情况下所需的输出时钟频率，并将所述输出时钟频率所对应的输出时钟输入至高性能运算处理器内核上；
所述高性能运算处理器内核用于在SOC应用情况下基于所述输出供电电压所对应的供电电源和所述输出时钟频率所对应的输出时钟进行工作。
2.如权利要求1所述的系统级芯片SOC，其特征在于，所述系统级芯片SOC还包括电压域转换模块，所述电压域转换模块用于在所述MCU内核和高性能运算处理器内核之间进行控制信息和数据交互时，对MCU电压域信息与高性能运算处理器电压域信息之间进行转换。
3.如权利要求1所述的系统级芯片SOC，其特征在于，所述系统级芯片SOC还包括复位产生模块，所述复位产生模块用于在SOC上电后和SOC工作时产生上电复位信号。
4.如权利要求1所述的系统级芯片SOC，其特征在于，所述系统级芯片SOC还包括内核时钟产生器，所述内核时钟产生器用于向MCU内核输入所需的工作时钟。
5.如权利要求1至4任一项所述的系统级芯片SOC，其特征在于，所述MCU内核存储有应用场景下各SOC应用情况和各对应SOC应用情况下所对应的供电控制信号和时钟控制信号，所述各SOC应用情况关联有所对应高性能运算处理器内核下的高性能运算任务量；所述MCU内核基于所述高性能运算处理器内核的高性能运算任务量调节供电控制信号和时钟控制信号。
6.如权利要求5所述的系统级芯片SOC，其特征在于，所述MCU在所述高性能运算处理器内核的高性能运算任务量少的情况下，所述供电控制信号用于调低所述输出供电电压，所述时钟控制信号用于调低输出时钟的输出时钟频率；所述MCU在所述高性能运算处理器内核的高性能运算任务量多的情况下，所述供电控制信号用于提高所述输出供电电压，所述时钟控制信号用于提高输出时钟的输出时钟频率。
7.一种实现系统级芯片SOC低功耗控制的方法，其特征在于，所述方法包括：
SOC中的MCU内核根据SOC应用情况生成供电控制信号和时钟控制信号，并将所述供电控制信号发送给可编程DC-DC开关电压调节器，以及将所述时钟控制信号发送给可编程时钟产生器；
所述可编程DC-DC开关电压调节器在收到供电控制信号后，基于供电控制信号将电源模块所供给的电源转换成所述高性能运算处理器内核在所述SOC应用情况下所需的输出供电电压，并将所述输出供电电压所对应的输出电源输入至高性能运算处理器内核上；
所述可编程时钟产生器在收到时钟控制信号后，基于时钟控制信号产生所述高性能运算处理器内核在所述SOC应用情况下所需的输出时钟频率，并将所述输出时钟频率所对应的输出时钟输入至高性能运算处理器内核上；
所述高性能运算处理器内核在SOC应用情况下基于所述输出供电电压所对应的供电电源和所述输出时钟频率所对应的输出时钟进行工作。
8.如权利要求7所述的实现系统级芯片SOC低功耗控制的方法，其特征在于，所述方法还包括：
在所述MCU内核和高性能运算处理器内核之间进行控制信息和数据交互时，基于电压域转换模块对MCU电压域信息与高性能运算处理器电压域信息之间进行转换。
9.如权利要求7或者8所述的实现系统级芯片SOC低功耗控制的方法，其特征在于，所述MCU内核存储有应用场景下各SOC应用情况和各对应SOC应用情况下所对应的供电控制信号和时钟控制信号，所述各SOC应用情况关联有所对应高性能运算处理器内核下的高性能运算任务量；所述MCU内核基于所述高性能运算处理器内核的高性能运算任务量调节供电控制信号和时钟控制信号。
10.如权利要求9所述的实现系统级芯片SOC低功耗控制的方法，其特征在于，所述SOC中的MCU内核根据SOC应用情况生成供电控制信号和时钟控制信号包括：
所述MCU在所述高性能运算处理器内核的高性能运算任务量少的情况下，所述供电控制信号用于调低所述输出供电电压，所述时钟控制信号用于调低输出时钟的输出时钟频率；所述MCU在所述高性能运算处理器内核的高性能运算任务量多的情况下，所述供电控制信号用于提高所述输出供电电压，所述时钟控制信号用于提高输出时钟的输出时钟频率。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910344425.7A CN110245109A (zh) | 2019-04-26 | 2019-04-26 | 实现系统级芯片soc低功耗控制的方法及soc |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910344425.7A CN110245109A (zh) | 2019-04-26 | 2019-04-26 | 实现系统级芯片soc低功耗控制的方法及soc |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110245109A true CN110245109A (zh) | 2019-09-17 |
Family
ID=67883380
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910344425.7A Pending CN110245109A (zh) | 2019-04-26 | 2019-04-26 | 实现系统级芯片soc低功耗控制的方法及soc |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110245109A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110940947A (zh) * | 2019-12-19 | 2020-03-31 | 国网宁夏电力有限公司检修公司 | 一种手持极性测试装置自适应超长工作时间方法 |
| WO2023082723A1 (zh) * | 2021-11-11 | 2023-05-19 | Oppo广东移动通信有限公司 | 处理器电路、供电控制方法及终端设备 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106708246A (zh) * | 2017-01-18 | 2017-05-24 | 深圳市博巨兴实业发展有限公司 | 一种基于dsp的soc低功耗控制方案 |
| CN106774807A (zh) * | 2016-12-21 | 2017-05-31 | 深圳市博巨兴实业发展有限公司 | 一种基于mcu的视频识别soc低功耗控制方法 |
| CN107168457A (zh) * | 2017-03-22 | 2017-09-15 | 深圳市博巨兴实业发展有限公司 | 一种低功耗gpu的soc方法 |
| CN209640853U (zh) * | 2019-04-26 | 2019-11-15 | 深圳市致宸信息科技有限公司 | 一种系统级芯片soc |
-
2019
- 2019-04-26 CN CN201910344425.7A patent/CN110245109A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106774807A (zh) * | 2016-12-21 | 2017-05-31 | 深圳市博巨兴实业发展有限公司 | 一种基于mcu的视频识别soc低功耗控制方法 |
| CN106708246A (zh) * | 2017-01-18 | 2017-05-24 | 深圳市博巨兴实业发展有限公司 | 一种基于dsp的soc低功耗控制方案 |
| CN107168457A (zh) * | 2017-03-22 | 2017-09-15 | 深圳市博巨兴实业发展有限公司 | 一种低功耗gpu的soc方法 |
| CN209640853U (zh) * | 2019-04-26 | 2019-11-15 | 深圳市致宸信息科技有限公司 | 一种系统级芯片soc |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110940947A (zh) * | 2019-12-19 | 2020-03-31 | 国网宁夏电力有限公司检修公司 | 一种手持极性测试装置自适应超长工作时间方法 |
| CN110940947B (zh) * | 2019-12-19 | 2022-04-22 | 国网宁夏电力有限公司检修公司 | 一种手持极性测试装置自适应超长工作时间方法 |
| WO2023082723A1 (zh) * | 2021-11-11 | 2023-05-19 | Oppo广东移动通信有限公司 | 处理器电路、供电控制方法及终端设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7640449B2 (en) | Systems and methods for dynamic clock frequencies for low power design | |
| US8604831B2 (en) | Integrated circuit, clock gating circuit, and method | |
| US20110138393A1 (en) | Thread Allocation and Clock Cycle Adjustment in an Interleaved Multi-Threaded Processor | |
| US8341436B2 (en) | Method and system for power-state transition controllers | |
| US7954000B2 (en) | Power supply current spike reduction techniques for an integrated circuit | |
| US10642336B2 (en) | Clock adjustment for voltage droop | |
| US8624857B2 (en) | Haptics effect controller architecture and instruction set | |
| US10969855B2 (en) | Method of operating semiconductor device | |
| CN110245109A (zh) | 实现系统级芯片soc低功耗控制的方法及soc | |
| CN209640853U (zh) | 一种系统级芯片soc | |
| CN101133375A (zh) | 控制时钟分配域的时钟分配的顺序 | |
| US20050184757A1 (en) | Signal transfer across a voltage domain boundary | |
| CN112198423A (zh) | Fpga芯片内的测试激励生成单元 | |
| CN106774807A (zh) | 一种基于mcu的视频识别soc低功耗控制方法 | |
| CN107168457A (zh) | 一种低功耗gpu的soc方法 | |
| CN107807890A (zh) | 内嵌sdram存储器的fpga、布局方法、设备及电路板 | |
| JPH10116131A (ja) | クロック信号制御回路およびクロック信号制御方式 | |
| US20110302391A1 (en) | Digital signal processor | |
| CN116529692B (zh) | 计算装置及其驱动方法 | |
| JP2011018137A (ja) | 低消費電力回路設計手法、及び半導体集積回路装置 | |
| US20150067363A1 (en) | Clock generator circuit with automatic sleep mode | |
| JP5169697B2 (ja) | 動作合成装置、動作合成方法並びにプログラム | |
| US8072250B2 (en) | Reset signal distribution | |
| CN100357934C (zh) | 主板及其控制方法 | |
| US20040220757A1 (en) | Pipeline control for power management |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |