CN105493250A - 用于后段(beol)互连的减数法自对准过孔和插塞图案化 - Google Patents

用于后段(beol)互连的减数法自对准过孔和插塞图案化 Download PDF

Info

Publication number
CN105493250A
CN105493250A CN201380079168.XA CN201380079168A CN105493250A CN 105493250 A CN105493250 A CN 105493250A CN 201380079168 A CN201380079168 A CN 201380079168A CN 105493250 A CN105493250 A CN 105493250A
Authority
CN
China
Prior art keywords
grid
dielectric
wire
hard mask
metal wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380079168.XA
Other languages
English (en)
Other versions
CN105493250B (zh
Inventor
R·L·布里斯托尔
F·格瑟特莱恩
R·E·申克尔
P·A·尼许斯
C·H·华莱士
俞辉在
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN105493250A publication Critical patent/CN105493250A/zh
Application granted granted Critical
Publication of CN105493250B publication Critical patent/CN105493250B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明描述了用于后段(BEOL)互连的减数法自对准过孔和插塞图案化。在实施例中，用于集成电路的互连结构包括设置在基板上方的互连结构的第一层。第一层包括第一方向上的交替的金属线和电介质线的第一格栅。电介质线的最高表面高于金属线的最高表面。互连结构还包括设置在互连结构的第一层上方的互连结构的第二层。第二层包括第二方向上的交替的金属线和电介质线的第二格栅，第二方向垂直于第一方向。电介质线的最低表面低于金属线的最低表面。第二格栅的电介质线与第一格栅的电介质线重叠并接触，但第二格栅的电介质线与第一格栅的电介质线不同。第一格栅的金属线与第二格栅的金属线间隔开。

Description

用于后段(BEOL)互连的减数法自对准过孔和插塞图案化
技术领域
本发明的实施例属于半导体结构和处理的领域，并且具体来说，属于用于后段(BEOL)互连的自对准过孔和插塞图案化的领域。
背景技术
在过去的几十年里，集成电路中的特征的缩放已经成为日益增长的半导体产业背后的驱动力。缩放至越来越小的特征实现了半导体芯片的有限基板面(realestate)上的功能单元的密度增大。例如，缩小的晶体管尺寸允许在芯片上含有更大数量的存储器或逻辑器件，从而为产品的制作提供增大的容量。然而，对不断增大的容量的驱动并不是没有问题的。对每个器件的性能进行优化的必要性变得越来越重要。
集成电路通常包括导电的微电子结构(在本领域中公知为过孔)，以将过孔上方的金属线或其它互连电连接到过孔下方的金属线或其它互连。通常通过光刻工艺形成过孔。代表性地，光致抗蚀剂层可以旋涂在电介质层之上，可以通过图案化掩模使光致抗蚀剂层暴露于图案化的光化辐射，并且随后，可以对暴露的层进行显影以在光致抗蚀剂层中形成开口。接下来，可以通过使用光致抗蚀剂层中的开口作为蚀刻掩模来在电介质层中蚀刻用于过孔的开口。该开口被称为过孔开口。最后，可以用一种或多种金属或其它导电材料来填充过孔开口以形成过孔。
过去，过孔的大小和间隔已经逐步减小，并且预期在将来，对于至少一些类型的集成电路(例如，高级微处理器、芯片组部件、图形芯片等)，过孔的大小和间隔将持续逐步减小。过孔大小的一个量度是过孔开口的临界尺寸。过孔间隔的一个量度是过孔间距。过孔间距表示最接近的相邻过孔之间的中心到中心的距离。
当通过这种光刻工艺来将具有极小间距的极小过孔图案化时，它们本身呈现了若干挑战，尤其是在间距约为70纳米(nm)或更小和/或过孔开口的临界尺寸约为35nm或更小时。一个这种挑战是过孔与上层互连之间的重叠、以及过孔与下层的着陆互连(landinginterconnect)之间的重叠通常需要被控制为过孔间距的四分之一的数量级上的高容差。随着过孔间距随着时间的推移而不断缩小，重叠容差趋向于随之以比光刻设备能够保持的速率更大的速率进行缩放。
另一个这种挑战是过孔开口的临界尺寸通常趋向于比光刻扫描仪的分辨能力更快地缩放。存在用于缩小过孔开口的临界尺寸的缩小技术。然而，缩小的量趋向于受到最小过孔间距以及缩小工艺的能力的限制，以充分地达到光学邻近校正(OPC)中性线，并且不会显著损害线宽粗糙度(LWR)和/或临界尺寸一致性(CDU)。
又一个这种挑战是光致抗蚀剂的LWR和/或CDU特性通常需要随着过孔开口的临近尺寸的减小而提高，以保持临界尺寸预算的相同的整体分数。然而，当前，大部分光致抗蚀剂的LWR和/或CDU特性并不像过孔开口的临界尺寸减小那样迅速地提高。
再一个这种挑战是极小的过孔间距通常趋向于甚至低于极紫外线(EUV)光刻扫描仪的分辨能力。因此，通常可以使用两个、三个、或者更多不同的光刻掩模，而这趋向于增加成本。在某一时刻，如果间距持续减小，那么即使利用多个掩模也不可能使用EUV扫描仪来打印用于这些极小间距的过孔开口。
因此，过孔制造技术领域需要改进。
附图说明
图1A-1N示出了根据本发明的实施例的表示减数法自对准过孔和插塞图案化的方法中的各种操作的集成电路层的部分，其中：
图1A示出了在深金属线制作之后的用于减数法过孔和插塞工艺的初始点结构；
图1B示出了在使金属线凹陷之后的图1A的结构；
图1C示出了在凹陷的金属线的凹陷区域中的硬掩模填充之后的图1B的结构；
图1D示出了在将硬掩模层沉积并图案化之后的图1C的结构；
图1E示出了在使用图1D的硬掩模的图案来限定的沟槽形成之后的图1D的结构；
图1F示出了在图1E的沟槽中形成ILD并去除第二硬掩模之后的图1E的结构；
图1G示出了在去除占据所有可能的过孔位置的硬掩模层的剩余部分之后的图1F的结构；
图1H示出了在所有可能的过孔位置中形成光桶(photobucket)之后的图1G的结构；
图1I示出了在过孔位置选择之后的图1H的结构；
图1J示出了在图1I的开口中的硬掩模填充之后的图1I的结构；
图1K示出了在去除插塞帽状层并形成第二多个光桶之后的图1J的结构；
图1L示出了在插塞位置选择之后的图1K的结构；
图1M示出了在去除图1L的硬掩模层之后的图1L的结构；以及
图1N示出了在金属线和过孔形成之后的图1M的结构。
图2A-图2D示出了根据本发明的另一个实施例的表示减数法自对准插塞图案化的方法中的各种操作的集成电路层的部分，其中：
图2A示出了起始的插塞栅格的平面图和相对应的截面图；
图2B示出了在光桶填充、曝光和显影之后的图2A的结构的平面图和相对应的截面图；
图2C示出了在插塞形成之后的图2B的结构的平面图和相对应的截面图；以及
图2D示出了在去除硬掩模层和剩余的光桶之后的图2C的结构的平面图和对应的截面图。
图3示出了根据本发明的一个实施方式的计算设备。
具体实施方式
描述了用于后段(BEOL)互连的减数法自对准过孔和插塞图案化。在以下描述中，阐述了诸如具体集成和材料机制等大量具体细节，以提供对本发明的实施例的透彻理解。对本领域技术人员来说将显而易见的是，可以在没有这些具体细节的情况下实施本发明的实施例。在其它实例中，并没有详细描述诸如集成电路设计布局等公知的特征以免不必要地使本发明的实施例难以理解。此外，要理解的是，附图中所示的各个实施例是说明性的表示并且不必按比例绘制。
本文中所描述的一个或多个实施例针对用于自对准过孔和插塞图案化的减数方法，以及根据该方法所产生的结构。在实施例中，本文中所描述的工艺使得能够实现后段特征制作的自对准金属化。可以通过本文中所描述的一种或多种方法来解决针对下一代过孔和插塞图案化所预期的重叠问题。
为了提供背景，用于过孔的当前制作技术涉及“盲”工艺，其中，在远远位于ILD沟槽上方的叠置体中将过孔开口图案化。随后将过孔开口图案向下深深地蚀刻到沟槽中。重叠误差累积并可能导致各种问题，例如，到相邻金属线的短路。在示例中，在小于大约50纳米间距处的特征的图案化和对准需要许多刻线和临界对准策略，这些刻线和临界对准策略在其它情况下对于半导体制造工艺而言是极其昂贵的。在实施例中，相比之下，本文中所描述的方法实现了自对准插塞和/或过孔的制作，从而极大地简化了重叠误差网，并只留下一个临界重叠步骤(Mx+1格栅)。
一般而言，本文中所描述的一个或多个实施例包含使用减数法来使用已蚀刻的沟槽来预先形成每个过孔和插塞。随后使用附加的操作来选择保持这些过孔和插塞中的哪些过孔和插塞。可以使用“光桶”来例示这些操作，尽管也可以使用更常规的抗蚀剂暴露和ILD回填方法来执行选择工艺。
更具体来说，一个或多个实施例针对采用减数技术来形成金属之间的导电过孔和非导电空间或中断(被称为“插塞”)的方法。通过定义，过孔用于着陆在先前层金属图案上。在这方面，本文中所描述的实施例实现了更鲁棒的互连制作方案，因为不再依赖于通过光刻设备的对准。这种互连制作方案可以用于节约许多对准/曝光，可以用于改进电接触(例如，通过减小过孔电阻)，并且可以用于减少总的工艺操作和用于使用常规方法使这些特征图案化而另外所需的处理时间。
图1A-图1N示出了根据本发明的实施例的表示减数法自对准过孔和插塞图案化的方法中的各操作的集成电路层的部分。在每个所描述的操作处的每个图示中，提供了倾斜的三维截面视图。
图1A示出了根据本发明的实施例的在深金属线制作之后的用于减数法过孔和插塞工艺的起始点结构100。参考图1A，结构100包括具有介于中间的层间电介质(ILD)线104的金属线102。ILD线104包括插塞帽状层106。在实施例中，如在下文中结合图1E更详细描述的，之后将插塞帽状层106图案化以最终限定用于随后的插塞形成的所有可能的位置。
在实施例中，由金属线102形成的格栅结构是紧密间距格栅结构。在一个这种实施例中，不能直接通过常规的光刻实现紧密间距。例如，如本领域中公知的，可以首先形成基于常规光刻的图案，但通过使用间隔体掩模图案化而使间距减半。更进一步，可以通过第二轮间隔体掩模图案化来使原始间距降至四分之一。因此，图1A的类格栅图案可以具有以恒定间距间隔开并具有恒定宽度的金属线。可以通过间距减半或使间距降至四分之一的方法来制作图案。还应当理解，线102中的某些线可以与用于耦合到先前的互连层的下层过孔相关联。
在实施例中，通过将沟槽图案化到具有形成于其上的插塞帽状层106的ILD材料(例如，线104的ILD材料)中来形成金属线102。随后用金属填充沟槽，并且如果需要的话，相对于插塞帽状层106使该沟槽平坦化。在实施例中，金属沟槽和填充工艺包含高深宽比特征。例如，在一个实施例中，金属线的高度(h)与金属线的宽度(w)的深宽比大约在5-10的范围内。
在实施例中，如贯穿本说明书所使用的，层间电介质(ILD)材料(例如ILD线104的材料)由电介质层或绝缘材料层组成或者包括电介质层或绝缘材料层。适合的电介质材料的示例包括但不限于：硅氧化物(例如，二氧化硅(SiO2))、掺杂的硅氧化物、氟化硅氧化物、碳掺杂的硅氧化物、本领域中公知的各种低k电介质材料，以及它们的组合。可以通过常规技术(举例来说，例如化学气相沉积(CVD)、物理气相沉积(PVD))、或者通过其它沉积方法来形成层间电介质材料。
在实施例中，也如贯穿本说明书所使用的，互连材料(例如金属线102的材料)由一种或多种金属或其它导电结构组成。常见的示例是使用铜线和铜结构，所述铜线和铜结构可以包括或者可以不包括铜与周围的ILD材料之间的阻挡层。如本文中所使用的，术语金属包括合金、叠置体、以及多种金属的其它组合。例如，金属互连线可以包括阻挡层、不同金属或合金的叠置体等。在本领域中，互连线在某些时候也被称为迹线、导线、线、金属、或者简单地被称为互连。
在实施例中，如贯穿本说明书所使用的，插塞和/或帽状物和/或硬掩模材料(例如插塞帽状层106)由与层间电介质材料不同的电介质材料组成。在一个实施例中，这些材料是牺牲性的，而在最终结构中至少某种程度上保留层间电介质材料。在一些实施例中，插塞和/或帽状物和/或硬掩模材料包括硅氮化物(例如，氮化硅)层或者硅氧化物层、或者它们两者、或者它们的组合。其它适合的材料可以包括基于碳的材料。在另一个实施例中，插塞和/或帽状物和/或硬掩模材料包括金属类。例如，硬掩模或其它上覆材料可以包括钛或另一种金属的氮化物(例如，氮化钛)层。可能较少量的其它材料(例如氧)可以包括在这些层中的一个或多个层中。另外，可以根据特定的实施方式来使用本领域中公知的其它插塞和/或帽状物和/或硬掩模材料层。可以通过CVD、PVD、或者通过其它沉积方法来形成插塞和/或帽状物和/或硬掩模材料层。
应当理解，结合图1A所描述的层和材料通常形成于下层半导体基板或结构(例如，集成电路的(多个)下层器件层)上或者上方。在实施例中，下层半导体基板表示用于制造集成电路的通用工件对象。半导体基板通常包括晶片或者其它硅片或另一种半导体材料片。适合的半导体基板包括但不限于：单晶硅、多晶硅、和绝缘体上硅(SOI)、以及由其它半导体材料形成的类似基板。根据制造阶段，半导体基板通常包括晶体管、集成电路等。基板还可以包括半导体材料、金属、电介质、掺杂剂、以及通常在半导体基板中发现的其它材料。此外，可以在下层的较低级的后段(BEOL)互连层上制作图1A中所描绘的结构。
图1B示出了根据本发明的实施例的在使金属线凹陷之后的图1A的结构。参考图1B，选择性地使金属线102凹陷来提供第一级金属线108。对ILD线104和插塞帽状层106选择性地执行凹陷。可以通过经由干法蚀刻、湿法蚀刻、或者它们的组合的蚀刻来执行凹陷。可以由第一级金属线108的目标厚度(th)来确定凹陷程度，该第一级金属线108用作后段(BEOL)互连结构内的适合的导电互连线。
图1C示出了根据本发明的实施例的在凹陷的金属线的凹陷区域中的硬掩模填充之后的图1B的结构。参考图1C，在用于形成第一级金属线108的凹陷期间形成的区域中形成硬掩模层110。可以通过材料沉积和化学机械平坦化(CMP)工艺来将硬掩模层110形成到插塞帽状层106的水平，或者通过受控的仅自底向上生长的工艺来形成硬掩模层110。在一个具体实施例中，硬掩模层110由富含碳的材料组成。
图1D示出了根据本发明的实施例的在对硬掩模层进行沉积和图案化之后的图1C的结构。参考图1D，在硬掩模层110和插塞帽状层106上或上方形成第二硬掩模层112。在一个这种实施例中，如图1D中所描绘的，第二硬掩模层112被形成有正交于第一级金属线108/ILD线104的格栅图案的格栅图案。在一个具体实施例中，第二硬掩模层112由基于硅的抗反射涂层材料组成。在实施例中，由第二硬掩模层112形成的格栅结构是紧密间距格栅结构。在一个这种实施例中，不能直接通过常规光刻实现紧密间距。例如，如本领域中公知的，可以首先形成基于常规光刻的图案，但可以通过使用间隔体掩模图案化来使间距减半。更进一步，可以通过第二轮间隔体掩模图案化来使原始间距降至四分之一。因此，图1D的第二硬掩模层112的类格栅图案可以具有以恒定间距间隔开并具有恒定宽度的硬掩模线。
图1E示出了根据本发明的实施例的在使用图1D的硬掩模的图案所限定的沟槽形成之后的图1D的结构。参考图1E，对硬掩模层110的暴露区域(即，未受112保护)以及插塞帽状层106进行蚀刻以形成沟槽114。蚀刻停止于(并且因此暴露出)第一级金属线108和ILD线104的顶表面。
图1F示出了根据本发明的实施例的在图1E的沟槽中形成ILD并去除第二掩模之后的图1E的结构。参考图1F，在图1E的沟槽114中形成第二ILD线116。在实施例中，可流动的ILD材料用于填充沟槽114。在实施例中，填充沟槽114并且随后将填充材料平坦化。如图1F中所描绘的，平坦化还可以用于去除第二硬掩模层112，从而重新暴露硬掩模层110和插塞帽状层106。
再次参考图1F，在实施例中，所产生的结构包括均匀的ILD结构(ILD线104+ILD线116)。所有可能的插塞的位置被插塞帽状层106的剩余部分占据，而所有可能的过孔位置被硬掩模层110的剩余部分占据。在一个这种实施例中，ILD线104和ILD线116由相同的材料组成。在另一个这种实施例中，ILD线104和ILD线116由不同的ILD材料组成。在任一种情况下，在具体实施例中，可能在最终结构中观察到区别，例如ILD线104的材料与ILD线116的材料之间的接缝。此外，在实施例中，与常规的单重镶嵌图案化或双重镶嵌图案化相比，在ILD线104与ILD线116相接处不存在明显的蚀刻停止层。
图1G示出了根据本发明的实施例的在去除占据所有可能的过孔位置的硬掩模层的剩余部分之后的图1F的结构。参考图1G，选择性地去除硬掩模层110的剩余部分以形成用于所有可能的过孔位置的开口118。在一个这种实施例中，硬掩模层110大体上由碳组成并利用灰化工艺来对硬掩模层110选择性地进行去除。
图1H示出了根据本发明的实施例的在所有可能的过孔位置中形成光桶之后的图1G的结构。参考图1H，在第一级金属线108的暴露部分上方的所有可能的过孔位置中形成光桶120。在实施例中，用超快光致抗蚀剂或电子束抗蚀剂或其它光敏材料来填充图1G的开口118。在一个这种实施例中，在旋涂涂覆之后使用聚合物的进入开口118的热回流。在一个实施例中，通过从现有的光致抗蚀剂材料中去除猝灭剂来制作快速光致抗蚀剂。在另一个实施例中，通过深蚀刻工艺和/或光刻/收缩/蚀刻工艺来形成光桶120。应当理解，不需要用真正的光致抗蚀剂来填充光桶，只要该材料充当光敏开关。
图1I示出了根据本发明的实施例的在过孔位置选择之后的图1H的结构。参考图1I，去除了选择的过孔位置中的来自图1H的光桶120。在未选择要形成过孔的位置中，保留了光桶120，从而使其转变为永久性的ILD材料，或者使用永久性的ILD材料来代替光桶120。作为示例，图1I示出了过孔位置122，在过孔位置122中去除了相对应的光桶120以暴露第一级金属线108中的一条金属线的部分。先前被光桶120占据的其它位置现在被示出为图1I中的区域124。位置124并未被选择用于过孔形成，而是组成了最终ILD结构的部分。在一个实施例中，光桶120的材料作为最终的ILD材料而保留在位置124中。在另一个实施例中，在位置124中例如通过交联而修改了光桶120的材料，以形成最终的ILD材料。在又一个实施例中，由最终的ILD材料来代替位置124中的光桶120的材料。
再次参考图1I，为了形成过孔位置122，使用光刻来暴露相对应的光桶120。然而，由于光桶120被不能光解的材料包围，所以可以放松光刻约束并且可以有高的失准容差。此外，在实施例中，代替暴露于例如30mJ/cm2的光，这种光桶可以暴露于例如3mJ/cm2的光。通常这将导致非常差的CD控制和粗糙度。但在这种情况下，CD和粗糙度控制将由光桶120来限定，光桶120可以被良好地控制和限定。因此，光桶方法可以用于限制下一代光刻工艺的吞吐量的规避成像(circumventimaging)/剂量权衡。
再次参考图1I，在实施例中，所产生的结构包括均匀的ILD结构(ILD124+ILD线104+ILD线116)。在一个这种实施例中，ILD124、ILD线104和ILD线116中的两个或全部由相同的材料组成。在另一个这种实施例中，ILD124、ILD线104和ILD线116由不同的ILD材料组成。在任一种情况下，在具体实施例中，可以在最终结构中观察到区别，例如ILD124与ILD线104的材料之间的接缝(例如，接缝197)和/或ILD124与ILD线116之间的接缝(例如，接缝198)。
图1J示出了根据本发明的实施例的在图1I的开口中的硬掩模填充之后的图1I的结构。参考图1J，硬掩模层126形成于过孔位置122中和ILD位置124上方。可以通过沉积和随后的化学机械平坦化来形成硬掩模层126。
图1K示出了根据本发明的实施例的在去除插塞帽状层并形成第二多个光桶之后的图1J的结构。参考图1K，例如通过选择性的蚀刻工艺去除插塞帽状层106。随后在ILD线104的暴露部分上方的所有可能的插塞位置中形成光桶128。在实施例中，用超快光致抗蚀剂或电子束抗蚀剂或其它光敏材料来填充在去除插塞帽状层106时所形成的开口。在一个这种实施例中，在旋涂涂覆之后使用聚合物的进入开口的热回流。在一个实施例中，通过从现有的光致抗蚀剂材料中去除猝灭剂来制作快速光致抗蚀剂。在另一个实施例中，通过深蚀刻工艺和/或光刻/收缩/蚀刻工艺来形成光桶128。应当理解，不需要用真正的光致抗蚀剂来填充光桶，只要该材料充当光敏开关。
图1L示出了根据本发明的实施例的在插塞位置选择之后的图1K的结构。参考图1L，去除不在选择的插塞位置中的来自图1K的光桶128。在选择要形成插塞的位置中，保留了光桶128，从而使其转变为永久性的ILD材料，或者用永久性的ILD材料来代替光桶128。作为示例，图1L示出了非插塞位置130，在非插塞位置中去除了相对应的光桶128以暴露ILD线104的部分。先前被光桶128占据的其它位置现在被示出为图1L中的区域132。区域132被选择用于插塞形成，并组成了最终ILD结构的部分。在一个实施例中，相对应的光桶128的材料作为最终的ILD材料而保留在区域132中。在另一个实施例中，在区域132中例如通过交联而修改了光桶128的材料，以形成最终的ILD材料。在又一个实施例中，由最终的ILD材料来代替区域132中的光桶128的材料。在任何情况下，区域132还可以被称为插塞132。
再次参考图1L，为了形成开口130，使用光刻来暴露相对应的光桶128。然而，由于光桶128被不能光解的材料包围，所以可以放松光刻约束并且可以有高的失准容差。此外，在实施例中，代替暴露于例如30mJ/cm2的光，这种光桶可以暴露于例如3mJ/cm2的光。通常这将导致非常差的CD控制和粗糙度。但在这种情况下，CD和粗糙度控制将由光桶128来限定，光桶128可以被良好地控制和限定。因此，光桶方法可以用于限制下一代光刻工艺的吞吐量的规避成像/剂量权衡。
再次参考图1L，在实施例中，所产生的结构包括均匀的ILD结构(插塞132+ILD124+ILD线104+ILD线116)。在一个这种实施例中，插塞132、ILD124、ILD线104和ILD线116中的两个或更多个由相同材料组成。在另一个这种实施例中，插塞132、ILD124、ILD线104和ILD线116由不同的ILD材料组成。在任一种情况下，在具体实施例中，可以在最终结构中观察到区别，例如插塞132与ILD线104的材料之间的接缝(例如，接缝199)和/或插塞132与ILD线116之间的接缝(例如，接缝196)。
图1M示出了根据本发明的实施例的在去除图1L的硬掩模层之后的图1L的结构。参考图1M，选择性地去除硬掩模层126以形成金属线和过孔开口134。在一个这种实施例中，硬掩模层126大体上由碳组成并利用灰化工艺来选择性地去除硬掩模层126。
图1N示出了根据本发明的实施例的在金属线和过孔形成之后的图1M的结构。参考图1N，在金属填充图1M的开口134时形成金属线134和过孔(如138所示)。金属线136通过过孔138而耦合到下层金属线108并且被插塞132中断。在实施例中，采用镶嵌法来填充开口134，其中，使用金属来过填充(overfill)开口，并随后将金属平坦化回去，以提供图1N中所示的结构。因此，用于采用以上方法来形成金属线和过孔的金属(例如，铜和相关联的阻挡层和晶种层)沉积和平坦化工艺可以是通常用于标准的后段(BEOL)单重或双重镶嵌处理的金属沉积和平坦化工艺。在实施例中，在随后的制作操作中，可以去除ILD线116以在所产生的金属线136之间提供气隙。
图1N中的结构随后可以被用作为用于形成随后的金属线/过孔和ILD层的基础。替代地，图1N的结构可以表示集成电路中的最终的金属互连层。应当理解，以上工艺操作可以以替代的顺序来实践，并不需要执行每一个操作和/或可以执行附加的工艺操作。在任何情况下，所产生的结构实现了直接以下层金属线为中心的过孔的制作。即，例如由于不完美的选择性蚀刻处理，过孔可以比下层金属线宽、比下层金属线窄、或者与下层金属线一样厚。然而，在实施例中，过孔的中心直接与金属线的中心对准(匹配)。此外，ILD用于选择哪些插塞和过孔将可能与最初的ILD极为不同并且将在两个方向上完美地自对准。因此，在实施例中，由于常规的光刻/双重镶嵌图案化而造成的偏移(在其它情况下必须被容忍)并不是针对本文中所描述的产生的结构的因素。再次参考图1N，随后，通过减数法的自对准制作可以在这个阶段完成。以类似的方式制作的下一层需要重新开始整个过程。替代地，可以在该阶段使用诸如常规的双重镶嵌法或单重镶嵌法等其它方法来提供附加的互连层。
以上过程所描述的工艺流程包含使用深沟槽蚀刻。在另一个方面中，较浅的方法包含只有插塞的自对准减数法处理方案。作为示例，图2A-图2D示出了根据本发明的另一个实施例的表示减数法自对准插塞图案化的方法中的各种操作的集成电路层的部分。在每个所描述的操作处的每个图示中，在顶部示出平面图，并且在底部示出相对应的截面图。这些图在本文中将被称为相对应的截面图和平面图。
图2A示出了根据本发明的实施例的初始插塞栅格的平面图和相对应的截面图。参考平面图和分别沿轴a-a’和b-b’所截取的相对应的截面图(a)和(b)，初始插塞栅格结构200包括具有设置于其上的第一硬掩模层204的ILD层202。第二硬掩模层208设置在第一硬掩模层204上，并且将第二硬掩模层208图案化以使其具有格栅结构。第三硬掩模层206设置在第二硬掩模层208上和第一硬掩模层204上。另外，开口210仍然位于第二硬掩模层208的格栅结构与第三硬掩模层206之间。
图2B示出了根据本发明的实施例的在光桶填充、曝光和显影之后的图2A的结构的平面图和相对应的截面图。参考平面图和分别沿轴a-a’和b-b’所截取的相对应的截面图(a)和(b)，在图2A中的开口210中形成光桶212。随后，如图2B中所描绘的，暴露并去除选择的光桶以提供选择的插塞位置214。
图2C示出了根据本发明的实施例的在插塞形成之后的图2B的结构的平面图和相对应的截面图。参考平面图和分别沿轴a-a’和b-b’所截取的相对应的截面图(a)和(b)，在图2B的开口214中形成插塞216。在一个实施例中，通过旋涂方法和/或沉积和深蚀刻方法来形成插塞216。
图2D示出了根据本发明的实施例的在去除硬掩模层和剩余的光桶之后的图2C的结构的平面图和相对应的截面图。参考平面图和分别沿轴a-a’和b-b’所截取的相对应的截面图(a)和(b)，去除第三硬掩模层206，从而留下第二硬掩模层208和插塞216。所产生的图案(第二硬掩模层208和插塞216)随后可以用于将硬掩模层204图案化以用于对ILD层202进行最终图案化。在一个实施例中，第三硬掩模层206大体上由碳组成并且通过执行灰化工艺来去除第三硬掩模层206。
因此，图2D的结构随后可以用作用于形成ILD线和插塞图案的基础。应当理解，以上工艺操作可以以替代的顺序来实践，并不需要执行每一个操作和/或可以执行附加的工艺操作。在任何情况下，所产生的结构实现了自对准插塞的制作。因此，在实施例中，由于常规的光刻/双重镶嵌图案化而造成的偏移(在其它情况下必须被容忍)并不是针对本文中所描述的产生的结构的因素。
本文中所公开的实施例可以用于制作各种各样的不同类型的集成电路和/或微电子器件。这种集成电路的示例包括但不限于：处理器、芯片组部件、图形处理器、数字信号处理器、微控制器等。在其它实施例中，可以制造半导体存储器。此外，可以在本领域中公知的各种各样的电子设备中使用集成电路或其它微电子器件。例如，在计算机系统(例如，台式计算机、膝上型计算机、服务器)中、蜂窝式电话中、个人电子设备中等。集成电路可以与系统中的总线和其它部件耦合。例如，处理器可以通过一条或多条总线耦合到存储器、芯片组等。有可能可以使用本文中所公开的方法来制造处理器、存储器、以及芯片组中的每一个。
图3示出了根据本发明的一个实施方式的计算设备300。计算设备300容纳板302。板302可以包括若干部件，包括但不限于：处理器304和至少一个通信芯片306。处理器304物理和电耦合到板302。在一些实施方式中，至少一个通信芯片306也物理和电耦合到板302。在其它实施方式中，通信芯片306是处理器304的部分。
根据其应用，计算设备300可以包括可以或可以不物理和电耦合到板302的其它部件。这些其它部件包括但不限于：易失性存储器(例如，DRAM)、非易失性存储器(例如，ROM)、闪速存储器、图形处理器、数字信号处理器、密码处理器、芯片组、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编解码器、视频编解码器、功率放大器、全球定位系统(GPS)设备、罗盘、加速度计、陀螺仪、扬声器、照相机、以及大容量存储设备(例如硬盘驱动器、光盘(CD)、数字多功能盘(DVD)等)。
通信芯片306实现了用于往返于计算设备300的数据传输的无线通信。术语“无线”及其派生词可以用于描述：可以通过使用经调制的电磁辐射来经由非固态介质传送数据的电路、设备、系统、方法、技术、通信信道等。尽管在一些实施例中相关联的设备可以不包含任何导线，但是该术语并非要暗示相关联的设备不包含任何导线。通信芯片306可以实施若干无线标准或协议中的任何一种标准或协议，这些标准或协议包括但不限于Wi-Fi(IEEE802.11族)、WiMAX(IEEE802.16族)、IEEE802.20、长期演进(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、蓝牙、它们的衍生物，以及被称为3G、4G、5G和更高代的任何其它无线协议。计算设备300可以包括多个通信芯片306。例如，第一通信芯片306可以专用于诸如Wi-Fi和蓝牙等较短范围的无线通信，并且第二通信芯片306可以专用于诸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO及其它等较长范围的无线通信。
计算设备300的处理器304包括封装在处理器304内的集成电路管芯。在本发明的一些实施方式中，处理器的集成电路管芯包括根据本发明的实施方式所构建的一个或多个结构，例如自对准的过孔和插塞。术语“处理器”可以指代对来自寄存器和/或存储器的电子数据进行处理以将该电子数据转换成可以存储在寄存器和/或存储器中的其它电子数据的任何器件或器件的部分。
通信芯片306还包括封装在通信芯片306内的集成电路管芯。根据本发明的另一个实施方式，通信芯片的集成电路管芯包括根据本发明的实施方式所构建的一个或多个结构，例如自对准的过孔和插塞。
在其它实施方式中，容纳在计算设备300内的另一个部件可以包含集成电路管芯，该集成电路管芯包括根据本发明的实施方式所构建的一个或多个结构，例如自对准的过孔和插塞。
在各个实施方式中，计算设备300可以是膝上型计算机、上网本、笔记本、超极本、智能电话、平板电脑、个人数字助理(PDA)、超级移动PC、移动电话、台式计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数码相机、便携式音乐播放器、或数字视频录像机。在其它实施方式中，计算设备300可以是处理数据的任何其它电子设备。
因此，本发明的实施例包括用于后段(BEOL)互连的减数法自对准过孔和插塞图案化。
在实施例中，一种用于集成电路的互连结构包括设置在基板上方的互连结构的第一层。第一层包括第一方向上的交替的金属线和电介质线的第一格栅。电介质线的最高表面高于金属线的最高表面。互连结构还包括设置在互连结构的第一层上方的互连结构的第二层。第二层包括第二方向上的交替的金属线和电介质线的第二格栅，第二方向垂直于第一方向。电介质线的最低表面低于金属线的最低表面。第二格栅的电介质线与第一格栅的电介质线重叠并接触，但第二格栅的电介质线与第一格栅的电介质线不同。第一格栅的金属线与第二格栅的金属线间隔开。
在一个实施例中，互连结构还包括导电过孔，所述导电过孔设置在第一格栅的金属线与第二格栅的金属线之间并将所述第一格栅的金属线耦合到第二格栅的金属线。导电过孔与第一格栅的电介质线的部分和第二格栅的电介质线的部分直接相邻并处于同一平面中。
在一个实施例中，导电过孔的中心与第一格栅的金属线的中心直接对准，并且与第二格栅的金属线的中心直接对准。
在一个实施例中，第一格栅的电介质线由第一电介质材料组成，并且第二格栅的电介质线由不同的第二电介质材料组成。
在一个实施例中，第一格栅的电介质线和第二格栅的电介质线由相同的电介质材料组成。
在一个实施例中，第二格栅的金属线被插塞中断，所述插塞的中心与第一格栅的电介质线的中心直接对准，所述插塞由第一电介质材料组成。插塞与第一格栅的电介质线和第二格栅的电介质线不同，但插塞与第一格栅的电介质线和第二格栅的电介质线接触。
在一个实施例中，第一格栅的电介质线由第二电介质材料组成，并且第二格栅的电介质线由第三电介质材料组成，并且第一电介质材料、第二电介质材料、以及第三电介质材料都不相同。
在一个实施例中，第一格栅的电介质线由第二电介质材料组成，并且第二格栅的电介质线由第三电介质材料组成，并且第一电介质材料、第二电介质材料、以及第三电介质材料中的两种或更多种是相同的。
在一个实施例中，互连结构还包括电介质区，所述电介质区设置在第一格栅的金属线与第二格栅的金属线之间，并且电介质区与第一格栅的金属线和第二格栅的金属线接触。电介质区与第一格栅的电介质线的部分和第二格栅的电介质线的部分直接相邻并处于同一平面中。
在一个实施例中，电介质区由第一电介质材料组成，第一格栅的电介质线由第二电介质材料组成，并且第二格栅的电介质线由第三电介质材料组成，并且第一电介质材料、第二电介质材料、以及第三电介质材料都不相同。
在一个实施例中，电介质区由第一电介质材料组成，第一格栅的电介质线由第二电介质材料组成，并且第二格栅的电介质线由第三电介质材料组成，并且第一电介质材料、第二电介质材料、以及第三电介质材料中的两种或更多种是相同的。
在实施例中，一种制作用于集成电路的互连结构的方法包含提供金属化结构，所述金属化结构由具有第一方向的交替的金属线和电介质线的第一格栅组成。第一格栅的每条电介质线都具有顶表面，在所述顶表面上有插塞帽状层，并且第一格栅的每条金属线实质上与插塞帽状层的顶部成一平面。方法还包含使第一格栅的金属线凹陷到第一格栅的电介质线的顶表面以下，以在第一格栅的金属线上方形成凹陷。方法还包含在金属线上方的凹陷中形成第一硬掩模层，所述第一硬掩模层实质上与插塞帽状层的顶部成一平面。方法还包含在插塞帽状层和第一硬掩模层上方形成第二硬掩模层，第二硬掩模层具有第二方向上的第二格栅，第二方向垂直于第一方向。方法还包含通过去除插塞帽状层和第一硬掩模层的由第二硬掩模层暴露的部分来形成沟槽。方法还包含在沟槽中形成电介质层以提供第二方向上的电介质线的第三格栅。方法还包含去除第二硬掩模层和第一硬掩模层的剩余部分。方法还包含将一个或多个导电过孔的位置限定在第一格栅的凹陷的金属线的暴露部分上方。方法还包含将一个或多个插塞位置限定在插塞帽状层的区域中。方法还包含形成第二方向上的、在第三格栅的电介质线之间、并且在第一格栅上方的金属线的第四格栅。
在一个实施例中，限定一个或多个过孔的位置包含形成多个光桶并暴露多个光桶中的一个或多个光桶。
在一个实施例中，形成金属线的第四格栅还包含在相对应的一个或多个导电过孔位置中形成一个或多个导电过孔。导电过孔中的一个导电过孔设置在第一格栅的金属线与第四格栅的金属线之间，并使第一格栅的金属线与第四格栅的金属线耦合。导电过孔与第一格栅的电介质线的部分和第三格栅的电介质线的部分直接相邻并处于同一平面中。
在一个实施例中，导电过孔中的一个导电过孔的中心与第一格栅的金属线的中心直接对准并且与第四格栅的金属线的中心直接对准。
在一个实施例中，将一个或多个插塞的位置限定在插塞帽状层的区域中包含：去除插塞帽状层，以及随后形成多个光桶并暴露多个光桶中的一个或多个光桶。
在一个实施例中，方法还包含在暴露多个光桶中的一个或多个光桶之后，用电介质插塞来代替多个光桶中的一个或多个光桶。第四格栅的金属线被电介质插塞中断。电介质插塞的中心与第一格栅的电介质线的中心直接对准。
在一个实施例中，第一格栅的电介质线由第一电介质材料组成，并且第三格栅的电介质线由不同的第二电介质材料组成。
在一个实施例中，第一格栅的电介质线和第三格栅的电介质线由相同的电介质材料组成。
在实施例中，一种制作用于集成电路制造的层间电介质(ILD)线和插塞图案化掩模的方法包含在ILD材料层上方形成第一硬掩模层，所述第一硬掩模层具有第一方向上的第一格栅。方法还包含在ILD材料层上方并在第一硬掩模层上方形成第二硬掩模层，所述第二硬掩模层具有第二方向上的第二格栅，第二方向垂直于第一方向。方法还包含在第一格栅与第二格栅之间的开口中形成多个光桶。方法还包含暴露并去除多个光桶中的一个或多个光桶，以形成一个或多个相对应的插塞位置。方法还包含在一个或多个相对应的插塞位置中形成第三硬掩模层。方法还包含去除剩余的光桶和第二硬掩模层，以形成ILD线和插塞图案化掩模。
在一个实施例中，方法还包含通过蚀刻工艺将ILD线和插塞图案化掩模的图案转移到ILD材料层中。
在一个实施例中，方法还包含：在形成第一硬掩模层之前，在ILD材料层上形成第四硬掩模层。在第四硬掩模层上形成第一硬掩模层，并且将ILD线和插塞图案化掩模的图案转移到ILD材料层中包含首先将ILD线和插塞图案化掩模的图案转移到第四硬掩模层中。
在一个实施例中，第二硬掩模层由碳组成，并且去除第二硬掩模层包含使用灰化工艺。

Claims (24)

1.一种用于集成电路的互连结构，所述互连结构包括：
设置在基板上方的所述互连结构的第一层，所述第一层包括第一方向上的交替的金属线和电介质线的第一格栅，其中，所述电介质线的最高表面高于所述金属线的最高表面；以及
设置在所述互连结构的所述第一层上方的所述互连结构的第二层，所述第二层包括第二方向上的交替的金属线和电介质线的第二格栅，所述第二方向垂直于所述第一方向，其中，所述电介质线的最低表面低于所述金属线的最低表面，其中，所述第二格栅的所述电介质线与所述第一格栅的所述电介质线重叠并接触，但所述第二格栅的所述电介质线与所述第一格栅的所述电介质线不同，并且其中，所述第一格栅的所述金属线与所述第二格栅的所述金属线间隔开。
2.根据权利要求1所述的互连结构，还包括：
导电过孔，所述导电过孔设置在所述第一格栅的金属线与所述第二格栅的金属线之间并将所述第一格栅的金属线耦合到所述第二格栅的金属线，所述导电过孔与所述第一格栅的电介质线的部分和所述第二格栅的电介质线的部分直接相邻并处于同一平面中。
3.根据权利要求2所述的互连结构，其中，所述导电过孔的中心与所述第一格栅的所述金属线的中心直接对准，并且与所述第二格栅的所述金属线的中心直接对准。
4.根据权利要求1所述的互连结构，其中，所述第一格栅的所述电介质线包括第一电介质材料，并且所述第二格栅的所述电介质线包括不同的第二电介质材料。
5.根据权利要求1所述的互连结构，其中，所述第一格栅的所述电介质线和所述第二格栅的所述电介质线包括相同的电介质材料。
6.根据权利要求1所述的互连结构，其中，所述第二格栅的金属线被插塞中断，所述插塞的中心与所述第一格栅的电介质线的中心直接对准，所述插塞包括第一电介质材料，其中，所述插塞与所述第一格栅的所述电介质线和所述第二格栅的电介质线不同，但所述插塞与所述第一格栅的所述电介质线和所述第二格栅的电介质线接触。
7.根据权利要求6所述的互连结构，其中，所述第一格栅的所述电介质线包括第二电介质材料，并且所述第二格栅的所述电介质线包括第三电介质材料，并且其中，所述第一电介质材料、所述第二电介质材料、以及所述第三电介质材料都不相同。
8.根据权利要求6所述的互连结构，其中，所述第一格栅的所述电介质线包括第二电介质材料，并且所述第二格栅的所述电介质线包括第三电介质材料，并且其中，所述第一电介质材料、所述第二电介质材料、以及所述第三电介质材料中的两种或更多种材料是相同的。
9.根据权利要求1所述的互连结构，还包括：
电介质区，所述电介质区设置在所述第一格栅的金属线与所述第二格栅的金属线之间，并且所述电介质区与所述第一格栅的所述金属线和所述第二格栅的所述金属线接触，所述电介质区与所述第一格栅的电介质线的部分和所述第二格栅的电介质线的部分直接相邻并处于同一平面中。
10.根据权利要求9所述的互连结构，其中，所述电介质区包括第一电介质材料，所述第一格栅的所述电介质线包括第二电介质材料，并且所述第二格栅的所述电介质线包括第三电介质材料，并且其中，所述第一电介质材料、所述第二电介质材料、以及所述第三电介质材料都不相同。
11.根据权利要求9所述的互连结构，其中，所述电介质区包括第一电介质材料，所述第一格栅的所述电介质线包括第二电介质材料，并且所述第二格栅的所述电介质线包括第三电介质材料，并且其中，所述第一电介质材料、所述第二电介质材料、以及所述第三电介质材料中的两种或更多种材料是相同的。
12.一种制作用于集成电路的互连结构的方法，所述方法包括：
提供金属化结构，所述金属化结构包括具有第一方向的交替的金属线和电介质线的第一格栅，所述第一格栅的每条电介质线具有顶表面，在所述顶面上有插塞帽状层，其中，所述第一格栅的每条金属线实质上与所述插塞帽状层的顶部成一平面；
使所述第一格栅的所述金属线凹陷到所述第一格栅的所述电介质线的所述顶表面下方，以在所述第一格栅的所述金属线上方形成凹陷；
在所述金属线上方的所述凹陷中形成第一硬掩模层，所述第一硬掩模层实质上与所述插塞帽状层的所述顶部成一平面；
在所述插塞帽状层和所述第一硬掩模层上方形成第二硬掩模层，所述第二硬掩模层具有第二方向上的第二格栅，所述第二方向垂直于所述第一方向；
通过去除所述插塞帽状层和所述第一硬掩模层的由所述第二硬掩模层暴露的部分来形成沟槽；
在所述沟槽中形成电介质层，以提供所述第二方向上的电介质线的第三格栅；
去除所述第二硬掩模层、以及所述第一硬掩模层的剩余部分；
将一个或多个导电过孔位置限定在所述第一格栅的凹陷的金属线的暴露部分上方；
将一个或多个插塞位置限定在所述插塞帽状层的区域中；以及
形成所述第二方向上的、在所述第三格栅的所述电介质线之间、并且在所述第一格栅上方的金属线的第四格栅。
13.根据权利要求12所述的方法，其中，限定所述一个或多个过孔位置包括形成多个光桶，并暴露所述多个光桶中的一个或多个光桶。
14.根据权利要求12所述的方法，其中，形成所述金属线的第四格栅还包括：在相对应的一个或多个导电过孔位置中形成一个或多个导电过孔，其中，所述导电过孔中的一个导电过孔设置在所述第一格栅的金属线与所述第四格栅的金属线之间，并将所述第一格栅的金属线耦合到所述第四格栅的金属线，所述导电过孔与所述第一格栅的电介质线的部分和所述第三格栅的电介质线的部分直接相邻并处于同一平面中。
15.根据权利要求14所述的方法，其中，所述导电过孔中的一个导电过孔的中心与所述第一格栅的所述金属线的中心直接对准，并且与所述第四格栅的所述金属线的中心直接对准。
16.根据权利要求12所述的方法，其中，将所述一个或多个插塞位置限定在所述插塞帽状层的区域中包括：去除所述插塞帽状层，以及随后形成多个光桶，并且暴露所述多个光桶中的一个或多个光桶。
17.根据权利要求16所述的方法，还包括：
在暴露所述多个光桶中的一个或多个光桶之后，用电介质插塞来代替所述多个光桶中的所述一个或多个光桶，其中，所述第四格栅的金属线被所述电介质插塞中断，所述电介质插塞的中心与所述第一格栅的电介质线的中心直接对准。
18.根据权利要求16所述的方法，还包括：
在暴露所述多个光桶中的一个或多个光桶之后，将所述多个光桶中的所述一个或多个光桶转换为电介质插塞，其中，所述第四格栅的金属线被所述电介质插塞中断，所述电介质插塞的中心与所述第一格栅的电介质线的中心直接对准。
19.根据权利要求12所述的方法，其中，所述第一格栅的所述电介质线包括第一电介质材料，并且所述第三格栅的所述电介质线包括不同的第二电介质材料。
20.根据权利要求12所述的互连结构，其中，所述第一格栅的所述电介质线和所述第三格栅的所述电介质线包括相同的电介质材料。
21.一种制作用于集成电路制造的层间电介质(ILD)线和插塞图案化掩模的方法，所述方法包括：
在ILD材料层上方形成第一硬掩模层，所述第一硬掩模层具有第一方向上的第一格栅；
在所述ILD材料层上方并且在所述第一硬掩模层上方形成第二硬掩模层，所述第二硬掩模层具有第二方向上的第二格栅，所述第二方向垂直于所述第一方向；
在所述第一格栅与所述第二格栅之间的开口中形成多个光桶；
暴露并去除所述多个光桶中的一个或多个光桶，以形成一个或多个相对应的插塞位置；
在所述一个或多个相对应的插塞位置中形成第三硬掩模层；以及
去除剩余的光桶和所述第二硬掩模层，以形成所述ILD线和插塞图案化掩模。
22.根据权利要求21所述的方法，还包括：
通过蚀刻工艺将所述ILD线和插塞图案化掩模的图案转移到所述ILD材料层中。
23.根据权利要求22所述的方法，还包括：
在形成所述第一硬掩模层之前，在所述ILD材料层上形成第四硬掩模层，其中，在所述第四硬掩模层上形成所述第一硬掩模层，并且其中，将所述ILD线和插塞图案化掩模的所述图案转移到所述ILD材料层中包括：首先将所述ILD线和插塞图案化掩模的所述图案转移到所述第四硬掩模层中。
24.根据权利要求21所述的方法，其中，所述第二硬掩模层包括碳，并且其中，去除所述第二硬掩模层包括使用灰化工艺。
CN201380079168.XA 2013-09-27 2013-09-27 用于后段(beol)互连的减数法自对准过孔和插塞图案化 Active CN105493250B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2013/062319 WO2015047318A1 (en) 2013-09-27 2013-09-27 Subtractive self-aligned via and plug patterning for back end of line (beol) interconnects

Publications (2)

Publication Number Publication Date
CN105493250A true CN105493250A (zh) 2016-04-13
CN105493250B CN105493250B (zh) 2018-12-18

Family

ID=52744218

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380079168.XA Active CN105493250B (zh) 2013-09-27 2013-09-27 用于后段(beol)互连的减数法自对准过孔和插塞图案化

Country Status (6)

Country Link
US (1) US9793163B2 (zh)
EP (1) EP3050087B1 (zh)
KR (1) KR102167351B1 (zh)
CN (1) CN105493250B (zh)
TW (1) TWI562317B (zh)
WO (1) WO2015047318A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109075121A (zh) * 2016-05-27 2018-12-21 英特尔公司 用于基于后端线(beol)间隔物的互连的利用光桶的消减性插塞和片图案化
CN110223911A (zh) * 2013-12-18 2019-09-10 英特尔公司 用于后段工艺（beol）互连件的借助光桶的自对准过孔和插塞图案化
TWI835754B (zh) * 2017-11-30 2024-03-21 美商英特爾股份有限公司 用於先進積體電路結構製造之互連線的插塞

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108012562B (zh) * 2015-06-26 2022-03-01 英特尔公司 用于自对准互连件、插塞和过孔的织物式图案化
WO2017086907A1 (en) 2015-11-16 2017-05-26 Intel Corporation Structures and methods for improved lithographic processing
US10770291B2 (en) * 2015-12-21 2020-09-08 Intel Corporation Methods and masks for line end formation for back end of line (BEOL) interconnects and structures resulting therefrom
US10811351B2 (en) 2016-09-26 2020-10-20 Intel Corporation Preformed interlayer connections for integrated circuit devices
US11171043B2 (en) 2016-09-30 2021-11-09 Intel Corporation Plug and trench architectures for integrated circuits and methods of manufacture
WO2018063323A1 (en) * 2016-09-30 2018-04-05 Intel Corporation Via & plug architectures for integrated circuit interconnects & methods of manufacture
US10879120B2 (en) * 2016-11-28 2020-12-29 Taiwan Semiconductor Manufacturing Self aligned via and method for fabricating the same
CN117219572A (zh) 2016-12-23 2023-12-12 英特尔公司 高级光刻和自组装装置
WO2018125109A1 (en) * 2016-12-29 2018-07-05 Intel Corporation Subtractive plug etching
EP3401948B1 (en) * 2017-05-10 2019-12-11 IMEC vzw A method for patterning a target layer
US10515896B2 (en) 2017-08-31 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure for semiconductor device and methods of fabrication thereof
WO2019195422A1 (en) 2018-04-03 2019-10-10 Tokyo Electron Limited Subtractive interconnect formation using a fully self-aligned scheme
US10192780B1 (en) 2018-05-29 2019-01-29 Globalfoundries Inc. Self-aligned multiple patterning processes using bi-layer mandrels and cuts formed with block masks
US10727124B2 (en) 2018-10-29 2020-07-28 International Business Machines Corporation Structure and method for forming fully-aligned trench with an up-via integration scheme
EP3671821A1 (en) * 2018-12-19 2020-06-24 IMEC vzw Interconnection system of an integrated circuit
US11205588B2 (en) 2019-07-10 2021-12-21 International Business Machines Corporation Interconnect architecture with enhanced reliability
US11322402B2 (en) 2019-08-14 2022-05-03 International Business Machines Corporation Self-aligned top via scheme
US10978343B2 (en) 2019-08-16 2021-04-13 International Business Machines Corporation Interconnect structure having fully aligned vias
US11404317B2 (en) * 2019-09-24 2022-08-02 International Business Machines Corporation Method for fabricating a semiconductor device including self-aligned top via formation at line ends
US11094580B2 (en) 2019-10-01 2021-08-17 International Business Machines Corporation Structure and method to fabricate fully aligned via with reduced contact resistance
US11069610B2 (en) * 2019-10-15 2021-07-20 Micron Technology, Inc. Methods for forming microelectronic devices with self-aligned interconnects, and related devices and systems
US11508617B2 (en) 2019-10-24 2022-11-22 Applied Materials, Inc. Method of forming interconnect for semiconductor device
US11257677B2 (en) 2020-01-24 2022-02-22 Applied Materials, Inc. Methods and devices for subtractive self-alignment
US11444029B2 (en) 2020-02-24 2022-09-13 International Business Machines Corporation Back-end-of-line interconnect structures with varying aspect ratios
US11094590B1 (en) 2020-03-09 2021-08-17 International Business Machines Corporation Structurally stable self-aligned subtractive vias
US11328954B2 (en) 2020-03-13 2022-05-10 International Business Machines Corporation Bi metal subtractive etch for trench and via formation
US11410879B2 (en) 2020-04-07 2022-08-09 International Business Machines Corporation Subtractive back-end-of-line vias
US11270913B2 (en) 2020-04-28 2022-03-08 International Business Machines Corporation BEOL metallization formation
US11495538B2 (en) 2020-07-18 2022-11-08 International Business Machines Corporation Fully aligned via for interconnect
US11302637B2 (en) 2020-08-14 2022-04-12 International Business Machines Corporation Interconnects including dual-metal vias
EP3982399A1 (en) 2020-10-06 2022-04-13 Imec VZW A method for producing an interconnect via
US11315872B1 (en) 2020-12-10 2022-04-26 International Business Machines Corporation Self-aligned top via
US11682617B2 (en) 2020-12-22 2023-06-20 International Business Machines Corporation High aspect ratio vias for integrated circuits
US11688636B2 (en) 2021-06-18 2023-06-27 International Business Machines Corporation Spin on scaffold film for forming topvia
US11876047B2 (en) 2021-09-14 2024-01-16 International Business Machines Corporation Decoupled interconnect structures

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030193286A1 (en) * 2002-04-15 2003-10-16 Clemens Ottermann Hermetic encapsulation of organic, electro-optical elements
CN102709180A (zh) * 2012-05-22 2012-10-03 上海华力微电子有限公司 一种铝薄膜的制备工艺
US20120313251A1 (en) * 2011-06-10 2012-12-13 Toshiba America Electronic Components, Inc. Interconnect structure with improved alignment for semiconductor devices

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW483069B (en) 2000-09-13 2002-04-11 Chartered Semiconductor Mfg Laser curing of spin-on dielectric thin films
DE10222609B4 (de) 2002-04-15 2008-07-10 Schott Ag Verfahren zur Herstellung strukturierter Schichten auf Substraten und verfahrensgemäß beschichtetes Substrat
US7908578B2 (en) 2007-08-02 2011-03-15 Tela Innovations, Inc. Methods for designing semiconductor device with dynamic array section
US8404600B2 (en) 2008-06-17 2013-03-26 Micron Technology, Inc. Method for forming fine pitch structures
US8299622B2 (en) 2008-08-05 2012-10-30 International Business Machines Corporation IC having viabar interconnection and related method
US8435851B2 (en) 2011-01-12 2013-05-07 International Business Machines Corporation Implementing semiconductor SoC with metal via gate node high performance stacked transistors
US9041217B1 (en) * 2013-12-18 2015-05-26 Intel Corporation Self-aligned via patterning with multi-colored photobuckets for back end of line (BEOL) interconnects
US9236342B2 (en) * 2013-12-18 2016-01-12 Intel Corporation Self-aligned via and plug patterning with photobuckets for back end of line (BEOL) interconnects

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030193286A1 (en) * 2002-04-15 2003-10-16 Clemens Ottermann Hermetic encapsulation of organic, electro-optical elements
US20120313251A1 (en) * 2011-06-10 2012-12-13 Toshiba America Electronic Components, Inc. Interconnect structure with improved alignment for semiconductor devices
CN102709180A (zh) * 2012-05-22 2012-10-03 上海华力微电子有限公司 一种铝薄膜的制备工艺

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110223911A (zh) * 2013-12-18 2019-09-10 英特尔公司 用于后段工艺（beol）互连件的借助光桶的自对准过孔和插塞图案化
CN110223911B (zh) * 2013-12-18 2023-06-06 英特尔公司 用于后段工艺（beol）互连件的借助光桶的自对准过孔和插塞图案化
CN109075121A (zh) * 2016-05-27 2018-12-21 英特尔公司 用于基于后端线(beol)间隔物的互连的利用光桶的消减性插塞和片图案化
CN109075121B (zh) * 2016-05-27 2023-10-13 太浩研究有限公司 用于半导体结构的后端线金属化层及其制造方法
TWI835754B (zh) * 2017-11-30 2024-03-21 美商英特爾股份有限公司 用於先進積體電路結構製造之互連線的插塞

Also Published As

Publication number Publication date
US20160197011A1 (en) 2016-07-07
CN105493250B (zh) 2018-12-18
KR20160064074A (ko) 2016-06-07
TWI562317B (en) 2016-12-11
KR102167351B1 (ko) 2020-10-19
US9793163B2 (en) 2017-10-17
TW201521173A (zh) 2015-06-01
EP3050087B1 (en) 2020-04-29
WO2015047318A1 (en) 2015-04-02
EP3050087A1 (en) 2016-08-03
EP3050087A4 (en) 2017-07-26

Similar Documents

Publication Publication Date Title
CN105493250A (zh) 用于后段(beol)互连的减数法自对准过孔和插塞图案化
CN105745745A (zh) 用于后段工艺(beol)互连件的借助光桶的自对准过孔和插塞图案化
CN105793977B (zh) 用于后段(beol)互连的利用多色光桶的自对准过孔图案化
CN105745746B (zh) 用于制造后段（beol）互连中改进的重叠的对角线硬掩模
TWI706442B (zh) 用於後段製程線路（ｂｅｏｌ）互連之柵格自行對準金屬穿孔處理方法及由其所生成的結構
US20240213095A1 (en) Subtractive plug and tab patterning with photobuckets for back end of line (beol) spacer-based interconnects
TWI742073B (zh) 利用光刻桶的嵌刻栓塞及突片圖案化以用於後段製程（ｂｅｏｌ）基於隔層的互連
CN111052345A (zh) 导电过孔及金属线端制造及由其所得的结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant