谐波抑制滤波电路
技术领域
本发明涉及滤波电路,尤其涉及一种谐波抑制滤波电路。
背景技术
谐波抑制组件是通信系统中关键的部件,目前市场上的产品对谐波抑制一般采用同轴线或微带形式等,传统的滤波器往往体积都比较大,不能满足通信系统对器件小型化的要求。目前的谐波抑制组件存在诸如结构复杂、体积大、可靠性低等缺点,导致传统滤波器的结构难于加工、插损大、远端频谐波抑制差。
发明内容
有鉴于此,有必要提供一种具有谐波抑制性能好、体积小的滤波电路,以解决上述缺点。
本发明实施方式提供的一种谐波抑制滤波电路,设置于基板上并用于抑制信号的谐波,包括主电路、第一内电路、第一外电路、第一内节点及第一外节点。其中,主电路的第一端连接第一信号端,第二端连接第二信号端;第一内电路与主电路位于基板的同一层,且位于主电路的内侧,第一内电路的外侧与主电路的内侧形成内间隙;第一外电路与主电路位于基板的同一层,且位于主电路的外侧,第一外电路的内侧与主电路的外侧形成外间隙;第一内节点位于内间隙,且连接主电路和第一内电路;第一外节点位于外间隙,且连接主电路和第一外电路。
优选地,谐波抑制滤波电路还包括至少一个第二内电路及至少一个第二内节点。其中,第二内电路与主电路分别位于基板的不同层,第二内节点与位于同一层的第二内电路连接。
优选地,第一内节点与多个第二内节点通过贯孔连接。
优选地,第一内电路与多个第二内电路皆呈螺旋状。
优选地,还包括至少一个第二外电路及至少一个第二外节点。第二外电路与主电路位于基板的不同层,第二外节点与位于同一层的第二外电路连接。
优选地,第一外节点与多个第二外节点通过贯孔连接。
优选地,第一外电路与多个第二外电路皆呈螺旋状。
优选地,主电路呈螺旋状,第一信号端和第二信号端皆呈长条形。
本发明实施方式还提供一种堆叠式谐波抑制滤波电路,堆叠式谐波抑制滤波电路设置于基板上并用于抑制信号的谐波,包括多个谐波抑制滤波电路。多个谐波抑制滤波电路分别位于基板的不同层,且分别以各自的第一信号端或第二信号端与另一个相邻的谐波抑制滤波电路串联连接。
优选地,多个第一信号端或第二信号端通过贯孔连接。
本发明提供的谐波抑制滤波电路,在有限的空间内扩展了抑制电路的连接结构,具有谐波抑制性能好、体积小的特点。
附图说明
图1为本发明谐波抑制滤波电路第一实施方式的平面结构示意图。
图2为本发明谐波抑制滤波电路第一实施方式的侧视图。
图3为本发明谐波抑制滤波电路第一实施方式的等效电路图。
图4为本发明谐波抑制滤波电路第一实施方式的谐波抑制模拟图。
图5为本发明第二实施方式的第二内电路和第二内节点的平面结构示意图。
图6为本发明第三实施方式的第二外电路和第二外节点的平面结构示意图。
图7为本发明谐波抑制滤波电路第四实施方式的分解示意图。
图8为本发明谐波抑制滤波电路第四实施方式的侧视图。
图9为本发明谐波抑制滤波电路第四实施方式的等效电路图。
图10为本发明谐波抑制滤波电路第四实施方式的谐波抑制模拟图。
图11为本发明堆叠式谐波抑制滤波电路第一实施方式的分解图。
图12为本发明堆叠式谐波抑制滤波电路第一实施方式的侧视图。
图13为本发明堆叠式谐波抑制滤波电路又一实施方式的谐波抑制模拟图。
主要元件符号说明
基板10
谐波抑制滤波电路20
堆叠式谐波抑制滤波电路30
主电路M
第一内电路I1
第二内电路I2
第一外电路O1
第二外电路O2
第一内节点A1
第二内节点A2
第一外节点B1
第二外节点B2
第一信号端P1
第二信号端P2
电感Lm,Li,Lo
电容Cm,Ci,Co
层La
接地层G
贯孔V
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
请参阅图1,图1为本发明谐波抑制滤波电路20第一实施方式的平面结构示意图。在本实施方式中,谐波抑制滤波电路20设置于基板10上,用于抑制信号的谐波。所述基板10为常用的PCB板,其电气特性可以根据所要抑制的信号频率进行选择。谐波抑制滤波电路20包括主电路M、第一信号端P1、第二信号端P2第一内电路I1、第一外电路O1、第一内节点A1及第一外节点B1。在本实施方式中,主电路M、第一内电路I1及第一外电路O1皆呈螺旋状以提高空间的利用率,使谐波抑制滤波电路20的体积更小,主电路M的第一端连接第一信号端P1,第二端连接第二信号端P2,第一信号端P1和第二信号端P2皆呈长条形;第一内电路I1与主电路M位于基板10的同一层,且位于主电路M的内侧,第一内电路I1的外侧与主电路M的内侧形成内间隙;第一外电路O1与主电路M位于基板10的同一层,且位于主电路M的外侧,第一外电路O1的内侧与主电路M的外侧形成外间隙;第一内节点A1位于内间隙中,且连接主电路M和第一内电路I1;第一外节点B1位于外间隙中,且连接主电路M和第一外电路O1。通过第一内节点A1和第一外节点B1,主电路M、第一内电路I1和第一外电路O1连成一个整体以增强谐波抑制滤波电路20抑制谐波的能力。在其他实施方式中,可以根据需要调整谐波抑制滤波电路20中各个组件的形状。
请参阅图2,图2为本发明谐波抑制滤波电路20第一实施方式的侧视图。在第一实施方式中,谐波抑制滤波电路20设置于基板10的一层中,在基板10的其他层中还有一层为接地层G。
请参阅图3,图3为本发明谐波抑制滤波电路20第一实施方式的等效电路图。主电路M可以等效为电感Lm和电容Cm的并联电路;第一内电路I1与主电路M的连接,可以等效为由电感Li和电容Ci组成的串联电路连接于该并联电路和地之间;第一外电路O1与主电路M的连接,可以等效为由电感Lo和电容Co组成的串联电路连接于该并联电路和地之间。
请参阅图4,图4为本发明谐波抑制滤波电路20第一实施方式的谐波抑制模拟图。其中,曲线C1代表信号在不同频率的谐波抑制效果。
在本发明谐波抑制滤波电路20的第二实施方式中,谐波抑制滤波电路20设置于多层PCB板的基板10中,谐波抑制滤波电路20除了包括第一实施方式的结构之外,还可以包括i(i为整数)个第二内电路I2和i个第二内节点A2。
请参阅图5,图5为本发明第二实施方式的第二内电路I2和第二内节点A2的平面结构示意图。其中,i个第二内电路I2与第一内电路I1的结构相似。每一个第二内电路I2和每一个第二内节点A2,与主电路M分别位于基板10的不同层,且i个第二内电路I2分别位于第一内电路I1的上方或下方(即基板10的上一层或下一层)。在基板10中,每一个第二内电路I2的所在层,均有一个第二内节点A2与之连接。在第二实施方式中,i个第二内节点A2均位于第一内节点A1的正上方或正下方,并通过贯孔V与第一内节点A1连接。依上述的连接方式,基板10中不同层的电路连接在一起以进一步增强谐波抑制的能力。
在第三实施方式中,谐波抑制滤波电路20设置于多层PCB板的基板10中,谐波抑制滤波电路20除了包括第一实施方式所述的结构之外,谐波抑制滤波电路20还可以包括j(j为整数)个第二外电路O2和j个第二外节点B2。
请参阅图6,图6为本发明第三实施方式的第二外电路O2和第二外节点B2的结构图。其中,j个第二外电路O2均与第一外电路O1的结构相似,每一个第二外电路O2和每一个第二外节点B2,与主电路M分别位于基板10的不同层,且j个第二外电路O2分别位于第一外电路O1的上方或下方。在基板10中,每一个第二外电路O2的所在层,均有一个第二外节点B2与之连接。在第三实施方式中,j个第二外节点B2均位于第一外节点B1的正上方或正下方,并通过贯孔V与第一外节点B1连接。依上述的连接方式,基板10中不同层的电路连接在一起以进一步增强谐波抑制的能力。
在第四实施方式中,可以结合第一实施方式、第二实施方式和第三实施方式的设计形成谐波抑制滤波电路20的新结构。即谐波抑制滤波电路20既包括第一实施方式所述的谐波抑制滤波电路20结构,也包括第二实施方式所述的i(i为整数)个第二内电路I2和i个第二内节点A2,也包括第三实施方式所述的j(j为整数)个第二外电路O2和j个第二外节点B2,此外,第一内节点A1通过贯孔V与每一个第二内节点A2连接,第一外节点B1通过贯孔V与每一个第二外节点B2连接。
请一并参阅图7及图8,图7为本发明谐波抑制滤波电路20第四实施方式的分解示意图,图8为本发明谐波抑制滤波电路第四实施方式的侧视图。
在第四实施方式中,谐波抑制滤波电路20不仅包括主电路M、第一内电路I1、第一外电路O1、第一内节点A1及第一外节点B1,也包括1个(即i等于1)第二内电路I2、1个(即i等于1)第二内节点A2、1个(即j等于1)第二外电路O2和1个(即j等于1)第二外节点B2。如图7和图8所示,谐波抑制滤波电路20和接地层G处于基板10中的不同层之中。在谐波抑制滤波电路20中,第一内节点A1通过贯孔V与第二内节点A2连接,第一外节点B1通过贯孔V与第二外节点B2连接,除此之外,谐波抑制滤波电路20第四实施方式的其他具体连接方式如上述的各实施方式所述,在此不再重复。
请参阅图9,图9为本发明谐波抑制滤波电路20第四实施方式的等效电路图。在本实施方式中,主电路M可以等效为电感Lm和电容Cm的并联电路;每一个第一内电路I1或第二内电路I2与主电路M的连接,均可以等效为一路由电感Li和电容Ci组成的串联电路连接于所述并联电路和地之间;每一个第一外电路O1或第二外电路O2与主电路M的连接,均可以等效为一路由电感Lo和电容Co组成的串联电路连接于所述并联电路和地之间。
请参阅图10,图10为本发明谐波抑制滤波电路20第四实施方式的谐波抑制模拟图。其中,曲线C2代表信号在不同频率的谐波抑制效果。
为了进一步增强谐波抑制滤波电路20的谐波抑制能力,可以堆叠多个如第四实施方式所述的谐波抑制滤波电路20,形成堆叠式谐波抑制滤波电路30。在堆叠式谐波抑制滤波电路30中,多个第四实施方式所述的谐波抑制滤波电路20分别位于基板10的不同层,这样,从基板10的不同层来看,位于基板10上层的谐波抑制滤波电路20与位于下层的谐波抑制滤波电路20相邻,且位于上层的谐波抑制滤波电路20的第一信号端P1或第二信号端P2通过贯孔V连接相邻的谐波抑制滤波电路20第一信号端P1或第二信号端P2,从而使得多个谐波抑制滤波电路20得以串接起来形成一个整体。
请一并参考图11和图12,图11为本发明堆叠式谐波抑制滤波电路30第一实施方式的分解图,图12为本发明堆叠式谐波抑制滤波电路30第一实施方式的侧视图。堆叠式谐波抑制滤波电路30包括三个谐波抑制滤波电路20,则第一层的谐波抑制滤波电路20与位于第二层的谐波抑制滤波电路20相邻,而第二层的谐波抑制滤波电路20又与位于第三层的谐波抑制滤波电路20相邻。第一层的谐波抑制滤波电路20的第一信号端P1用于接收信号,第一层的谐波抑制滤波电路20的第二信号端P2通过贯孔V连接第二层的第二信号端P2,第二层的谐波抑制滤波电路20的第一信号端P1又通过贯孔V连接第三层的谐波抑制滤波电路20的第一信号端P1,第三层的谐波抑制滤波电路20的第二信号端P2用于输出信号,则三个谐波抑制滤波电路20以串联的方式连接起来形成一整体。在其他实施方式中,还可以在上述基板10的第一层、第二层和第三层之间设置多层La以容纳其他电路,如接地层G等。
请参阅图13,图13为本发明堆叠式谐波抑制滤波电路30又一实施方式的谐波抑制模拟图。其中,曲线C3代表信号在不同频率的谐波抑制效果。请一并参阅说明书图中的曲线C1、曲线C2及曲线C3,本发明不同实施方式的谐波抑制滤波电路皆有较好的谐波抑制性能。
本发明提供的谐波抑制滤波电路,在有限的空间内扩展了抑制电路的连接结构,具有谐波抑制性能好、体积小的特点。