CN105470105B - 一种提高高阻衬底电感性能的方法 - Google Patents

一种提高高阻衬底电感性能的方法 Download PDF

Info

Publication number
CN105470105B
CN105470105B CN201410465852.8A CN201410465852A CN105470105B CN 105470105 B CN105470105 B CN 105470105B CN 201410465852 A CN201410465852 A CN 201410465852A CN 105470105 B CN105470105 B CN 105470105B
Authority
CN
China
Prior art keywords
passivation layer
high resistivity
substrate
thickness
inductance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410465852.8A
Other languages
English (en)
Other versions
CN105470105A (zh
Inventor
黎坡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201410465852.8A priority Critical patent/CN105470105B/zh
Publication of CN105470105A publication Critical patent/CN105470105A/zh
Application granted granted Critical
Publication of CN105470105B publication Critical patent/CN105470105B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供了一种提高高阻衬底电感性能的方法，包括：提供高阻硅衬底，并且在高阻硅衬底上的中间层中的电感区域中形成有电感；在中间层上形成钝化层；减薄电感区域上的钝化层的厚度。在本发明的提高高阻衬底电感性能的方法中，对电感区域的钝化层的厚度减薄，使得电感性能得到显著提高。

Description

一种提高高阻衬底电感性能的方法
技术领域
本发明涉及半导体制造领域，更具体地说，本发明涉及一种提高高阻衬底电感性能的方法。
背景技术
电感是能够把电能转化为磁能而存储起来的元件，是包括集成电路在内的电子电路中的常用电子元件。
高阻衬底被广泛用于诸如电感之类的高性能整合被动器件的制造。
对于作为被动器件的电感器而言，其最重要的性能是电感器的品质因子Q。由于高阻衬底的掺杂浓度非常低，表面容易形成反型或增强导电层，该表面导电层会降低高阻衬底有效电阻从而导致电感性能降低。钝化层氮化硅Si3N4的目的是保护下面的有源器件不受水汽的影响，同时为了取得较好的保护效果会使用较大的厚度而造成过保护。然而氮化硅Si3N4本身含较多的电荷，该电荷与氮化硅Si3N4厚度成正比,会导致高阻硅表面感生出反型或增强导电层而降低电感性能降低，同时对于电感等被动器件几乎不需要钝化层提供保护。
随着对器件性能要求的提高，希望能够提供能够提高高阻衬底上的被动器件电感器的Q值的技术方案。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够提高高阻衬底电感性能的方法。
为了实现上述技术目的，根据本发明，提供了一种提高高阻衬底电感性能的方法，包括：提供高阻硅衬底，并且在高阻硅衬底上的中间层中的电感区域中形成有电感；在中间层上形成钝化层；减薄电感区域上的钝化层的厚度。
优选地，所述提高高阻衬底电感性能的方法还包括：执行刻蚀钝化层以形成焊盘。
优选地，通过光刻和刻蚀在电感区域形成钝化层的未穿透的凹槽，由此减薄电感区域上的钝化层的厚度。
优选地，凹槽的高度介于钝化层的厚度的三分之一至三分之二之间。
优选地，凹槽的高度是钝化层的厚度的二分之一。
优选地，高阻硅衬底的电阻率大于或等于100欧姆·厘米。
优选地，所述钝化层是氮化硅Si3N4层。
在本发明的提高高阻衬底电感性能的方法中，对电感区域的钝化层的厚度减薄，使得电感性能得到显著提高。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1至图6示意性地示出了根据本发明优选实施例的提高高阻衬底电感性能的方法的各个步骤。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
发明人有利地发现，衬底上方的钝化层(例如，氮化硅Si3N4层)的厚度对普通衬底电感几乎没有任何影响，然而对高阻衬底却有较显著影响，氮化硅Si3N4层越厚，电感Q值越低。其原因是氮化硅Si3N4本身含较多电荷，电荷量与氮化硅Si3N4厚度成正比,该电荷会导致高阻硅表面感生出反型或增强导电层而降低了衬底有效电阻率及电感性能。同时钝化层氮化硅Si3N4的目的是保护下面的有源器件不受水汽的影响，为了取得较好的保护效果会使用较大的厚度而造成过保护。而对于电感等被动器件几乎不需要钝化层提供保护。由此，本发明可以通过对电感区域的钝化层的厚度减薄，使得电感性能得到显著提高,同时又实现了钝化层保护芯片的目的。
下面将参考附图来描述本发明的具体实施例。
图1至图6示意性地示出了根据本发明优选实施例的提高高阻衬底电感性能的方法的各个步骤。
具体地说，如图1至图6所示，根据本发明优选实施例的提高高阻衬底电感性能的方法包括：
提供高阻硅衬底100，并且在高阻硅衬底100上的中间层101(如图3的截面图所示)中的电感区域200(如图1的俯视图的虚线框200以及图5的截面图所示)中形成有电感。例如，高阻硅衬底100和/或中间层101的其它区域中形成有诸如晶体管之类的有源器件以及/或者诸如电阻之类的无源器件，在此为了清楚表示本发明的重点，而不具体示出这些有源器件以及/或者无源器件。而且，可以理解的是，中间层101可以是多个层的叠层，例如多个金属布线层等的叠层。
在高阻硅衬底100上的中间层101上形成钝化层300，如图2的俯视图以及相对应的图3的截面图所示；优选地，所述钝化层300是氮化硅(Si3N4)层。对于高阻硅衬底100，“高阻硅衬底”指的是电阻率大于或等于100欧姆·厘米的硅高阻硅衬底。
减薄电感区域200上的钝化层300的厚度；在该步骤中，例如可以通过光刻和刻蚀在电感区域200形成钝化层300的未穿透的凹槽310，由此减薄电感区域200上的钝化层300的厚度；图4的俯视图以及相对应的图5的截面图示出了该步骤之后得到的结构，其中图5是沿图4的虚线A-A截取的截面图。优选地，凹槽310的高度(即，减薄的厚度)介于钝化层300的厚度的三分之一至三分之二之间。例如，优选地，凹槽310的高度是钝化层300的厚度的二分之一。
此外，如图6所示，还可以执行刻蚀钝化层300以形成焊盘400等后续工艺。
在本发明的提高高阻衬底电感性能的方法中，对电感区域的钝化层的厚度减薄，使得电感性能得到显著提高。
此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (6)

1.一种提高高阻衬底电感性能的方法，其特征在于包括：
提供高阻硅衬底，并且在高阻硅衬底上的中间层中的电感区域中形成有电感；
在中间层上形成钝化层；
减薄电感区域上的钝化层的厚度；
通过光刻和刻蚀在电感区域形成钝化层的未穿透的凹槽，由此减薄电感区域上的钝化层的厚度。
2.根据权利要求1所述的提高高阻衬底电感性能的方法，其特征在于还包括：执行刻蚀钝化层以形成焊盘。
3.根据权利要求1所述的提高高阻衬底电感性能的方法，其特征在于，凹槽的高度介于钝化层的厚度的三分之一至三分之二之间。
4.根据权利要求1或2所述的提高高阻衬底电感性能的方法，其特征在于，凹槽的高度是钝化层的厚度的二分之一。
5.根据权利要求1或2所述的提高高阻衬底电感性能的方法，其特征在于，高阻硅衬底的电阻率大于或等于100欧姆·厘米。
6.根据权利要求1或2所述的提高高阻衬底电感性能的方法，其特征在于，所述钝化层是氮化硅层。
CN201410465852.8A 2014-09-12 2014-09-12 一种提高高阻衬底电感性能的方法 Active CN105470105B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410465852.8A CN105470105B (zh) 2014-09-12 2014-09-12 一种提高高阻衬底电感性能的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410465852.8A CN105470105B (zh) 2014-09-12 2014-09-12 一种提高高阻衬底电感性能的方法

Publications (2)

Publication Number Publication Date
CN105470105A CN105470105A (zh) 2016-04-06
CN105470105B true CN105470105B (zh) 2018-03-30

Family

ID=55607694

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410465852.8A Active CN105470105B (zh) 2014-09-12 2014-09-12 一种提高高阻衬底电感性能的方法

Country Status (1)

Country Link
CN (1) CN105470105B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1591715A (zh) * 2003-08-28 2005-03-09 Tdk株式会社 陶瓷生片的制造方法和使用该陶瓷生片的电子部件的制造方法
CN101894742A (zh) * 2010-05-28 2010-11-24 上海宏力半导体制造有限公司 高q值电感器的制作方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02296329A (ja) * 1989-05-10 1990-12-06 Mitsubishi Electric Corp 半導体装置
JPH1027915A (ja) * 1996-07-11 1998-01-27 Tokin Corp 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1591715A (zh) * 2003-08-28 2005-03-09 Tdk株式会社 陶瓷生片的制造方法和使用该陶瓷生片的电子部件的制造方法
CN101894742A (zh) * 2010-05-28 2010-11-24 上海宏力半导体制造有限公司 高q值电感器的制作方法

Also Published As

Publication number Publication date
CN105470105A (zh) 2016-04-06

Similar Documents

Publication Publication Date Title
US9209130B2 (en) Semiconductor device having ground shield structure and fabrication method thereof
WO2007120322A3 (en) Ground shields for semiconductors
US9553045B2 (en) Inductor for post passivation interconnect and a method of forming
US20130119511A1 (en) Inductor having bond-wire and manufacturing method thereof
US20180145025A1 (en) Stress Reduction Apparatus
US9111676B2 (en) Parallel stacked symmetrical and differential inductor
CN107293393A (zh) 片上变压器巴伦
WO2012012569A3 (en) Multi-sensor integrated circuit device
CN104218020A (zh) 接地屏蔽结构及半导体器件
JP2020181915A5 (zh)
CN103745988B (zh) 一种高压驱动电路的隔离结构
CN103855100A (zh) 具有金属绝缘体金属电容器的密封圈结构
CN105655367A (zh) 改进的高性能磁通门装置
CN105470105B (zh) 一种提高高阻衬底电感性能的方法
CN102629568B (zh) 半导体装置
US9627336B2 (en) Semiconductor device allowing metal layer routing formed directly under metal pad
US20140117379A1 (en) Semiconductor device and method of manufacturing the same
US9252199B2 (en) Integrated inductor and integrated inductor fabricating method
US9214511B2 (en) Integrated inductor and integrated inductor fabricating method
KR101329612B1 (ko) 반도체장치
CN203521394U (zh) 芯片封装结构
CN103367458B (zh) 薄膜晶体管及其制造方法
US20150130023A1 (en) Three dimensional integrated circuit capacitor
CN106340509B (zh) 一种半导体器件的制造方法
US9905515B2 (en) Integrated circuit stress releasing structure

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant