CN105448346A - 存储单元可靠性的测试方法 - Google Patents

存储单元可靠性的测试方法 Download PDF

Info

Publication number
CN105448346A
CN105448346A CN201410418006.0A CN201410418006A CN105448346A CN 105448346 A CN105448346 A CN 105448346A CN 201410418006 A CN201410418006 A CN 201410418006A CN 105448346 A CN105448346 A CN 105448346A
Authority
CN
China
Prior art keywords
storage unit
voltage
testing
reliability
described storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410418006.0A
Other languages
English (en)
Other versions
CN105448346B (zh
Inventor
牛刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410418006.0A priority Critical patent/CN105448346B/zh
Publication of CN105448346A publication Critical patent/CN105448346A/zh
Application granted granted Critical
Publication of CN105448346B publication Critical patent/CN105448346B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

本发明提供一种存储单元可靠性的测试方法，所述存储单元具有开启擦除状态的第一阈值电压和开启编程状态的第二阈值电压，其中，所述存储单元可靠性的测试方法至少包括：预先设定一感知电压；对所述存储单元进行擦除或编程操作，读取所述存储单元的当前电压；比较所述当前电压和所述感知电压，根据比较结果确定所述存储单元的当前工作状态；判断所述存储单元的当前工作状态与其所受的操作是否相符；若是，判定所述存储单元正常工作；若否，则判定所述存储单元失效。本发明能够通过测试存储单元的工作状态，来测试存储单元的可靠性，具有高精确度和较短的编程时间，方法简单，能够快速、精确评估存储器产品的可靠性，同时节省了编程时间。

Description

存储单元可靠性的测试方法
技术领域
本发明涉及半导体技术领域，特别是涉及一种存储单元可靠性的测试方法。
背景技术
SCM(Semi-ConductorMemory，半导体存储器)是一种普遍应用于各种电子设备(如计算机系统)的记忆设备，用来存放程序和数据。SCM由若干采用超大规模集成电路工艺制成的存储芯片构成，每个存储芯片中包含相当数量的存储单元。
存储单元的数据保持能力(DataRetention)、耐久力(Endurance)等电气特性是评价SCM性能的参数，在SCM制作完成之后，通常会通过对存储单元进行可靠性测试，从而评价SMC性能。数据保持能力为能够长时间保持存储信息的能力，通常为10年。耐久力为能够维持100k到1M读/写/擦除周期而不失去存储信息的能力。
影响存储单元可靠性的原因有很多，例如存储单元本身的先天缺陷、环境等因素。由于存储单元在制备过程或工艺流程中可能会产生结构上的先天缺陷，造成对其进行编程或擦除操作时出现问题，从而导致其工作状态与其所受的操作不相符，最终严重影响了存储单元的可靠性。而在高温环境下对存储单元进行编程或擦除，很可能引起器件电失效，也会严重影响存储单元的可靠性。
现有的存储单元可靠性的测试方法，通常采用阈值电压作为衡量器件可靠性的关键参量，阈值电压被普遍用于描述存储器的性能退化，预测其耐久性、数据保持力和寿命等方面。然而，随着存储器向小尺寸、低功耗、高集成度方向的迅速发展，阈值电压窗口在不断减小，其预测的存储单元可靠性精确度却在不断降低，很多存在问题的存储单元无法被发现，导致将存储器差品作为良品出厂。此外，发明人发现，现有测试方法中，往往每次对存储单元的编程操作时间都较长，而长时间的编程将导致存储单元失效，这将进一步降低可靠性测试的精确度。
因此，现在亟需一种具有高精确度的存储单元可靠性的测试方法，在此基础上，能够缩短对存储单元的编程操作时间。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种存储单元可靠性的测试方法，能够通过测试存储单元的工作状态，来测试存储单元的可靠性，具有高精确度，节省了编程时间，用于解决现有技术中采用阈值电压衡量器件可靠性，精确度较低的问题。
为实现上述目的及其他相关目的，本发明提供一种存储单元可靠性的测试方法，所述存储单元具有开启擦除状态的第一阈值电压和开启编程状态的第二阈值电压，其中，所述存储单元可靠性的测试方法至少包括：
预先设定一感知电压；其中，所述感知电压配置为大于所述第一阈值电压、小于所述第二阈值电压，且使所述存储单元处于擦除状态和编程状态之间的中间状态的标准电压；
对所述存储单元进行擦除或编程操作，读取所述存储单元的当前电压；
比较所述当前电压和所述感知电压，在所述当前电压大于所述感知电压、小于所述第二阈值电压时，所述存储单元的当前工作状态为编程状态；在所述当前电压小于所述感知电压、大于所述第一阈值电压时，所述存储单元的当前工作状态为擦除状态；
判断所述存储单元的当前工作状态与其所受的操作是否相符；若是，判定所述存储单元正常工作；若否，则判定所述存储单元失效。
优选地，所述存储单元可靠性的测试方法还包括：比较所述当前电压和所述感知电压，在所述当前电压小于所述第一阈值电压、大于所述第二阈值电压时，直接判定所述存储单元失效。
优选地，所述感知电压适于通过测试N个已有存储单元处于擦除状态和编程状态之间的中间状态时的电压均值来进行设定，其中，N为自然数；
其中，所述已有存储单元处于擦除状态和编程状态之间的中间状态时，如果对所述已有存储单元进行擦除操作，所述已有存储单元中产生漏电流，如果对所述已有存储单元进行编程操作，所述已有存储单元中无漏电流；
其中，所述已有存储单元为具有高可靠性的与所述存储单元采用相同工艺制备的以往生产的存储单元良品。
优选地，所述存储单元可靠性的测试方法还包括：在对所述存储单元进行擦除或编程操作之后，如果判定所述存储单元正常工作，则进一步测试所述存储单元可靠性，其测试方法至少包括：
预先分别设定所述存储单元处于擦除状态和编程状态时的漏电流分布范围；
对所述存储单元进行擦除或编程操作，读取所述存储单元的当前漏电流，并判断所述当前漏电流是否在所述存储单元处于相应状态时的漏电流分布范围内；若是，所述存储单元正常工作；若否，则所述存储单元失效。
优选地，所述存储单元处于擦除状态和编程状态时的漏电流分布范围，适于通过分别测试N个已有存储单元处于擦除状态和编程状态时的漏电流分布范围均值来进行设定；其中，N为自然数，所述已有存储单元为具有高可靠性的与所述存储单元采用相同工艺制备的以往生产的存储单元良品。
优选地，对所述存储单元进行编程操作时，向所述存储单元施加编程电压；其中，所述编程电压为阶跃脉冲电压，所述编程电压的各连续脉冲周期的脉冲幅值以相同的增量从小到大依次递增，直到增至所述编程电压的电压值。
优选地，所述增量适于根据实际测试中施加的所述编程电压的电压值，所需的最小脉冲幅值和脉冲周期值进行设定；其中，所需的最小脉冲幅值大于所述感知电压的电压值。
优选地，所述存储单元可靠性的测试方法还包括：在所有步骤之前，对所述存储单元进行擦除操作，以使所述存储单元初始化。
如上所述，本发明的存储单元可靠性的测试方法，具有以下有益效果：本发明能够通过测试存储单元的工作状态，来测试存储单元的可靠性，具有高精确度和较短的编程时间，方法简单，能够快速、精确评估存储器产品的可靠性，同时节省了编程时间。
附图说明
图1显示为本发明现有技术的存储单元的示意图。
图2显示为本发明现有技术的存储单元的编程和擦除状态的I-V曲线示意图。
图3显示为本发明现有技术的存储单元处于编程状态时的电子漂移示意图。
图4显示为本发明现有技术的存储单元从编程状态变为擦除状态时的阈值电压分布曲线示意图。
图5显示为本发明实施例的存储单元可靠性的测试方法中感知电压示意图。
图6显示为本发明实施例的存储单元正常工作编程时的示意图。
图7显示为本发明实施例的存储单元正常工作擦除时的示意图。
图8显示为本发明现有技术的编程电压的脉冲信号示意图。
图9显示为本发明实施例的编程电压的脉冲信号示意图。
图10显示为本发明实施例的存储单元可靠性的测试方法中向多个存储单元输入不同编程电压后的阈值电压分布示意图。
图11显示为本发明实施例的储单元失效的示意图。
图12显示为本发明实施例的存储单元失效后的阈值电压分布曲线示意图。
元件标号说明
1衬底
2栅极结构
21隧穿氧化层
22浮栅
23ONO介电层
24控制栅
3源极
4漏极
S1～S6步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
本发明的以下实施例均以闪存的存储单元为例。闪存(FlashMemory)是一种新型EEPROM(ElectricallyErasableProgrammableRead-OnlyMemory，电可擦可编程只读存储器，常用SCM，用户可以通过程序的控制进行读写操作)。闪存具有关掉电源仍可保存数据的优点，同时又可重复编程读写、擦除，具有编程速度快、单位体积内可存储最多的数据量，以及低功耗特性等优点。
闪存的存储单元本质上是一个N沟道MOSFET(Metal-Oxide-Semiconductorfieldeffecttransistor，金属氧化物半导体场效应晶体管)晶体管，具体地说，如图1所示，该存储单元的结构至少包括：衬底1，位于衬底1上的栅极结构2，在衬底1表面、位于栅极结构2的两侧处掺杂形成的源极3和漏极4；该栅极结构2至少包括：位于衬底1上的隧穿氧化层21，位于隧穿氧化层21上的浮栅22，位于浮栅22上的ONO(Oxide-Nitride-Oxide，氧化物-氮化物-氧化物)介电层23，以及位于ONO介电层23上的控制栅24。其中，隧穿氧化层21为一层较薄的绝缘材料。
存储单元通过改变浮栅22中电荷(Q)的存储，晶体管的阈值电压能够改变高低态，相当于“0”或“1”存储位(Bit)。通过改变浮栅中的电荷能够得到两种不同状态的I-V特性曲线，即擦除和编程状态的曲线，如图2所示，横坐标表示栅极结构2和源极3之间的栅源电压，纵坐标表示漏极4和源极3之间的漏电流；其中，VT0表示存储单元开启擦除状态时的第一阈值电压分布范围，VT表示存储单元开启编程状态时的第二阈值电压分布范围。由此，定义两个具有差异和区分的存储单元状态：Q＝0时，Bit＝1，存储单元为擦除状态；Q≠0时，Bit＝0，存储单元为编程状态。
发明人在实验中发现，除了现有存储单元可靠性的测试方法使得测试精确度较低外，还存在编程时间过长导致的存储单元失效，进一步降低测试精确度的问题。发明人经过研究发现，由于向存储单元中输入的编程电压，其脉冲信号中每个周期的幅值均相同且幅度较高，一般均为18V，因而每个周期的脉冲幅值均要从0V达到18V才能继续下一个周期，如图8所示。从0V到18V的加载过程往往需要耗费较长的时间，因此导致编程时间过长。
发明人进一步发现，向存储单元输入编程电压时，一开始，存储单元处于编程状态，源极3的电子向漏极4流动，此时会有一部分电子发生漂移，如图3所示，这一部分漂移的电子会穿过隧穿氧化层21到达浮栅22中。图4显示为存储单元从擦除状态变为编程状态时的阈值电压分布曲线示意图，其中，横坐标表示存储单元开启编程或擦除状态的阈值电压分布范围，纵坐标表示位数，第一阈值电压为1V-3V时存储单元处于擦除状态(‘1’)，第二阈值电压为6-8V时存储单元处于编程状态(‘0’)，图中显示了存储单元从‘1’的曲线变为‘0’的曲线。
然而，随着编程时间的增长，漂移的电子越来越多，而源漏极之间的漏电流越来越小，直至消失，虽然向存储单元中输入的还是编程电压，但实际上，存储单元已经从编程状态变为了擦除状态，即存储单元失效。因此，编程时间过长最终导致了存储单元的失效，从而造成了存储单元可靠性测试的精确度降低。
请参阅图5-图7，本发明实施例涉及一种存储单元可靠性的测试方法，存储单元具有开启擦除状态的第一阈值电压VT0和开启编程状态的第二阈值电压VT。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
存储单元可靠性的测试方法至少包括：
S1，预先设定一感知电压Vsense；其中，感知电压Vsense配置为大于第一阈值电压VT0、小于第二阈值电压VT，且使存储单元处于擦除状态和编程状态之间的中间状态的标准电压，请参阅图5。
感知电压适于通过测试N个已有存储单元处于擦除状态和编程状态之间的中间状态时的电压均值来进行设定，其中，N为自然数；其中，已有存储单元处于擦除状态和编程状态之间的中间状态时，如果对已有存储单元进行擦除操作，已有存储单元中产生漏电流，如果对已有存储单元进行编程操作，已有存储单元中无漏电流；其中，已有存储单元为具有高可靠性的与存储单元采用相同工艺制备的以往生产的存储单元良品。
S2，对存储单元进行擦除或编程操作，读取存储单元的当前电压。
本实施例中，存储单元的当前电压均是指存储单元当前状态下的阈值电压。如图6所示为对存储单元进行编程操作，如图7所示为对存储单元进行擦除操作。
编程和擦除的机理是使电荷通过隧穿氧化层21。对存储单元进行编程操作时，根据热载流子效应(HotCarrierEffect)，如图6所示，对控制栅24和漏极4施加正电压，使P阱(P-well)中的电子刺破隧穿氧化层21注入浮栅22，浮栅22中的电荷(Q)不为零，源极3和漏极4之间产生电流。对存储单元进行擦除操作时，根据F-N隧穿效应(Fowler-Nordheimtunneling)，如图7所示，对源极3施加正电压，电子刺破隧穿氧化层21从存储单元的浮栅22中移出电荷，并被吸引到源极3中，浮栅22中的电荷(Q)为零，源极3和漏极4之间无电流产生。
S3，比较当前电压和感知电压，在当前电压大于感知电压、小于第二阈值电压时，存储单元的当前工作状态为编程状态；在当前电压小于感知电压、大于第一阈值电压时，存储单元的当前工作状态为擦除状态。
S4，判断存储单元的当前工作状态与其所受的操作是否相符；若是，判定存储单元正常工作；若否，则判定存储单元失效。
上述步骤S1～S4，不仅能够测试存储单元的数据保持力可靠性，还可以通过多次重复上述步骤S2～S4，交替对存储单元进行擦除和编程操作，从而对存储单元的耐久力可靠性进行充分测试，而测试结果也更加精确。
本实施例通过设置一个具有中间态的感知电压，利用该感知电压能够测试存储单元的工作状态，并且通过测试存储单元的工作状态，与实际向存储单元施加的操作进行比较，就能很简单的测试存储单元的可靠性。该方法简单易行，测试结果具有高精确度，能够快速、精确评估存储器产品的可靠性。
此外，在本发明的另一实施例中，在对存储单元进行擦除或编程操作之后，如果判定存储单元正常工作，则进一步测试存储单元可靠性，其测试方法至少包括：
S5，预先分别设定存储单元处于擦除状态和编程状态时的漏电流分布范围。
对应存储单元开启编程或擦除状态的阈值电压分布范围，存储单元处于擦除状态和编程状态时也会有相应的漏电流分布范围。以闪存的存储单元为例，通常，存储单元处于编程状态时的漏电流分布范围为200uA～500uA，存储单元处于擦除状态时的漏电流分布范围为10-5～10-3uA。
优选地，存储单元处于擦除状态和编程状态时的漏电流分布范围，适于通过分别测试N个已有存储单元处于擦除状态和编程状态时的漏电流分布范围均值来进行设定；其中，N为自然数，已有存储单元为具有高可靠性的与存储单元采用相同工艺制备的以往生产的存储单元良品。
S6，对存储单元进行擦除或编程操作，读取存储单元的当前漏电流，并判断当前漏电流是否在存储单元处于相应状态时的漏电流分布范围内；若是，存储单元正常工作；若否，则存储单元失效。
在本实施例和另一实施例中，对存储单元进行编程操作时，向存储单元施加编程电压；其中，编程电压为阶跃脉冲电压，编程电压的各连续脉冲周期的脉冲幅值以相同的增量从小到大依次递增，直到增至编程电压的电压值。而增量适于根据实际测试中施加的编程电压的电压值，所需的最小脉冲幅值和脉冲周期值进行设定；其中，所需的最小脉冲幅值大于感知电压的电压值。
例如，编程电压为19V，如图9所示，编程电压的每个脉冲周期的脉冲宽度为30us，脉冲间隔为5us，其中，第一个脉冲周期的脉冲幅值为15V，各连续脉冲周期的脉冲幅值以0.5us的增量从小到大依次递增，直到增至编程电压的电压值19V。与图8所示的现有技术的编程电压的脉冲信号(现有技术中脉冲幅值固定为18V进行可靠性测试)相比，虽然编程电压脉冲信号的整个周期、脉冲宽度和脉冲间隔未变，但本实施例中的编程电压脉冲信号的脉冲幅值是从小到大依次递增的，大部分脉冲幅值均小于图8中的18V，因此每个脉冲周期达到这些较小的脉冲幅值的时间也较短，节省了编程测试时间，减少了漏电流中电子的漂移，避免了存储单元的失效，提高了存储单元可靠性测试的精确度。此外，本实施例中的编程电压脉冲信号的最大脉冲幅值能够达到19V，比起现有技术最大仅能达到18V的脉冲幅值，本实施例中向存储单元输入的编程电压范围更大，可靠性测试的阈值电压分布范围更广，可靠性测试的精确度也更高。请参阅图10，横坐标为存储单元开启编程或擦除状态时的阈值电压分布范围，纵坐标为存储单元数量，通过实验测得图8和图9的两种编程电压脉冲信号所对应的阈值电压分布范围，可以明显看出，本实施例中的编程电压脉冲信号所对应的阈值电压分布范围更广，精确度也更高。
在本实施例和另一实施例中，优选地，存储单元可靠性的测试方法还包括：在所有步骤之前，对存储单元进行擦除操作，以使存储单元初始化。
在本实施例中，优选地，存储单元可靠性的测试方法还包括：S3’，比较当前电压和感知电压，在当前电压小于第一阈值电压或者大于第二阈值电压时，直接判定存储单元失效。例如，采用本实施例的存储单元可靠性的测试方法对如图11所示的若干个存储单元进行擦除测试时，发现图中圈出的存储单元的当前电压VTH＜0，而正常情况下，存储单元开启擦除状态时的第一阈值电压为1V-3V；也就是说，图中圈出的存储单元的当前电压小于第一阈值电压，由此可以判断圈出的存储单元失效，而其第一阈值电压分布曲线也产生了变异，如图12中圈出的部分。因此，本实施例可以简单、方便、快速地对存储单元可靠性进行测试。
综上，本发明的存储单元可靠性的测试方法，能够通过测试存储单元的工作状态，来测试存储单元的可靠性，具有高精确度和较短的编程时间，方法简单，能够快速、精确评估存储器产品的可靠性，同时节省了编程时间。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (8)

1.一种存储单元可靠性的测试方法，所述存储单元具有开启擦除状态的第一阈值电压和开启编程状态的第二阈值电压，其特征在于，所述存储单元可靠性的测试方法至少包括：
预先设定一感知电压；其中，所述感知电压配置为大于所述第一阈值电压、小于所述第二阈值电压，且使所述存储单元处于擦除状态和编程状态之间的中间状态的标准电压；
对所述存储单元进行擦除或编程操作，读取所述存储单元的当前电压；
比较所述当前电压和所述感知电压，在所述当前电压大于所述感知电压、小于所述第二阈值电压时，所述存储单元的当前工作状态为编程状态；在所述当前电压小于所述感知电压、大于所述第一阈值电压时，所述存储单元的当前工作状态为擦除状态；
判断所述存储单元的当前工作状态与其所受的操作是否相符；若是，判定所述存储单元正常工作；若否，则判定所述存储单元失效。
2.根据权利要求1所述的存储单元可靠性的测试方法，其特征在于，所述存储单元可靠性的测试方法还包括：比较所述当前电压和所述感知电压，在所述当前电压小于所述第一阈值电压、大于所述第二阈值电压时，直接判定所述存储单元失效。
3.根据权利要求1所述的存储单元可靠性的测试方法，其特征在于，所述感知电压适于通过测试N个已有存储单元处于擦除状态和编程状态之间的中间状态时的电压均值来进行设定，其中，N为自然数；
其中，所述已有存储单元处于擦除状态和编程状态之间的中间状态时，如果对所述已有存储单元进行擦除操作，所述已有存储单元中产生漏电流，如果对所述已有存储单元进行编程操作，所述已有存储单元中无漏电流；
其中，所述已有存储单元为具有高可靠性的与所述存储单元采用相同工艺制备的以往生产的存储单元良品。
4.根据权利要求1所述的存储单元可靠性的测试方法，其特征在于，所述存储单元可靠性的测试方法还包括：在对所述存储单元进行擦除或编程操作之后，如果判定所述存储单元正常工作，则进一步测试所述存储单元可靠性，其测试方法至少包括：
预先分别设定所述存储单元处于擦除状态和编程状态时的漏电流分布范围；
对所述存储单元进行擦除或编程操作，读取所述存储单元的当前漏电流，并判断所述当前漏电流是否在所述存储单元处于相应状态时的漏电流分布范围内；若是，所述存储单元正常工作；若否，则所述存储单元失效。
5.根据权利要求4所述的存储单元可靠性的测试方法，其特征在于，所述存储单元处于擦除状态和编程状态时的漏电流分布范围，适于通过分别测试N个已有存储单元处于擦除状态和编程状态时的漏电流分布范围均值来进行设定；其中，N为自然数，所述已有存储单元为具有高可靠性的与所述存储单元采用相同工艺制备的以往生产的存储单元良品。
6.根据权利要求1-5任一项所述的存储单元可靠性的测试方法，其特征在于，对所述存储单元进行编程操作时，向所述存储单元施加编程电压；其中，所述编程电压为阶跃脉冲电压，所述编程电压的各连续脉冲周期的脉冲幅值以相同的增量从小到大依次递增，直到增至所述编程电压的电压值。
7.根据权利要求6所述的存储单元可靠性的测试方法，其特征在于，所述增量适于根据实际测试中施加的所述编程电压的电压值，所需的最小脉冲幅值和脉冲周期值进行设定；其中，所需的最小脉冲幅值大于所述感知电压的电压值。
8.根据权利要求1-5任一项所述的存储单元可靠性的测试方法，其特征在于，所述存储单元可靠性的测试方法还包括：在所有步骤之前，对所述存储单元进行擦除操作，以使所述存储单元初始化。
CN201410418006.0A 2014-08-22 2014-08-22 存储单元可靠性的测试方法 Active CN105448346B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410418006.0A CN105448346B (zh) 2014-08-22 2014-08-22 存储单元可靠性的测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410418006.0A CN105448346B (zh) 2014-08-22 2014-08-22 存储单元可靠性的测试方法

Publications (2)

Publication Number Publication Date
CN105448346A true CN105448346A (zh) 2016-03-30
CN105448346B CN105448346B (zh) 2018-09-25

Family

ID=55558443

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410418006.0A Active CN105448346B (zh) 2014-08-22 2014-08-22 存储单元可靠性的测试方法

Country Status (1)

Country Link
CN (1) CN105448346B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108154904A (zh) * 2016-12-06 2018-06-12 北京京存技术有限公司 一种存储芯片性能的测试方法和装置
CN112582018A (zh) * 2020-12-17 2021-03-30 普冉半导体(上海)股份有限公司 非易失存性存储器中存储单元的寿命自检测方法及系统
CN113009321A (zh) * 2021-03-04 2021-06-22 深圳市金泰克半导体有限公司 晶圆漏电流测试方法、装置、晶圆级测试仪及存储介质
CN114303198A (zh) * 2019-09-03 2022-04-08 硅存储技术股份有限公司 通过筛选存储器单元改进模拟非易失性存储器中的读取电流稳定性的方法
CN116469447A (zh) * 2022-02-18 2023-07-21 武汉置富半导体技术有限公司 一种基于动态规划的存储单元可靠性等级确定方法及装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1171600A (zh) * 1996-07-23 1998-01-28 Lg半导体株式会社 非易失性存贮单元及其编程方法
US6160740A (en) * 1999-12-17 2000-12-12 Advanced Micro Devices, Inc. Method to provide a reduced constant E-field during erase of EEPROMs for reliability improvement
JP2004199794A (ja) * 2002-12-19 2004-07-15 Rohm Co Ltd 半導体不揮発性記憶装置
CN1791941A (zh) * 2003-04-14 2006-06-21 桑迪士克股份有限公司 适用于低电压非易失性存储器的读取及擦除验证方法及电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1171600A (zh) * 1996-07-23 1998-01-28 Lg半导体株式会社 非易失性存贮单元及其编程方法
US6160740A (en) * 1999-12-17 2000-12-12 Advanced Micro Devices, Inc. Method to provide a reduced constant E-field during erase of EEPROMs for reliability improvement
JP2004199794A (ja) * 2002-12-19 2004-07-15 Rohm Co Ltd 半導体不揮発性記憶装置
CN1791941A (zh) * 2003-04-14 2006-06-21 桑迪士克股份有限公司 适用于低电压非易失性存储器的读取及擦除验证方法及电路

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108154904A (zh) * 2016-12-06 2018-06-12 北京京存技术有限公司 一种存储芯片性能的测试方法和装置
CN114303198A (zh) * 2019-09-03 2022-04-08 硅存储技术股份有限公司 通过筛选存储器单元改进模拟非易失性存储器中的读取电流稳定性的方法
CN112582018A (zh) * 2020-12-17 2021-03-30 普冉半导体(上海)股份有限公司 非易失存性存储器中存储单元的寿命自检测方法及系统
CN113009321A (zh) * 2021-03-04 2021-06-22 深圳市金泰克半导体有限公司 晶圆漏电流测试方法、装置、晶圆级测试仪及存储介质
CN113009321B (zh) * 2021-03-04 2022-04-08 深圳市金泰克半导体有限公司 晶圆漏电流测试方法、装置、晶圆级测试仪及存储介质
CN116469447A (zh) * 2022-02-18 2023-07-21 武汉置富半导体技术有限公司 一种基于动态规划的存储单元可靠性等级确定方法及装置
CN116469447B (zh) * 2022-02-18 2024-04-09 武汉置富半导体技术有限公司 一种基于动态规划的存储单元可靠性等级确定方法及装置

Also Published As

Publication number Publication date
CN105448346B (zh) 2018-09-25

Similar Documents

Publication Publication Date Title
CN101711414B (zh) 非易失性存储器和用于预测编程的方法
CN105448346A (zh) 存储单元可靠性的测试方法
CN103988281B (zh) 一种测试具有浮动栅极的非易失性存储器单元的数据保持的方法
CN103514954B (zh) 闪存的擦除方法、读取方法及编程方法
US7019545B2 (en) Method for monitoring quality of an insulation layer
CN104751875B (zh) 应用于nvm芯片的失效位图分析方法
Ielmini et al. Recent developments on Flash memory reliability
US6894517B2 (en) Method for monitoring oxide quality
CN103344898B (zh) 晶圆允收测试系统及方法
Modelli et al. Advanced flash memory reliability
CN107729586B (zh) Eeprom模型电路及建模方法、仿真方法及测试结构
Cappelletti et al. What we have learned on Flash memory reliability in the last ten years
CN101501839A (zh) 驱动半导体器件的方法和半导体器件
CN101494087A (zh) 存储单元的操作方法
Ielmini et al. Modeling of anomalous SILC in flash memories based on tunneling at multiple defects
CN101211927A (zh) 多位准存储单元的操作方法
Yang et al. Endurance and Data Retention Characteristics of 0.15 μm EEPROM cells
Kempf et al. Threshold voltage bitmap analysis methodology: Application to a 512kB 40nm Flash memory test chip
CN102169724B (zh) 存储器元件的操作方法
Song et al. Cost-effective reliable EEPROM cell based on single-poly structure
CN110364215B (zh) 闪存htol测试方法
CN112652352B (zh) 闪存的数据保持力测试方法
Papadas et al. Numerical transient simulation of the programming window degradation in FLOTOX EEPROM cells
Zhang et al. Research on Retention Evaluation Method of Floating Gate Memory Used in Aerospace
Tao et al. Characterization and modeling of program/erase induced device degradation in 2T-FNFN-NOR flash memories

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant