CN112582018A - 非易失存性存储器中存储单元的寿命自检测方法及系统 - Google Patents

非易失存性存储器中存储单元的寿命自检测方法及系统 Download PDF

Info

Publication number
CN112582018A
CN112582018A CN202011499267.1A CN202011499267A CN112582018A CN 112582018 A CN112582018 A CN 112582018A CN 202011499267 A CN202011499267 A CN 202011499267A CN 112582018 A CN112582018 A CN 112582018A
Authority
CN
China
Prior art keywords
self
voltage
service life
storage unit
control circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011499267.1A
Other languages
English (en)
Inventor
刘德斌
雷冬梅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Praran Semiconductor Shanghai Co ltd
Original Assignee
Praran Semiconductor Shanghai Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Praran Semiconductor Shanghai Co ltd filed Critical Praran Semiconductor Shanghai Co ltd
Priority to CN202011499267.1A priority Critical patent/CN112582018A/zh
Publication of CN112582018A publication Critical patent/CN112582018A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5004—Voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

本发明提供一种非易失性存储器中存储单元的寿命自检方法及系统，方法包括：控制电路接收主机发送的操作指令，触发针对目标存储单元的VT自检指令，并传递给VT自检电路；所述VT自检电路获取所述目标存储单元当前的电压Vt，若所述电压Vt小于Vth阈值，则将所述电压Vt由模拟信号转换为数字信号，并传递给寿命计算模块；所述寿命计算模块计算所述电压Vt的数字信号的哈希值作为索引号，从预设的存储寿命哈希表中查找所述索引号对应的寿命值，并反馈给所述控制电路；所述控制电路将查找到的寿命值发送给所述主机。本发明可以解决现有技术中非易失性存储器的存储单元失效时间不确定，容易导致数据丢失的问题。

Description

非易失存性存储器中存储单元的寿命自检测方法及系统
技术领域
本发明涉及非易失性存储器技术领域，特别涉及一种非易失性存储器中存储单元的寿命自检测方法及系统。
背景技术
非易失性存储器保存数据的有效性有特定年限，一般是10～20年之间。非易失性存储器数据保存有效性时间是一个测试估计值，并不能在使用中告知主机当前存储单元已经失效，请更改存储空间，因此当主机在擦写数据时，并不知当前存储单元是否失效，若再次在已失效的存储单元写数据，该数据将不会得到正确写入，下次再次读该已经失效的存储单元时，数据丢失。
可见，由于非易失性存储器保存数据的存储单元失效时间不确定，容易导致数据丢失，因此需要提出一种非易失性存储器自检测寿命的方法。
发明内容
本发明的目的是提供一种非易失存性存储器中存储单元的寿命自检测方法及系统，以解决现有技术中非易失性存储器的存储单元失效时间不确定，容易导致数据丢失的问题。
为了实现上述目的，本发明提供了一种非易失性存储器中存储单元的寿命自检方法，包括：
控制电路接收主机发送的操作指令，触发针对目标存储单元的VT自检指令，并传递给VT自检电路；
所述VT自检电路获取所述目标存储单元当前的电压Vt，若所述电压Vt小于Vth阈值，则将所述电压Vt由模拟信号转换为数字信号，并传递给寿命计算模块；
所述寿命计算模块计算所述电压Vt的数字信号的哈希值作为索引号，从预设的存储寿命哈希表中查找所述索引号对应的寿命值，并反馈给所述控制电路；
所述控制电路将查找到的寿命值发送给所述主机。
进一步的，在上述非易失性存储器中存储单元的寿命自检方法中，当所述主机发送的操作指令包括擦和/或写指令时，所述控制电路触发所述VT自检指令。
进一步的，在上述非易失性存储器中存储单元的寿命自检方法中，所述VT自检电路包括：Pump电路、VT测量模块和ADC转化模块；
所述Pump电路输出不同电压至所述目标存储单元COMS管的GATE端；
所述VT测量模块检测所述目标存储单元COMS管的DRAIN端的电流Id以及所述目标存储单元COMS管的电压Vt，在所述电流Id是变化的情况下，将所述电压Vt输出给所述ADC转化模块；
所述ADC转化模块将所述电压Vt由模拟信号转换为数字信号，并传递给所述寿命计算模块。
进一步的，在上述非易失性存储器中存储单元的寿命自检方法中，所述存储寿命哈希表是在所述非易失性存储器出厂前设置的，根据所述非易失性存储器的Vt-cycling测试数据制作得到。
为了实现上述目的，本发明还提供一种非易失性存储器中存储单元的寿命自检系统，包括：控制电路、VT自检电路、寿命计算模块；
所述控制电路用于接收主机发送的操作指令，生成针对目标存储单元的VT自检指令，并传递给所述VT自检电路；
所述VT自检电路用于获取所述目标存储单元当前的电压Vt，若所述电压Vt小于Vth阈值，则将所述电压Vt由模拟信号转换为数字信号，并传递给寿命计算模块；
所述寿命计算模块用于计算所述电压Vt的数字信号的哈希值作为索引号，从预设的存储寿命哈希表中查找所述索引号对应的寿命值，并反馈给所述控制电路；
所述控制电路用于将查找到的寿命值发送给所述主机。
进一步的，在上述非易失性存储器中存储单元的寿命自检系统中，当所述主机发送的操作指令包括擦和/或写指令时，所述控制电路触发所述VT自检指令。
进一步的，在上述非易失性存储器中存储单元的寿命自检系统中，所述VT自检电路包括：Pump电路、VT测量模块和ADC转化模块；
所述Pump电路用于输出不同电压至所述目标存储单元COMS管的GATE端；
所述VT测量模块用于检测所述目标存储单元COMS管的DRAIN端的电流Id以及所述目标存储单元COMS管的电压Vt，在所述电流Id是变化的情况下，将所述电压Vt输出给所述ADC转化模块；
所述ADC转化模块用于将所述电压Vt由模拟信号转换为数字信号，并传递给所述寿命计算模块。
进一步的，在上述非易失性存储器中存储单元的寿命自检系统中，所述存储寿命哈希表是在所述非易失性存储器出厂前设置的，根据所述非易失性存储器的Vt-cycling测试数据制作得到。
本发明提供的非易失存性存储器中存储单元的寿命自检测方法及系统，具有以下有益效果：
控制电路在接收到主机发送的操作指令后，触发针对目标存储单元的VT自检指令，VT自检电路获取所述目标存储单元当前的电压Vt，若所述电压Vt小于Vth阈值，则将所述电压Vt由模拟信号转换为数字信号，寿命计算模块计算所述电压Vt的数字信号的哈希值作为索引号，从预设的存储寿命哈希表中查找所述索引号对应的寿命值，最后由所述控制电路将查找到的寿命值发送给所述主机。由此，本发明可以在所述目标存储单元执行操作指令之前，自动检测目标存储单元当前的使用寿命，并将使用寿命发送给主机，由主机根据使用寿命判断目标存储单元的失效时间，进而决定是否在所述目标存储单元中执行相关操作，如此可避免在即将失效的存储单元中执行相关操作、造成数据丢失的风险。
附图说明
为了更清楚地说明本发明的技术方案，下面将对描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一个实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图：
图1为非易失性存储器的Vt-cycling测试数据图；
图2为本发明一实施例提供的一种非易失存性存储器中存储单元的寿命自检测方法的流程示意图；
图3为本发明一实施例提供的一种非易失存性存储器中存储单元的寿命自检测系统的结构示意图；
图4为一个具体示例中非易失存性存储器中存储单元的寿命自检测系统的结构图；
图5为一个具体示例中非易失存性存储器中存储单元的寿命自检测方法的流程图。
具体实施方式
以下结合附图1-5和具体实施方式对本发明提出的一种非易失存性存储器中存储单元的寿命自检测方法及系统作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需要说明的是，附图采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施方式的目的。为了使本发明的目的、特征和优点能够更加明显易懂，请参阅附图。须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本发明实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容能涵盖的范围内。
本发明的核心思想在于提供一种非易失存性存储器中存储单元的寿命自检测方法及系统，以解决现有技术中非易失性存储器的存储单元失效时间不确定，容易导致数据丢失的问题。
下面首先对本发明涉及的原理性内容进行介绍。
非易失性存储器数据有效性的寿命受多个因素的综合影响，例如，擦写次数、温度、湿度等。非易失性存储器存储单元的寿命特征直观表现上对当前存储单元是否正确擦写，物理表现是当前存储单元的Vt特性是否符合设计阈值要求。在实际设计和运用中，若非易失性存储器存储单元的Vt符合Vth阈值要求，则当前存储单元是有效的，可以正常擦写。若Vt特征不满足Vth阈值要求，当前存储单元擦写失效。如图1所示，随着擦写次数的增加，Vt呈递减趋势，直到Vt<Vth，当前存储单元失效。非易失性存储器是多个存储单元的特定组合，每个存储单元保存数据的有效性是有限的，存储单元的稳定性对数据保存的有效性非常重要。
判断存储单元是否有效的方法如下：
S1，非易失性存储器内部的起高压模块在-1～1V之间变化的电压给到当前存储单元COMS管的GATE端，检测DRAIN端的电流Id；
S2，GATE端电压(-1～1V)变化，检测DRAIN电流Id，及当前CMOS管对应的电压Vt，若Id电流不变，可判定当前存储单元失效；当前Vt小于Vth阈值，可判定当前存储单元失效；
S3，检测失效存储单元，给出当前存储单元失效的标志位(标志位：0表示未失效，1表示失效)，由主机读取判断，是否重新擦写当前数据和更改当前存储单元。
通过以上方法，可以实现自动报警当前存储单元的损耗寿命，主机能够主动选择性读取各个存储单元的数据有效性，可根据存储单元寿命标志信号，判断当前数据是否丢失。
如图1所示，本发明一实施例提供的一种非易失存性存储器中存储单元的寿命自检测方法包括以下步骤：
步骤S100，控制电路接收主机发送的操作指令，触发针对目标存储单元的VT自检指令，并传递给VT自检电路。
可以理解的是，主机可通过SPI/IIC总线对非易失性存储器进行读、写、擦操作，所述非易失性存储器中的控制电路接收操作指令，并解析得到主机对目标存储单元的操作。
由于数据擦、写操作对存储单元的损伤较大，因此可以在执行数据擦、写操作之前对单元存储单元的寿命进行自检，以避免出现对即将失效的单元存储单元进行数据擦、写操作从而导致数据丢失的风险。由此，优选地，当所述主机发送的操作指令包括擦和/或写指令时，所述控制电路触发所述VT自检指令，由所述VT自检电路对单元存储单元的寿命进行自检。
步骤S200，所述VT自检电路获取所述目标存储单元当前的电压Vt，若所述电压Vt小于Vth阈值，则将所述电压Vt由模拟信号转换为数字信号，并传递给寿命计算模块。
具体的，所述VT自检电路可以包括以下三个模块：Pump电路、VT测量模块和ADC转化模块。
所述Pump电路为所述非易失存性存储器芯片内部起高压模块，作为内灌电压源，输出不同电压至所述目标存储单元COMS管的GATE端；其中，不同电压例如为-1～1V之间变化的电压。
所述VT测量模块检测所述目标存储单元COMS管的DRAIN端的电流Id以及所述目标存储单元COMS管的电压Vt，在所述电流Id是变化的情况下，将所述电压Vt输出给所述ADC转化模块；可以理解的是，当所述电路Id不变时，可以判定COMS管的电压Vt小于阈值电压Vth，即所述目标存储单元失效，此时可由所述控制电路将所述目标存储单元失效的标志位反馈给主机，由主机判断是否重新擦写所述目标存储单元的数据以及更改存储单元；当所述电路Id是变化的，表示所述目标存储单元未失效，因此可以进一步检测所述目标存储单元的当前寿命值。
所述ADC转化模块为数模转换器，将所述电压Vt由模拟信号转换为数字信号，并传递给所述寿命计算模块。
步骤S300，所述寿命计算模块计算所述电压Vt的数字信号的哈希值作为索引号，从预设的存储寿命哈希表中查找所述索引号对应的寿命值，并反馈给所述控制电路。
优选的，所述存储寿命哈希表是在所述非易失性存储器出厂前设置的，根据所述非易失性存储器的Vt-cycling测试数据制作得到。例如，所述存储寿命哈希表为OTP(OneTime Programmable，一次性可编程)表格，预先对每一个电压Vt值进行哈希计算，得到对应的索引号作为OTP地址，在OTP地址中存储该电压Vt值在Vt-cycling测试数据中对应的寿命值。
由此，当根据所述目标存储单元当前的电压Vt计算获得一索引号后，从预设的存储寿命哈希表中查找该索引号对应的寿命值，即可得到所述目标存储单元当前的寿命值。
步骤S400，所述控制电路将查找到的寿命值发送给所述主机。
由此，所述控制电路将所述目标存储单元当前的寿命值发送给所述主机，由所述主机判断所述目标存储单元是否即将失效，如果是，则不对所述目标存储单元进行擦和/或写操作，以避免造成数据丢失的风险。
综上所述，本发明可以在所述目标存储单元执行操作指令之前，自动检测目标存储单元当前的使用寿命，并将使用寿命发送给主机，由主机根据使用寿命判断目标存储单元的失效时间，进而决定是否在所述目标存储单元中执行相关操作，如此可避免在即将失效的存储单元中执行相关操作，造成数据丢失的风险。
基于同样的发明构思，本发明还提供了一种非易失存性存储器中存储单元的寿命自检测系统，如图2所示，包括：控制电路201、VT自检电路202、寿命计算模块203；
所述控制电路201用于接收主机发送的操作指令，生成针对目标存储单元的VT自检指令，并传递给所述VT自检电路202；
所述VT自检电路202用于获取所述目标存储单元当前的电压Vt，若所述电压Vt小于Vth阈值，则将所述电压Vt由模拟信号转换为数字信号，并传递给寿命计算模块203；
所述寿命计算模块203用于计算所述电压Vt的数字信号的哈希值作为索引号，从预设的存储寿命哈希表中查找所述索引号对应的寿命值，并反馈给所述控制电路201；
所述控制电路201用于将查找到的寿命值发送给所述主机。
优选的，当所述主机发送的操作指令包括擦和/或写指令时，所述控制电路触发所述VT自检指令。
优选的，所述VT自检电路包括：Pump电路、VT测量模块和ADC转化模块；
所述Pump电路用于输出不同电压至所述目标存储单元COMS管的GATE端；
所述VT测量模块用于检测所述目标存储单元COMS管的DRAIN端的电流Id以及所述目标存储单元COMS管的电压Vt，在所述电流Id是变化的情况下，将所述电压Vt输出给所述ADC转化模块；
所述ADC转化模块用于将所述电压Vt由模拟信号转换为数字信号，并传递给所述寿命计算模块。
优选的，所述存储寿命哈希表是在所述非易失性存储器出厂前设置的，根据所述非易失性存储器的Vt-cycling测试数据制作得到。
下面通过一具体示例对本发明提供的非易失性存储器中存储单元的寿命自检方法及系统进行说明。
如图4所示的结构图中，主机通过SPI/IIC总线(4)对非易失性存储器进行读、写、擦操作，控制电路解析接受到的指令对存储单元操作；
在本发明中，控制电路解析接受到的指令对存储单元进行擦写操作；数据路径(5)方向是双向，表示控制电路对存储单元的擦写控制；数据路径(1)是单向的，由存储单元指向Vt自检电路；Vt自检电路自动检测当前进行读取操作的存储单元(即目标存储单元)的Vt值；数据路径(2)是单向的，由Vt自检电路指向寿命计算模块(其中预设有存储寿命哈希表)。存储寿命哈希表是在每一块芯片出厂前设置的，根据每一块芯片的Vt-cycling测试数据制作的OTP表格，对每一个Vt做一个hash函数计算，得到对应的索引号，作为OTP的地址，在OTP地址中存储Vt对应的时间寿命。数据路径(2)传输当前存储单元的Vt值给寿命计算模块，寿命计算模块计算hash值得到索引号并查找寿命，把当前的寿命通过路径(3)发送给控制电路，控制电路把当前的寿命发送给主机。
图5进一步示出了自检寿命方法的流程图，其中，控制电路中的VT自检指令由自检测触发指令触发，触发指令序列由芯片设计工程师设计，总线输入序列自检触发成立，进入VT自检电路。
VT自检电路执行如下三个步骤：
Pump电路启动：芯片内部起高压模块，内部作为内灌电压源；
VT测量：(1)非易失性存储器内部起高压模块输出不同电压给到当前存储单元COMS管的GATE端；
(2)GATE端电压(-1～1V)变化，检测DRAIN电流Id，及COMS管当前对应的电压Vt，若电流Id不变，可判定当前存储单元失效，若电流Id变化，输出当前Vt给ADC转化模块；
ADC转化：由数模转换器把模拟Vt的值作为数字信号输出到寿命计算模块。
寿命计算模块执行如下三个步骤：
哈希计算：计算数字信号VT的哈希值，作为存储寿命哈希表的地址索引号。
哈希查找：存储寿命哈希表是存储结构，地址索引号对应的地址数据是预先出厂实验验证的擦写次数或者寿命值，根据哈希地址索引号读出当前擦写次数或者寿命值。
寿命输出：将读出的当前擦写次数或者寿命值输出总线。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
尽管本发明的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。因此，本发明的保护范围应由所附的权利要求来限定。

Claims (8)

1.一种非易失性存储器中存储单元的寿命自检方法，其特征在于，包括：
控制电路接收主机发送的操作指令，触发针对目标存储单元的VT自检指令，并传递给VT自检电路；
所述VT自检电路获取所述目标存储单元当前的电压Vt，若所述电压Vt小于Vth阈值，则将所述电压Vt由模拟信号转换为数字信号，并传递给寿命计算模块；
所述寿命计算模块计算所述电压Vt的数字信号的哈希值作为索引号，从预设的存储寿命哈希表中查找所述索引号对应的寿命值，并反馈给所述控制电路；
所述控制电路将查找到的寿命值发送给所述主机。
2.如权利要求1所述的非易失性存储器中存储单元的寿命自检方法，其特征在于，当所述主机发送的操作指令包括擦和/或写指令时，所述控制电路触发所述VT自检指令。
3.如权利要求1所述的非易失性存储器中存储单元的寿命自检方法，其特征在于，所述VT自检电路包括：Pump电路、VT测量模块和ADC转化模块；
所述Pump电路输出不同电压至所述目标存储单元COMS管的GATE端；
所述VT测量模块检测所述目标存储单元COMS管的DRAIN端的电流Id以及所述目标存储单元COMS管的电压Vt，在所述电流Id是变化的情况下，将所述电压Vt输出给所述ADC转化模块；
所述ADC转化模块将所述电压Vt由模拟信号转换为数字信号，并传递给所述寿命计算模块。
4.如权利要求1所述的非易失性存储器中存储单元的寿命自检方法，其特征在于，所述存储寿命哈希表是在所述非易失性存储器出厂前设置的，根据所述非易失性存储器的Vt-cycling测试数据制作得到。
5.一种非易失性存储器中存储单元的寿命自检系统，其特征在于，包括：控制电路、VT自检电路、寿命计算模块；
所述控制电路用于接收主机发送的操作指令，生成针对目标存储单元的VT自检指令，并传递给所述VT自检电路；
所述VT自检电路用于获取所述目标存储单元当前的电压Vt，若所述电压Vt小于Vth阈值，则将所述电压Vt由模拟信号转换为数字信号，并传递给寿命计算模块；
所述寿命计算模块用于计算所述电压Vt的数字信号的哈希值，得到一索引号，从预设的存储寿命哈希表中查找所述索引号对应的寿命值，并反馈给所述控制电路；
所述控制电路用于将查找到的寿命值发送给所述主机。
6.如权利要求5所述的非易失性存储器中存储单元的寿命自检系统，其特征在于，当所述主机发送的操作指令包括擦、写指令时，所述控制电路触发所述VT自检指令。
7.如权利要求5所述的非易失性存储器中存储单元的寿命自检系统，其特征在于，所述VT自检电路包括：Pump电路、VT测量模块和ADC转化模块；
所述Pump电路用于输出不同电压至所述目标存储单元COMS管的GATE端；
所述VT测量模块用于检测所述目标存储单元COMS管的DRAIN端的电流Id以及所述目标存储单元COMS管的电压Vt，在所述电流Id是变化的情况下，将所述电压Vt输出给所述ADC转化模块；
所述ADC转化模块用于将所述电压Vt由模拟信号转换为数字信号，并传递给所述寿命计算模块。
8.如权利要求5所述的非易失性存储器中存储单元的寿命自检系统，其特征在于，所述存储寿命哈希表是在所述非易失性存储器出厂前设置的，根据所述非易失性存储器的Vt-cycling测试数据制作得到。
CN202011499267.1A 2020-12-17 2020-12-17 非易失存性存储器中存储单元的寿命自检测方法及系统 Pending CN112582018A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011499267.1A CN112582018A (zh) 2020-12-17 2020-12-17 非易失存性存储器中存储单元的寿命自检测方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011499267.1A CN112582018A (zh) 2020-12-17 2020-12-17 非易失存性存储器中存储单元的寿命自检测方法及系统

Publications (1)

Publication Number Publication Date
CN112582018A true CN112582018A (zh) 2021-03-30

Family

ID=75136046

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011499267.1A Pending CN112582018A (zh) 2020-12-17 2020-12-17 非易失存性存储器中存储单元的寿命自检测方法及系统

Country Status (1)

Country Link
CN (1) CN112582018A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117727356A (zh) * 2024-02-18 2024-03-19 悦芯科技股份有限公司 一种基于测试设备的存储芯片的修复方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110035535A1 (en) * 2009-08-07 2011-02-10 Locasio Victor W Tracking a lifetime of write operations to a non-volatile memory storage
US20110197045A1 (en) * 2010-02-10 2011-08-11 Kabushiki Kaisha Toshiba Memory system
WO2011102126A1 (ja) * 2010-02-22 2011-08-25 パナソニック株式会社 不揮発性半導体記憶装置及び電子機器
CN105448346A (zh) * 2014-08-22 2016-03-30 中芯国际集成电路制造(上海)有限公司 存储单元可靠性的测试方法
CN106291331A (zh) * 2016-09-14 2017-01-04 电子科技大学 基于tddb效应的集成电路寿命检测方法和系统
WO2017190409A1 (zh) * 2016-05-05 2017-11-09 邦彦技术股份有限公司 数据快速查找装置、查找方法、添加方法及删除方法
JP2019113463A (ja) * 2017-12-26 2019-07-11 国立大学法人山梨大学 負荷駆動装置
CN110187826A (zh) * 2018-02-22 2019-08-30 三星电子株式会社 键-值存储设备及其操作方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110035535A1 (en) * 2009-08-07 2011-02-10 Locasio Victor W Tracking a lifetime of write operations to a non-volatile memory storage
US20110197045A1 (en) * 2010-02-10 2011-08-11 Kabushiki Kaisha Toshiba Memory system
WO2011102126A1 (ja) * 2010-02-22 2011-08-25 パナソニック株式会社 不揮発性半導体記憶装置及び電子機器
US20120268995A1 (en) * 2010-02-22 2012-10-25 Panasonic Corporation Non-volatile semiconductor memory device and electronic apparatus
CN105448346A (zh) * 2014-08-22 2016-03-30 中芯国际集成电路制造(上海)有限公司 存储单元可靠性的测试方法
WO2017190409A1 (zh) * 2016-05-05 2017-11-09 邦彦技术股份有限公司 数据快速查找装置、查找方法、添加方法及删除方法
CN106291331A (zh) * 2016-09-14 2017-01-04 电子科技大学 基于tddb效应的集成电路寿命检测方法和系统
JP2019113463A (ja) * 2017-12-26 2019-07-11 国立大学法人山梨大学 負荷駆動装置
CN110187826A (zh) * 2018-02-22 2019-08-30 三星电子株式会社 键-值存储设备及其操作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117727356A (zh) * 2024-02-18 2024-03-19 悦芯科技股份有限公司 一种基于测试设备的存储芯片的修复方法
CN117727356B (zh) * 2024-02-18 2024-05-07 悦芯科技股份有限公司 一种基于测试设备的存储芯片的修复方法

Similar Documents

Publication Publication Date Title
US7779341B2 (en) NAND flash memory device performing error detecting and data reloading operation during copy back program operation
TWI400715B (zh) 用於感測記憶體單元之方法及記憶體器件
US10496474B2 (en) Semiconductor storage device and memory system having the same
US20130015915A1 (en) Semiconductor device
KR20150029402A (ko) 데이터 저장 시스템 및 그것의 동작 방법
US20120144145A1 (en) Apparatus and method for measuring lifespan of memory device
CN113129939A (zh) 具有温度缓解机制的设备及其操作方法
JP2019164858A (ja) メモリシステム
CN112582018A (zh) 非易失存性存储器中存储单元的寿命自检测方法及系统
US6259630B1 (en) Nonvolatile semiconductor memory device equipped with verification circuit for identifying the address of a defective cell
US11705213B2 (en) Semiconductor memory device capable of re-reading the setting information after power-on operation and operation method thereof
KR20210055376A (ko) 메모리 컨트롤러, 이를 포함하는 메모리 시스템 및 이의 동작 방법
KR20180063652A (ko) 반도체 메모리 장치 및 그 동작 방법
US11217316B2 (en) Sensing circuit of memory device and associated sensing method
JP2020042890A (ja) メモリシステムおよびメモリシステムの制御方法
KR20190001417A (ko) 컨트롤러 및 그 동작 방법
US20200302027A1 (en) Simulation method and simulation device for semiconductor storage device
US8120965B2 (en) Data storage device and data read method
US9111646B2 (en) Chip tester and test method of semiconductor device
CN106611619B (zh) 数据储存装置以及快闪存储器的检测方法
JP2024024383A (ja) メモリシステム
US20160018866A1 (en) System And Method For Storing Manufacturing Information And Lifetime Usage History Of A Power Module For A Memory System
CN115114193A (zh) 存储器系统、存储器系统的控制方法及主机装置
US9142300B2 (en) Memory system including nonvolatile memory
CN112599171A (zh) 非易失存储器中参考单元的编程方法及系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination