CN105431847B - 用于调谐器的带增益控制的逐次逼近型模数转换 - Google Patents
用于调谐器的带增益控制的逐次逼近型模数转换 Download PDFInfo
- Publication number
- CN105431847B CN105431847B CN201480003482.4A CN201480003482A CN105431847B CN 105431847 B CN105431847 B CN 105431847B CN 201480003482 A CN201480003482 A CN 201480003482A CN 105431847 B CN105431847 B CN 105431847B
- Authority
- CN
- China
- Prior art keywords
- gain control
- control module
- adc
- array
- capacitors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000006243 chemical reaction Methods 0.000 title claims description 20
- 238000000034 method Methods 0.000 claims abstract description 18
- 239000003990 capacitor Substances 0.000 claims description 76
- 238000005070 sampling Methods 0.000 claims description 50
- 230000003321 amplification Effects 0.000 claims 4
- 238000003199 nucleic acid amplification method Methods 0.000 claims 4
- 230000001447 compensatory effect Effects 0.000 abstract 1
- 238000012545 processing Methods 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 6
- 230000015654 memory Effects 0.000 description 6
- 230000005611 electricity Effects 0.000 description 3
- 208000016356 hereditary diffuse gastric adenocarcinoma Diseases 0.000 description 3
- 208000024331 hereditary diffuse gastric cancer Diseases 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000005315 distribution function Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000010363 phase shift Effects 0.000 description 2
- 238000013139 quantization Methods 0.000 description 2
- UDQDXYKYBHKBTI-IZDIIYJESA-N 2-[4-[4-[bis(2-chloroethyl)amino]phenyl]butanoyloxy]ethyl (2e,4e,6e,8e,10e,12e)-docosa-2,4,6,8,10,12-hexaenoate Chemical compound CCCCCCCCC\C=C\C=C\C=C\C=C\C=C\C=C\C(=O)OCCOC(=O)CCCC1=CC=C(N(CCCl)CCCl)C=C1 UDQDXYKYBHKBTI-IZDIIYJESA-N 0.000 description 1
- 230000003044 adaptive effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000005294 ferromagnetic effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000012634 fragment Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000005291 magnetic effect Effects 0.000 description 1
- 238000011017 operating method Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000004321 preservation Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000010626 work up procedure Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
- H03M1/181—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values
- H03M1/183—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values the feedback signal controlling the gain of an amplifier or attenuator preceding the analogue/digital converter
Abstract
一种分辨率精细、并且附加电路最小地实现增益控制的方法和系统。可在采样接收器的前端，与粗开关增益结合地配置精细的数字增益控制。精细数字增益控制机构被配置成接收输入信号，并使施加于接收的输入信号的增益适中。低噪声放大器(LNA)的输出端被连接到提供精细增益步进式增益控制的开关式衰减器。该级的输出端连接到开关级，开关级的输出端连接到电荷再分配逐次逼近型数模转换器(SAR ADC)，所述SAR ADC被配置成把模拟波形转换成数字表示。
Description
技术领域
实施例涉及电子电路设计，更具体地，涉及能够实现增强用于直接采样接收器的性能和/或特征的架构配置的改进，具体地涉及直接转换采样接收器，其包括逐次逼近型模数转换器(SAR-ADC)，以增强采样接收器的质量，其中SAR-ADC结合电流再分配数模转换器(DAC)和增益控制。
背景技术
直接转换采样接收器(DSR)是一种较新的实现，非常适合于关于超高速数字处理的实现，因为接收器架构消除了对重要的模拟电路，比如基于运算放大器(op-amp)的连续时间滤波器的需求。DSR用在例如线缆调制解调器、卫星机顶盒、有线机顶盒等中。不过，在许多DSR中，为了补偿接收信号的宽振幅范围，利用精细数字增益控制(“FDGC”)，对输入信号进行振幅调整。FDGC允许选择和调整要被提供给输入信号的增益。利用FDGC的输入信号的振幅调整或者所谓的增益调整，用于获得远远高于噪声和偏移阈值的振幅电平。在不应用增益调整的情况下，不可能进行输入信号的进一步后处理，比如自适应均衡和数字转换。
已知用于实现精细数字增益控制的许多技术，比如开关gm级、场效应晶体管(FET)开关R-2R梯形电路等。所有这些方法都具有诸如增加热噪声，与附加电路相关的互调制，增大电路复杂性之类的主要缺陷，并且由于它们前面一般是具有固定增益或者具有范围较小的粗增益步长的放大级，因此输出振幅将与输入一致地增大，从而可能在输出中导致压缩和进一步的互调制失真。
于是，本领域需要一种充分克服上述不期望的特性的架构配置。
附图说明
在说明书的结论部分中，特别指出和明确要求保护被视为本发明的主题。不过，结合附图，参考以下的详细说明，可更好地关于组织和操作方法，理解本发明，以及本发明的目的、特征和优点，附图中：
图1是根据实施例的具有电荷再分配SAR-ADC架构的直接采样调谐器/接收器(DSR)的例示，所述电荷再分配SAR-ADC架构具有可变增益控制组件；
图2是根据实施例的采样阶段中的图1的DSR的例示；
图3是根据实施例的转换阶段中的图1的DSR的例示；
图4是根据实施例的CGAIN被表示成与CADC之比的增益控制特性曲线的例示；
图5是根据实施例的频域中的CTot比率为4:2:1的增益控制特性曲线的例示；
图6是根据实施例的时域中的CTot比率为4:2:1的增益控制特性曲线的例示；
图7是图解说明根据实施例，基于图1的架构，把可变增益控制引入模数转换中的方法700中的操作的流程图。
应意识到为了举例说明的简单和清楚起见，附图中例示的元件不一定是按比例绘制的，为了清楚起见，一些元件的尺寸相对于其它元件被放大。此外，在附图中，附图标记被酌情重复，以指示对应或类似的元件。
具体实施方式
在下面的详细说明中，记载了众多的具体细节，以透彻理解本发明。不过，本领域的技术人员明白，可在没有这些具体细节的情况下，实践本发明。在其它情况下，未详细说明公知的方法、过程、组件和电路，以避免模糊本发明。
尽管在这点上，本发明的实施例不受限制，不过，利用诸如“处理”、“计算”、“运算”、“确定”、“建立”、“分析”、“检查”之类用语的论述涉及的是把在计算机的寄存器和/或存储器内，表示成物理(例如电子)量的数据处理和/或变换成在计算机的寄存器和/或存储器，或可保存进行操作和/或处理的指令的其它信息存储介质内，类似地表示成物理量的其它数据的计算机、计算平台、计算系统或其它电子计算设备的操作和/或处理。
尽管在这点上，本发明的实施例不受限制，不过，这里使用的用语“多个”可包括例如“许多”或“两个或更多”。在说明书中，用语“多个”可用于描述两个或更多的组件、设备、元件、单元、参数等。例如，“多个站”可包括两个或更多的站。这里，用语“第一”、“第二”等不表示任何顺序、数量或重要性，而是用于区分一个元件和另一个元件。这里，单数形式不表示数量的限制，而是表示至少一个所涉及的对象的存在。
图1是根据实施例的具有电荷再分配SAR-ADC架构的直接采样调谐器/接收器100(DSR)的例示，所述电荷再分配SAR-ADC架构具有可变增益控制组件。例示的直接采样接收器(DSR)100被实现为，以利用电荷再分配SAR-ADC125处理接收的信号105，比如信号Vin(t)。DSR 100的前端包括低噪声放大器(LNA)。LNA可以是输出被切换到SAR-ADC的电流的gm级110。gm级110放大接收的信号105(Vin(t))。在一个例子中，DSR 100的前端还包括采样开关。采样开关120按照采样时钟信号(采样时钟121)被选择性地切换，从而把放大信号的所选样本传给SAR-ADC 125。
在一个例子中，DSR 100还包括向Gm级110提供可变负载的可变增益控制组件180。用于实现增益控制的已知技术包括开关gm级，FET开关R2R梯形电路等。这些设备因引入热噪声，增大电路复杂性，和导致或增大互调制而众所周知。这些已知技术中的一些技术另外往往由于下游组件导致易于出现在输出中的压缩和互调制失真。增益控制组件180被实现成电容器或电容器的阵列。增益控制电容器(CGain)组件可提供克服与传统技术相关的加性噪声和互调制的精确并且可预测的增益步长。增益控制组件180包含电容器182和开关185，电容器182可由多组件阵列构成。根据SAR-ADC 125的操作，即，采样阶段和转换阶段，决定开关185的位置。在采样阶段，类似于模式开关160，开关185被放置在采样周期位置。如图所示，每个电容器有一个模式开关160。在采样周期内，开关与采样开关120的输出侧构成电路。在转换阶段，与采样开关的连接被断开。
SAR ADC 125可包括各个子电路，包括比较器电路125，内部数-模转换器(DAC)150，SAR逻辑140，和带有结果寄存器的控制逻辑部件170。比较器130可比较作为DAC 150的输出电压152(Vcomp)的输入电压(Vin(*)106)和基准电压Vref 131，可把比较结果输出给SAR逻辑部件140。SAR逻辑140可包括用于把输入电压Vin(*)106的近似数字编码提供给DAC150的逐次逼近寄存器。DAC 150与比较器130，电容器组或电容器阵列155，分别与电容器阵列中的电容器耦接的模式开关160关联，采样开关120与低噪声放大器(LAN)和电容器阵列的一个元件关联。比较器130的输入被耦接到基准电压Vref。各个模式开关160的闭合或断开由控制部件170控制。采样开关120的闭合或断开由采样时钟信号控制，以便选择性地启动。采样的输入电压Vin(*)106的数字逼近的结果编码可在转换结束时，被输出至在控制部件170的或者作为独立电路部件的输出寄存器172。按照各个实施例，SAR-ADC 125可被实现成电荷再分配SAR-ADC。为了清楚起见，电源(正Vdd，负Vee)，以及接地连接被认为是存在的，不过未在图中示出。
各个模式开关160和/或开关185的闭合或断开由控制部件170控制。采样开关120的闭合或断开由采样时钟信号控制，以选择性地启动采样开关。采样时钟可以外部生成，由控制部件170生成，或者由DSR 100中的程控多频振荡器生成。
基于保存的指令，比如与预定分辨率对应的值和/或迭代次数，控制部件170确定开关160的切换。开关的断开和闭合由来自采样开关120的设定采样阶段持续时间的采样数，以及为了变换电荷再分配数-模转换器的输出而运行逻辑所需的循环次数来预先确定。按照两种不同的结构或阶段，控制开关160。这些结构是(a)采样模式结构和(b)转换模式结构。
在称为采样阶段/模式的第一种结构中，Gm级110通过开关120，对电容器阵列155充电，即，模式开关160耦接电容器和采样开关120的输出端，以求出采样开关采样的电流输出的积分；电容器阵列中的各个电容器通常在该周期之前会被放电。另外在采样周期中，增益控制组件180中的电容器182也连接到采样开关120的输出端。在采样阶段，ADC电容器阵列和电容器182形成并联的一组电容器。
在称为转换模式/阶段的第二种结构中，在必需采样数之后，随后使DAC电容器阵列与输入采样开关隔离，并转变回到SAR-ADC内的正常电荷分配功能，其中在电源电压(Vdd)和接地电压(Vss)之间切换电容器阵列，从而在元件之间再分配存储的电荷，以致在电容器的合成电压为V＝Q/C，趋向于比较器130的基准电压。随后通过SAR逻辑140和CDAC150的量化环路，处理比较器130的输出，直到迭代次数产生以及直至预定的分辨率。由于例示的架构基于环绕SAR-ADC电容器的电荷采样和再分配，因此利用在采样阶段电容器和放大器(gm)的再分配，能够增强性能。
尽管本实施例中表示了单级，不过，增益控制组件可配置在交错系统中，这种情况下，最好在可被并入的SARADC的多个位置之间，重复使用CGAIN，以致当第一个SAR ADC 125在采样时，第二个SAR ADC 125在进行转换，反之亦然。如果转换周期显著大于采样周期，那么可按照这种方式配置多于2个的SAR ADC 125；例如，考虑1:2的采样-转换周期比，可以配置3个段，以致当一个段首先进行转换时，第二个段持续第一个段的转换周期的一半，对输入采样，随后第三个片段持续第一个片段的转换周期的另一半，对输入采样。在所有这样的情况下，对于每个段的采样周期，电容器182可被重复使用，因为电容器182只在采样周期内被使用。
图2是根据实施例，在采样阶段的图1的DSR的例示。这里，可以引进增益控制组件180，电容器182(CGAIN)，以缩放SAR-ADC 125的动态输入范围。在采样阶段，SAR-ADC 125可通过采样开关120，连接到Gm级110的输出端。在采样阶段之后，存储在SAR-ADC 125和增益控制组件中的全部电荷可被定义为Qtot＝(CADC+CGAIN)*Vin；其中Vin是在被放大之后的在采样开关120的电压，CADC+CGAIN＝CTOT。如图所示，从DSR 100的前端的角度来看，负载似乎是并联连接的两个电容器，ADC电容器阵列155和电容器182。在“s”域中，理论负载用1/SCTOT表示，其中CTOT＝CADC+CGAIN。通过在采样阶段中，切换电容器182，利用附加电容降低产生的电压(Vin)，从而提供增益控制。通过改变增益控制组件180的总电容，可以升高或降低增益控制。
图3是根据实施例的转换阶段中的图1的DSR的例示。在必需采样数之后，随后使电容器阵列155与输入采样开关120隔离，并转变回到SAR-ADC内的正常电荷分配功能，其中在电源电压(Vdd)和接地电压(Vss)之间切换(模式开关160)电容器阵列，在元件之间再分配存储的电荷，以致在电容器的合成电压为V＝Q/C，趋向于比较器130的基准电压131。随后通过SAR逻辑140和DAC 150的量化环路，处理比较器130的输出，直到迭代次数产生以及直至预定的分辨率。另外，在转换阶段，必须使增益控制组件180中的附加电容(电容182)与SAR-ADC电容器断开或者分离，以允许电荷再分配DAC，即，ADC电容器阵列155的正确操作。使所述附加电容与ADC电容器阵列155断开将不会改变存储在ADC电容器中的电压，因此在采样周期中产生的降低的信号振幅被维持到转换周期中。此外，隔离的附加电容器可被放电(把电容器182接地)，以便于下一个采样/转换循环中的正确操作。
图4是根据实施例的CGAIN被表示成与CADC之比的增益控制特性曲线的例示。图4中表示了就CGAIN来说的增益的变化。
图5是根据实施例的频域中的CTot比率为4:2:1的增益控制特性曲线的例示。如图5中所示，增益控制特性曲线随频率偏移恒定不变。图5表示4段(Gm段1…Gm段4)直接采样接收器的CTOT为1:2:4的增益特性曲线。可以看出，仿真之间的增益偏移如预测那样，约为6dB，此外可看出相对衰减随着频率恒定不变，从而维持采样滤波器特性。
图6是按照实施例的时域中的CTot比率为4:2:1的增益控制特性曲线的例示。从图6可以看出，该架构的另一个特征在于由于信号是作为电流输入的，因此当调整增益时，理论上不存在相位的变化。相移会是特别难以解决的影响，因为数字调制技术采用载波的相位信息作为编码的一部分，例如，64QAM具有64个数据位置，每个数据位置具有独特的相位和振幅信息，于是，与增益变化相关的任何相移会导致数据位置的讹误，和数据的讹误。
图7是按照实施例的基于图1的架构，把可变增益控制引入模数转换中的方法700中的操作的流程图。方法700始于开始710。控制随后被传给操作715。操作715基于模式开关160的定位。如果选择了采样模式，那么控制被传给操作720，以便按照采样处理进一步处理。操作720通过把开关185切换到采样阶段，把可变增益控制引入该处理中。在操作720之后，控制被传给操作725。在操作725中，如果开关160处于转换模式，那么控制被传给操作730，以便进一步处理。如果开关160未被设定成转换模式，那么控制被传给操作715，以便进一步处理。当控制被传给操作730时，使增益控制组件与在SAR-ADC 125的电容器阵列隔离，在比较器130，比较电容器中的合成电压和基准电压Vref 131。控制随后被传给操作750，在操作750，对电容器阵列中的电荷(Q)，进行SAR-ADC。在预定次数的迭代之后，控制随后被传给操作710，重新开始该处理。
这里说明的技术可包含在配置计算系统，以执行所述方法的计算机可读介质中。计算机可读介质可包括例如(但不限于)下述任意之一：磁存储介质，包括磁盘和磁带存储介质；光存储介质，比如光盘介质(例如，CDROM、CDR等)和数字视频光盘存储介质；全息存储器；非易失性存储介质，包括基于半导体的存储单元，比如FLASH存储器、EEPROM、EPROM、ROM；铁磁数字存储器；易失性存储介质，包括寄存器、缓冲器或高速缓存、主存储器、RAM等等；和数据传输介质，包括永久和间歇计算机网络、点对点通讯设备、载波传输介质、因特网，仅仅列举一些。可以使用其它新的各种计算机可读介质保存和/或传送这里讨论的软件模块。计算系统可呈多种形式，包括(但不限于)大型机、小型计算机、服务器、工作站、个人计算机、笔记本计算机、个人数字助手、各种无线设备和嵌入式系统，仅仅列举一些。典型的计算系统包括至少一个处理单元，相关的存储器和许多输入/输出(I/O)设备。计算系统按照程序，处理信息，并通过I/O设备产生作为结果的输出信息。
在特定实施例的上下文中，说明了按照本发明的实现。这些实施例是对本发明的举例说明，而不是对本发明的限制。许多变化、修改、增加和改进都是可能的。从而，对于这里描述成单个实例的组件，可以提供多个实例。各个组件、操作和数据存储之间的边界有点随意，在具体的例证结构的上下文中，举例说明了特定操作。可以预见功能的其它配置，并且所述其它配置在以下的权利要求的范围之内。最后，尽管这里举例说明了实施例的一些特征，不过，本领域的技术人员可想到许多修改、替代、变化和等同物。于是，应明白附加权利要求用来覆盖在本发明的精神之内的所有这样的修改和变化。
Claims (24)
1.一种控制接收器中的增益的方法，所述方法包括：
在采样阶段中，将增益控制组件和ADC电容器阵列耦接到采样开关，其中所述采样开关的输入端连接至放大器；和
在转换阶段中，使所述增益控制组件和所述ADC电容器阵列隔离，并将所述ADC电容器阵列耦接到比较器，
其中，所述增益控制组件是电容器或电容器阵列。
2.如权利要求1所述的方法，其中，
按照采样时钟信号，选择性地对所述采样开关进行切换。
3.如权利要求2所述的方法，其中，
采样阶段还包含对所述ADC电容器阵列的电容器段充电。
4.如权利要求3所述的方法，其中，
使所述增益控制组件和所述ADC电容器阵列隔离是把所述增益控制组件切换成接地。
5.如权利要求4所述的方法，其中，
当被耦接到所述采样开关时，所述增益控制组件在转换阶段之前，改变所述ADC电容器阵列中的电荷量。
6.如权利要求5所述的方法，其中，
按照与所述增益控制组件电容成比例的系数，降低所述ADC电容器阵列中的电荷量。
7.如权利要求4所述的方法，其中，
所述增益控制组件向放大的输入信号提供可变负载。
8.如权利要求7所述的方法，其中，
所述增益控制组件提供的可变负载是1/SCTOT，其中CTOT＝CADC+CGAIN。
9.一种控制增益的设备，包括：
采样开关，配置成使一端电连接到放大的输入信号，另一端电连接到增益控制组件和ADC电容器阵列，按照采样信号，所述采样开关控制输入端和第一采样电容器的另一端之间的连接和断开；和
具有一组指令的控制电路，其中所述一组指令使控制电路：
在采样阶段中，将所述增益控制组件和所述ADC电容器阵列耦接到采样开关；和
在转换阶段中，使所述增益控制组件和所述ADC电容器阵列隔离，并将所述ADC电容器阵列耦接到比较器，
其中，所述增益控制组件是电容器或电容器阵列。
10.如权利要求9所述的设备，其中，
按照采样时钟信号，选择性地对所述采样开关进行切换。
11.如权利要求10所述的设备，其中，
采样阶段还包含对所述ADC电容器阵列的电容器段充电。
12.如权利要求11所述的设备，其中，
使所述增益控制组件和所述ADC电容器阵列隔离是把所述增益控制组件切换成接地。
13.如权利要求12所述的设备，其中，
当被耦接到所述采样开关时，所述增益控制组件在转换阶段之前，改变所述ADC电容器阵列中的电荷量。
14.如权利要求13所述的设备，其中，
按照与增益控制组件电容成比例的系数，降低所述ADC电容器阵列中的电荷量。
15.如权利要求12所述的设备，其中，
所述增益控制组件向放大的输入信号提供可变负载。
16.如权利要求15所述的设备，其中所述增益控制组件提供的可变负载是1/SCTOT，其中CTOT＝CADC+CGAIN。
17.一种电路，包括：
逐次逼近型寄存器数模转换器SAR ADC，具有能够连接到采样开关的输入端口，所述采样开关具有连接到放大器的输入端，所述SAR ADC被配置成利用折半查找法，把模拟波形转换成数字表示，并把所述数字表示输出给输出寄存器；和
增益控制组件，具有选择性开关，在采样阶段，把所述输入端口耦接到所述增益控制组件，在转换阶段，使所述输入端口与所述增益控制组件分离，
其中，所述增益控制组件是电容器或电容器阵列。
18.如权利要求17所述的电路，其中，
所述SAR ADC包含电荷再分配电容器阵列。
19.如权利要求17所述的电路，其中，
按照采样时钟信号，选择性地对采样开关进行采样。
20.如权利要求18所述的电路，其中，
使所述增益控制组件和所述电荷再分配电容器阵列分离是把所述增益控制组件切换成接地。
21.如权利要求20所述的电路，其中，
当被耦接到所述采样开关时，所述增益控制组件在转换阶段之前，改变所述电荷再分配电容器阵列中的电荷量。
22.如权利要求21所述的电路，其中，
按照与增益控制组件电容成比例的系数，降低所述电荷再分配电容器阵列中的电荷量。
23.如权利要求20所述的电路，其中，
所述增益控制组件向放大的输入信号提供可变负载。
24.如权利要求23所述的电路，其中，
所述增益控制组件提供的可变负载是1/SCTOT，其中CTOT＝CADC+CGAIN。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/740,472 | 2013-01-14 | ||
| US13/740,472 US8730074B1 (en) | 2013-01-14 | 2013-01-14 | Successive approximation analog-to-digital conversion with gain control for tuners |
| PCT/US2014/010962 WO2014110314A1 (en) | 2013-01-14 | 2014-01-10 | A successive approximation analog-to-digital conversion with gain control for tuners |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105431847A CN105431847A (zh) | 2016-03-23 |
| CN105431847B true CN105431847B (zh) | 2019-02-05 |
Family
ID=50692244
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201480003482.4A Active CN105431847B (zh) | 2013-01-14 | 2014-01-10 | 用于调谐器的带增益控制的逐次逼近型模数转换 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8730074B1 (zh) |
| CN (1) | CN105431847B (zh) |
| DE (1) | DE112014000418B4 (zh) |
| WO (1) | WO2014110314A1 (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9071388B2 (en) | 2012-08-03 | 2015-06-30 | Entropic Communications, LLC. | Switchable diplexer with physical layout to provide improved isolation |
| US9197239B2 (en) * | 2014-01-08 | 2015-11-24 | Maxlinear, Inc. | Method and system for analog-to-digital converter with near-constant common mode voltage |
| US9793912B1 (en) | 2016-12-27 | 2017-10-17 | Western Digital Technologies, Inc. | Analog-to-digital conversion circuitry with real-time adjusted gain and resolution |
| US10447291B1 (en) | 2018-09-14 | 2019-10-15 | Linear Technology Holding, LLC | High dynamic range analog-to-digital converter |
| KR20230007805A (ko) * | 2021-07-06 | 2023-01-13 | 삼성전자주식회사 | 아날로그-디지털 변환기 |
| TWI783690B (zh) * | 2021-09-17 | 2022-11-11 | 瑞昱半導體股份有限公司 | 具有適應機制的訊號增益調整電路及方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101228697A (zh) * | 2005-06-16 | 2008-07-23 | 高通股份有限公司 | 模数转换器中的增益误差校正 |
| CN102571094A (zh) * | 2010-12-10 | 2012-07-11 | 乐金显示有限公司 | 逐次逼近寄存器模数转换器以及利用其的模数转换方法 |
| CN102594353A (zh) * | 2011-01-13 | 2012-07-18 | 中兴通讯股份有限公司 | 一种数模转换器及逐次逼近存储转换器 |
| CN102859882A (zh) * | 2010-04-22 | 2013-01-02 | 德州仪器公司 | 具有积分非线性度校正的逐次逼近寄存器模拟/数字转换器 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4996529A (en) * | 1989-04-10 | 1991-02-26 | Motorola, Inc. | Auto-zeroing circuit for offset cancellation |
| EP0866548B1 (en) * | 1992-04-30 | 2001-01-03 | Hewlett-Packard Company | Differential integrating amplifier with switched capacitor circuit for precision input resistors |
| FR2696300B1 (fr) * | 1992-09-25 | 1994-11-18 | Thomson Csf | Circuit de codage analogique-numérique à compensation automatique du décalage du zéro. |
| US5635934A (en) * | 1995-03-07 | 1997-06-03 | National Semiconductor Corporation | Digital read channel utilizing analog-to-digital converter with offset reduction |
| IT1283871B1 (it) * | 1996-01-05 | 1998-05-07 | Fabio Carassale | Dispositivo a strutture componibili per l'impressione a rilievo su paste alimentari e simili |
| JPH1011899A (ja) * | 1996-06-27 | 1998-01-16 | Canon Inc | デジタル信号処理装置 |
| AU2003225815A1 (en) * | 2002-03-19 | 2003-10-08 | Powerwave Technologies, Inc. | System and method for eliminating signal zero crossings in single and multiple channel communication systems |
| US7161512B1 (en) | 2005-06-16 | 2007-01-09 | Qualcomm Inc. | Gain error correction in an analog-to-digital converter |
| US7271758B2 (en) * | 2005-06-29 | 2007-09-18 | Silicon Laboratories Inc. | Gain adjust for SAR ADC |
| WO2010044000A1 (en) * | 2008-10-13 | 2010-04-22 | Nxp B.V. | An adc |
| US8446304B2 (en) * | 2010-06-30 | 2013-05-21 | University Of Limerick | Digital background calibration system and method for successive approximation (SAR) analogue to digital converter |
| US8344930B2 (en) * | 2011-05-04 | 2013-01-01 | Himax Technologies Limited | Successive approximation register analog-to-digital converter |
-
2013
- 2013-01-14 US US13/740,472 patent/US8730074B1/en active Active
-
2014
- 2014-01-10 CN CN201480003482.4A patent/CN105431847B/zh active Active
- 2014-01-10 WO PCT/US2014/010962 patent/WO2014110314A1/en active Application Filing
- 2014-01-10 DE DE112014000418.9T patent/DE112014000418B4/de active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101228697A (zh) * | 2005-06-16 | 2008-07-23 | 高通股份有限公司 | 模数转换器中的增益误差校正 |
| CN102859882A (zh) * | 2010-04-22 | 2013-01-02 | 德州仪器公司 | 具有积分非线性度校正的逐次逼近寄存器模拟/数字转换器 |
| CN102571094A (zh) * | 2010-12-10 | 2012-07-11 | 乐金显示有限公司 | 逐次逼近寄存器模数转换器以及利用其的模数转换方法 |
| CN102594353A (zh) * | 2011-01-13 | 2012-07-18 | 中兴通讯股份有限公司 | 一种数模转换器及逐次逼近存储转换器 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8730074B1 (en) | 2014-05-20 |
| DE112014000418T5 (de) | 2015-10-08 |
| CN105431847A (zh) | 2016-03-23 |
| WO2014110314A1 (en) | 2014-07-17 |
| DE112014000418B4 (de) | 2023-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105431847B (zh) | 用于调谐器的带增益控制的逐次逼近型模数转换 | |
| Kull et al. | Implementation of low-power 6–8 b 30–90 GS/s time-interleaved ADCs with optimized input bandwidth in 32 nm CMOS | |
| US7551114B2 (en) | Reducing power consumption in the early stages of a pipeline sub-ADC used in a time-interleaved ADC | |
| US7528760B2 (en) | Class D analog-to-digital converter | |
| US7944386B2 (en) | Apparatus for and method of performing an analog to digital conversion | |
| CN109104189B (zh) | 用于采样和放大的无源开关电容电路 | |
| US6587066B1 (en) | Circuits and methods for sampling an input signal in a charge redistribution digital to analog converter | |
| US9325341B2 (en) | Excess loop delay compensation (ELC) for an analog to digital converter (ADC) | |
| CN106253908A (zh) | 过采样δ‑σ调制器的超低功耗双量化器架构 | |
| CN107786208A (zh) | 连续mash adcs的抖动注入 | |
| Salo et al. | A 80-MHz bandpass/spl Delta//spl Sigma/modulator for a 100-MHz IF receiver | |
| WO2016055613A1 (en) | Passive analog sample and hold in analog-to-digital converters | |
| CN107508600A (zh) | 用于具有并联耦接的积分器的δσadc的方法和设备 | |
| US9742428B2 (en) | Delta sigma modulator for shaping noise and audio codec having the same | |
| US6980139B2 (en) | Sigma-delta-modulator | |
| US8274419B2 (en) | Analog-digital converter with pipeline architecture associated with a programmable gain amplifier | |
| CN106571828A (zh) | 一种连续时间Sigma-Delta调制器 | |
| Keskin | A low-voltage CMOS switch with a novel clock boosting scheme | |
| US7616143B1 (en) | Reconfigurable delta sigma analog-to-digital converter and customized digital filters with embedded flash FPGA and flash memory | |
| CN104883189B (zh) | 包含级间路径的级联结构Sigma-Delta调制器 | |
| US8878707B1 (en) | Time-interleaved skew reduced pipelined analog to digital converter | |
| JP5424345B2 (ja) | Δς変調器及びスイッチングアンプを有する増幅器、プログラム及び方法 | |
| US8791847B1 (en) | Sigma-delta modulator with trimmed reference voltage for quantizer | |
| Silva-Rivas et al. | Digital based calibration technique for continuous-time bandpass sigma-delta analog-to-digital converters | |
| Brandao et al. | A switched-capacitor Hadamard filter bank in 0.35/spl mu/m CMOS |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |