CN105429627A - 高速反相器及其方法 - Google Patents

高速反相器及其方法 Download PDF

Info

Publication number
CN105429627A
CN105429627A CN201510577999.0A CN201510577999A CN105429627A CN 105429627 A CN105429627 A CN 105429627A CN 201510577999 A CN201510577999 A CN 201510577999A CN 105429627 A CN105429627 A CN 105429627A
Authority
CN
China
Prior art keywords
signal
low
transition
cmos inverter
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510577999.0A
Other languages
English (en)
Other versions
CN105429627B (zh
Inventor
林嘉亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Publication of CN105429627A publication Critical patent/CN105429627A/zh
Application granted granted Critical
Publication of CN105429627B publication Critical patent/CN105429627B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
    • H03K19/0948—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET using CMOS or complementary insulated gate field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

本发明公开一种高速反相器电路及其方法，该高速反相器电路包含PMOS晶体管、NMOS晶体管、以及电阻。该PMOS晶体管由第一输入端接收第一输入信号，且经由第一输出端输出第一输出信号，该NMOS晶体管由第二输入端接收第二输入信号，且由第二输出端输出第二输出信号，该电阻用以提供第一输出信号与第二输出信号之间的隔离。本发明使高速反相器电路的CMOS反相器中的PMOS晶体管和NMOS晶体管分别动作，以让构成的PMOS晶体管信号接收具有快速高到低转态的第一输入信号并输出信号具有快速低到高转态的第一输出信号，并让构成的NMOS晶体管接收具有快速低到高转态的第二输入信号并输出具有快速高到低转态的第二输出信号。

Description

高速反相器及其方法
技术领域
本发明涉及反相器电路技术领域，尤其涉及高速反相器电路及其方法。
背景技术
本领域的技术人员将能够理解本发明所使用的用语以及相关微电子学基本概念，例如金属氧化半导体(MOS)晶体管，“源极”、“栅极”、“漏极”端点，P型通道金属氧化物半导体(PMOS)晶体管，N型通道金属氧化半导体(NMOS)晶体管，以及互补式金属氧化物半导体(CMOS)。该些用语的基本概念均公开于现有技术文件，例如教科书，“类比CMOS集成电路设计”，贝赫拉扎维，麦格罗-希尔(ISBN0-07-118839-8)，因此将不会再详细解释说明。
如图1所示，CMOS反相器100接收输入信号且输出一与输入信号逻辑反转的输出信号。如对话框110所示，CMOS反相器100包含NMOS晶体管111与PMOS晶体管112，该图中“VDD”表示电源电路节点。CMOS反相器100的运作原理为现有技术，因此不再进一步说明。
图1中的CMOS反相器100，NMOS晶体管111和PMOS晶体管112共用一共同输入与共同输出端。本发明公开一种替代方案，可以提供更好的效能。
发明内容
本发明的一目的在于提升CMOS反相器的效能，使PMOS晶体管与NMOS晶体管的功能得以分开，以让构成的PMOS晶体管产生具有快速低到高转态(fastlow-to-hightransition)的第一输出，以及让构成的NMOS晶体管产生具有快速高到低转态(fasthigh-to-lowtransition)的第二输出。
本发明另一目的在于提升CMOS反相器链(inverterchain)的效能使CMOS反相器链的CMOS反相器中的PMOS晶体管和NMOS晶体管分别动作。
在一实施例中，高速反相器电路包含有一PMOS晶体管、一NMOS晶体管和一电阻，PMOS晶体管由一第一输入端接收一第一输入信号且由一第一输出端输出一第一输出信号；NMOS晶体管由一第二输入端接收一第二输入信号且由一第二输出端输出一第二输出信号；以及电阻用以提供第一输出信号和第二输出信号之间的隔离。
在一些实施例中，第一输入信号是一个快速高到低转态，但为一缓慢低到高转态的信号，而第二输入信号是一个快速低到高转态，但为一缓慢高到低转态的信号。
在一实施例中，高速反相器电路包含第一CMOS反相器与一第二CMOS反相器。第一CMOS反相器包含一第一PMOS晶体管、一第一NMOS晶体管以及一第一电阻。第一CMOS反相器用以接收一第一信号与一第二信号，并输出第三信号与第四信号。而第二CMOS反相器包含一第二PMOS晶体管、一第二NMOS晶体管以及一第二电阻。第二CMOS反相器用以接收第三信号与第四信号并输出第五信号与第六信号。其中第一PMOS晶体管将第一信号的高到低转态反相为一第四信号的低到高转态。第一NMOS晶体管将第二信号的低到高转态反相为第三信号的高到低转态；第一电阻提供第三信号与第四信号的隔离；第二PMOS晶体管将第三信号的高到低转态反相为第六信号的低到高转态；第二NMOS晶体管将第四信号的低到高转态反相为第五信号的高到低转态；第二电阻提供第五信号与第六信号之间的隔离。
在一些实施例中，第一信号为一快速高至低转态但为缓慢低到高转态的信号，且第二信号为一快速低到高转态但为缓慢高到低转态的信号。
在一些实施例中，该第一信号与该第二信号短路。
在又一实施例中，高速反相器电路包含一第一CMOS反相器与一第二CMOS反相器。第一CMOS反相器包含一第一PMOS晶体管、一第一NMOS晶体管、以及一第一电阻，第一CMOS反相器用以接收第一信号与第二信号，并输出第三信号与第四信号。而第二CMOS反相器包含一第二PMOS晶体管、第二NMOS晶体管、以及一第二电阻，第二CMOS反相器用以接收第三信号和第四信号并输出第一信号与第二信号。其中第一PMOS晶体管将第一信号的高到低转态反相为第四信号的低到高转态。第一NMOS晶体管将第二信号的低到高转态反相为第三信号的高到低转态。第一电阻提供第三信号与第四信号的隔离。第二PMOS晶体管将第三信号的高到低转态反相为第二信号的低到高转态。第二NMOS晶体管将第四信号的低到高转态反相为第一信号的高到低转态。第二电阻提供第一信号与第二信号的隔离。
一实施例，一种高速反相器方法包含下列步骤：接收一第一信号，第一信号为一快速高到低转态但为一缓慢低到高转态的信号；接收一第二信号，第二信号为一快速低到高转态但为一缓慢高到低转态的信号；利用一PMOS晶体管将第一信号反相为第四信号；利用一NMOS晶体管将第二信号反相为第三信号；以及利用一个电阻隔离第三信号与第四信号。
本发明使高速反相器电路的CMOS反相器中的PMOS晶体管和NMOS晶体管分别动作，以让构成的PMOS晶体管信号接收具有快速高到低转态的第一输入信号并输出信号具有快速低到高转态的第一输出信号，并让构成的NMOS晶体管接收具有快速低到高转态的第二输入信号并输出具有快速高到低转态的第二输出信号。
附图说明
图1显示现有技术CMOS反相器电路的示意图。
图2显示依据本发明一实施例的CMOS反相器电路的示意图。
图3显示图2的CMOS反相器的示例时序图。
图4显示依据本发明一实施例CMOS反相器链的示意图。
图5显示依据本发明另一实施例CMOS反相器链的示意图。
附图标记说明：
200、410、420、430、510、520CMOS反相器
400CMOS反相器链
500CMOS闩锁器
210、110对话框
211、111PMOS晶体管
212、112NMOS晶体管
213电阻
100反相器
301、302、307、308下降缘
305、306、303、304上升缘
具体实施方式
本案说明书描述了本发明的几个实施例，但本领域技术人员应可理解本发明可以用多种方式来实现，且不限于以下特定实施例或该些实施例所实施采用的任何特定方式与特征。在其它实施例中，不再赘述本领域技术的技术细节以避免模糊本发明。
图2显示本发明依据一实施例的CMOS反相器200(也就是高速反相器电路)的示意图。如该图所示，CMOS反相器200包含一第一输入端“IP”、一第二输入端“IN”、一第一输出端“OP”、以及一第二输出端“ON”。第一输入端“IP”，一第一输入信号VIP经由第一输入端“IP”被接收；第二输入端“IN”，一第二输入信号VIN经由第二输入端“IN”被接收；第一输出端“OP”，第一输出信号VOP经由第一输出端“OP”被输出；以及第二输出端“ON”，第二输出信号Von经由第二输出端“ON”被输出。CMOS反相器200的示意图显示在对话框图210。如图所示，CMOS反相器200包含一PMOS晶体管211、一NMOS晶体管212、以及一电阻213。PMOS晶体管211的栅极耦接第一输入端“IP”且PMOS晶体管211的漏极耦接第一输出端“OP”。NMOS晶体管212的栅极耦接第二输入端“IN”且NMOS晶体管212的漏极耦接第二输出端“ON”。电阻213耦接PMOS晶体管211的漏极与NMOS晶体管212漏极。由于PMOS晶体管211与NMOS晶体管212不共享同一输出，因此可以取PMOS晶体管211与NMOS晶体管212分别的转换特性优点来加以优化CMOS反相器200的效能。PMOS晶体管比NMOS晶体管能够更有效地建立一输出信号由低到高的转态，以响应输入信号的高到低转态(high-to-lowtransition)。而NMOS晶体管比PMOS晶体管能够更有效地建立一输出信号的高到低转态，以响应输入信号的低到高转态。考虑这点，电阻213设置于PMOS晶体管211的漏极与NMOS晶体管212的漏极间，以提供PMOS晶体管211的输出与NMOS晶体管212输出的隔离。依此方式，PMOS晶体管211可以容易地建立第一输出信号VOP的低到高转态而较不会被NMOS晶体管212干扰(impeded)。同时，NMOS晶体管212可以容易地建立第二输出信号VON的高到低转态，而较不会被PMOS晶体管211阻碍。第一输出信号VOP适用于需要快速低到高转态的应用或场合，第二输出信号VON适用于需要快速高到低转态的应用或场合。因此，CMOS反相器200的效能较图1的现有CMOS反相器100高。
一实施例，第一输入信号的VIP等于第二输入信号VIN，两输入信号的差异仅在于VIN具有快速低到高转态但为缓慢的高到低转态，而VIP具有快速高到低转态但为缓慢的低到高转态。图3显示图2CMOS反相器200的时序图。如该图所示，VIP类似于VIN，差异仅在于VIP下降缘301稍微领先VIN下降缘302，而VIN上升缘306稍微领先VIP上升缘305。由于PMOS晶体管211接收具有快速高到低转态的VIP，以让输出VOP产生快速低到高转态，如图上升缘303(响应下降缘301)比上升边缘304(响应下降缘302)提早达到高电平；由于NMOS晶体管212接收具有快速低到高转态的VIN，以让输出VON有快速高到低转态，如图下降缘308(响应上升缘306)较下降缘307(响应上升缘305)提早达到低电平。PMOS晶体管211，具有高效能的将高到低转态反相至低到高转态的能力，可进一步帮助接收快速高到低转态的输入；以及NMOS晶体管212，具有效能的将低到高转态反相至高到低转态的能力，进一步帮助接收快速低到高转态的输入。结果，VOP具有非常快速低到高转态，而VON可具有非常快速高到低转态。
图4显示一CMOS反相器链400(也就是高速反相器电路)的示意图。CMOS反相器链400包含多个CMOS反相器。该多个反相器包含第一CMOS反相器410、一第二CMOS反相器420、一第三CMOS反相器430…依此类推。每一CMOS反相器由图2CMOS反相器200相同电路构成，且设置为串连型态(cascadetopology)，其中一CMOS反相器的输出是接续的CMOS反相器的输入。第一CMOS反相器410分别经由其“IP”和“IN”端接收第一信号V1与第二信号V2，且分别经由其“ON”和“OP”端输出第三信号V3与第四信号V4。第二CMOS反相器420分别经由“IP”和“IN”端接收第三信号V3与第四信号V4，且分别经由“ON”和“OP”端输出第五信号V5与第六信号V6。第三CMOS反相器430分别经由“IP”和“IN”端接收第五信号V5与第六信号V6，且分别经由“ON”和“OP”端输出第七信号V7与第八信号V8。对于每个CMOS反相器，皆是两信号从“IP”和“IN”端接收且两信号从“OP”和“ON”端输出。一实施例，第一信号V1是属于快速高到低转态但缓慢低到高转态的信号，而第二信号V2是属于快速低到高转态但缓慢高到低转态。因此，对于每个CMOS反相器，接收到的两信号是相似的但是“IP”端接收的信号具有快速的高到低转态，而“IN”端接收的信号具有快速低到高转态。再者，每个CMOS反相器的输出的两信号是相似的但是“OP”端输出的信号具有快速低到高转态，而“ON”端输出的信号具有快速高到低转态。利用此配置方式，每一CMOS反相器进行逻辑反转将更有效地建立一个低到高转态(即PMOS晶体管)接收一具有快速高到低转态的输入且进一步促进低到高转态的操作。另外，每一CMOS反相器更有效地建立高到低转态(即NMOS晶体管)接收一具有快速低到高转态的输入且进一步促进高到低转态的操作。
一实施例，输入到CMOS反相器链400(即V1和V2)的第一CMOS反相器410被短路；此配置方式是需要的，如果CMOS反相器链400用来是与如图1现有技术的CMOS反相器100在输入侧介面连接(由于CMOS反相器100只能提供单一信号作为输入至CMOS反相器链400)。一实施例，最后一CMOS反相器的输出(即V7和V8，如果第三CMOS反相器430是CMOS反相器链400最后一个CMOS反相器)被短路；这配置是需要的，假若CMOS反相器链400是用来与如图1现有技术的CMOS反相器100在输出侧介面连接(由于现有技术的CMOS反相器100只能接收从CMOS反相器链400的单一输出)。此特定实施例中，最后知CMOS反相器的内部不需要电阻且可以移除。
图5显示CMOS闩锁器500(也就是高速反相器电路)的示意图。CMOS闩锁器500包含两个CMOS反相器。两个CMOS反相器包含一第一CMOS反相器510、与一第二CMOS反相器520。第一CMOS反相器510与第二CMOS反相器520配置成交叉耦合(cross-coupling)形式，其中一CMOS反相器的输出是另一CMOS反相器的输入。第一CMOS反相器510分别经由其“IP”和“IN”端接收第一信号VA与第二信号VB，且分别经由其“ON”和“OP”端输出一个第三信号VC和第四信号VD；第二CMOS反相器520分别经由“IP”和“IN”端接收第三信号VC与第四信号VD，且分别经由其“ON”和“OP”端输出第一信号VA和第二信号VB。CMOS闩锁器500允许非常快速的更新(regeneration)，能够实现此功效的原因已如前面段落描述的CMOS反相器链400中说明。
本发明还提供一种高速反相器方法，包含以下步骤：
接收一第一信号，该第一信号为一快速高到低转态但为一缓慢低到高转态；接收一第二信号，该第二信号为一快速低到高转态但为一缓慢高到低转态；利用一PMOS晶体管将该第一信号反相为该第四信号；利用一NMOS晶体管将该第二信号反相为该第三信号；以及利用一电阻隔离该第三信号与该第四信号。
本领域的技术人员可容易理解关于本发明教导与许多修改和元件变动的方法。据此，上述公开的内容不应解释为权利要求的限制任何修改与变更均应落入本发明的权利要求。

Claims (7)

1.一高速反相器电路，其特征在于，包含有：
一PMOS晶体管，由一第一输入端接收一第一输入信号，且由一第一输出端输出一第一输出信号；
一NMOS晶体管，由一第二输入端接收一第二输入信号，且由一第二输出端输出一第二输出信号；以及
一电阻，用以提供该第一输出信号与该第二输出信号之间的隔离。
2.如权利要求1所述的电路，其特征在于，该第一输入信号为一快速高到低转态但为缓慢低到高转态的信号，且该第二输入信号为一快速低到高转态但为缓慢高到低转态的信号。
3.一高速反相器电路，其特征在于，包含有：
一第一CMOS反相器，包含一第一PMOS晶体管、一第一NMOS晶体管、以及一第一电阻，该第一CMOS反相器用以接收第一信号与一第二信号，且输出一第三信号与一第四信号；以及
一第二CMOS反相器，包含一第二PMOS晶体管、一第二NMOS晶体管、以及一第二电阻，该第二CMOS反相器用以接收该第三信号与该第四信号，且输出一第五信号与一第六信号；
其中该第一PMOS晶体管将该第一信号的高到低转态反相为该第四信号的低到高转态，该第一NMOS晶体管将该第二信号的低到高转态反相为该第三信号的高到低转态，该第一电阻提供该第三信号与该第四信号的隔离，该第二PMOS晶体管将该第三信号的高到低转态反相为该第六信号的低到高转态，该第二NMOS晶体管将该第四信号的低到高转态反相为该第五信号的高到低转态，以及该第二电阻提供该第五信号与该第六信号的隔离。
4.如权利要求3所述的电路，其特征在于，该第一信号为一快速高至低转态但为缓慢低到高转态的信号，且该第二信号为一快速低到高转态但为缓慢高到低转态的信号。
5.如权利要求3所述的电路，其特征在于，该第一信号与该第二信号短路。
6.一高速反相器电路，其特征在于，包含有：
一第一CMOS反相器，包含第一PMOS晶体管、一第一NMOS晶体管、以及一第一电阻，该第一CMOS反相器用以接收一第一信号与一第二信号，且输出一第三信号与一第四信号；以及
一第二CMOS反相器，包含一第二PMOS晶体管、一第二NMOS晶体管、以及一第二电阻，该第二CMOS反相器用以接收该第三信号与该第四信号，且输出该第一信号与该第二信号；
其中该第一PMOS晶体管将该第一信号的高到低转态反相为该第四信号的低到高转态，该第一NMOS晶体管将该第二信号的低到高转态反相为该第三信号的高到低转态，该第一电阻提供该第三信号与该第四信号的隔离，该第二PMOS晶体管将该第三信号的高到低转态反相为该第二信号的低到高转态，该第二NMOS晶体管将该第四信号的低到高转态反相为该第一信号的高到低转态，以及该第二电阻提供该第一信号与该第二信号的隔离。
7.一高速反相器方法，其特征在于，包含有：
接收一第一信号，该第一信号为一快速高到低转态但为一缓慢低到高转态；
接收一第二信号，该第二信号为一快速低到高转态但为一缓慢高到低转态；
利用一PMOS晶体管将该第一信号反相为该第四信号；
利用一NMOS晶体管将该第二信号反相为该第三信号；以及
利用一电阻隔离该第三信号与该第四信号。
CN201510577999.0A 2014-09-16 2015-09-11 高速反相器及其方法 Active CN105429627B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/487,119 US9300299B1 (en) 2014-09-16 2014-09-16 High-speed inverter and method thereof
US14/487,119 2014-09-16

Publications (2)

Publication Number Publication Date
CN105429627A true CN105429627A (zh) 2016-03-23
CN105429627B CN105429627B (zh) 2018-09-18

Family

ID=55455837

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510577999.0A Active CN105429627B (zh) 2014-09-16 2015-09-11 高速反相器及其方法

Country Status (3)

Country Link
US (1) US9300299B1 (zh)
CN (1) CN105429627B (zh)
TW (1) TWI561008B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI654842B (zh) 2017-10-20 2019-03-21 立積電子股份有限公司 反相器
US10886901B1 (en) * 2020-02-14 2021-01-05 Realtek Semiconductor Corp. Low supply voltage ring oscillator and method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6366127B1 (en) * 1999-05-18 2002-04-02 The University Of Rochester Digital CMOS voltage interface circuits
CN1393995A (zh) * 2001-06-28 2003-01-29 三菱电机株式会社 半导体集成电路
US8604825B2 (en) * 2011-01-19 2013-12-10 Micro RDC Radiation hardened circuit design for multinode upsets
CN103944553A (zh) * 2014-04-18 2014-07-23 京东方科技集团股份有限公司 一种输出缓冲器、栅极驱动电路及其控制方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2889897B1 (fr) * 2005-08-18 2007-10-12 Atmel Nantes Sa Sa Cellule logique a deux sorties redondantes isolees, et circuit integre correspondant.

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6366127B1 (en) * 1999-05-18 2002-04-02 The University Of Rochester Digital CMOS voltage interface circuits
CN1393995A (zh) * 2001-06-28 2003-01-29 三菱电机株式会社 半导体集成电路
US8604825B2 (en) * 2011-01-19 2013-12-10 Micro RDC Radiation hardened circuit design for multinode upsets
CN103944553A (zh) * 2014-04-18 2014-07-23 京东方科技集团股份有限公司 一种输出缓冲器、栅极驱动电路及其控制方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
MING ZHANG 等: "A CMOS Design Style for Logic Circuit Hardening", 《IEEE INTERNATIONAL RELIABILITY PHYSICS SYMPOSIUM》 *

Also Published As

Publication number Publication date
TW201613271A (en) 2016-04-01
TWI561008B (en) 2016-12-01
US20160079981A1 (en) 2016-03-17
US9300299B1 (en) 2016-03-29
CN105429627B (zh) 2018-09-18

Similar Documents

Publication Publication Date Title
CN101442307B (zh) 电平转换器
US9641159B1 (en) Flip-flop circuit
CN108508340B (zh) 一种mos管的工艺角检测方法
US7768330B2 (en) Logic circuit
CN105471409B (zh) 具有共享反相器的低面积触发器
CN106899288B (zh) 电平转换电路
JP5537099B2 (ja) 半導体装置
CN105281757A (zh) 正交输出环形振荡电路及其配置方法
EP3435544B1 (en) Level conversion circuit and fingerprint recognition device
US9385718B1 (en) Input-output buffer circuit with a gate bias generator
US7755392B1 (en) Level shift circuit without high voltage stress of transistors and operating at low voltages
CN102684675A (zh) 电平移位器
CN105429627A (zh) 高速反相器及其方法
CN104836570A (zh) 一种基于晶体管级的与/异或门电路
US6781420B2 (en) Symmetric differential logic circuits
CN109756222B (zh) 一种电平转换电路以及芯片系统
US20150263706A1 (en) Semiconductor integrated circuit
CN106664090B (zh) 一种缓冲器电路和采用该电路的电子设备
US7990190B2 (en) Power-on reset circuit, module including same, and electronic device including same
CN105322942B (zh) 半导体装置的接收器电路
US10148257B1 (en) Method and apparatus for generating twenty-five percent duty cycle clock
KR100553702B1 (ko) 전가산기
Choi et al. Asynchronous circuit design using new high speed ncl gates
CN104753522A (zh) 负压转换电路及其控制方法
CN108206689B (zh) 电平转换驱动电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant