CN105428214B - 一种碳化硅斜角台面刻蚀方法 - Google Patents
一种碳化硅斜角台面刻蚀方法 Download PDFInfo
- Publication number
- CN105428214B CN105428214B CN201510789441.9A CN201510789441A CN105428214B CN 105428214 B CN105428214 B CN 105428214B CN 201510789441 A CN201510789441 A CN 201510789441A CN 105428214 B CN105428214 B CN 105428214B
- Authority
- CN
- China
- Prior art keywords
- etching
- layer
- silicon carbide
- mask layer
- equal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 77
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 67
- 238000000034 method Methods 0.000 title claims abstract description 60
- 238000005530 etching Methods 0.000 claims abstract description 80
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 33
- 238000001312 dry etching Methods 0.000 claims abstract description 29
- 239000000463 material Substances 0.000 claims abstract description 24
- 238000001259 photo etching Methods 0.000 claims abstract description 10
- 238000012546 transfer Methods 0.000 claims abstract description 7
- 238000005229 chemical vapour deposition Methods 0.000 claims description 18
- 238000001020 plasma etching Methods 0.000 claims description 15
- 238000009616 inductively coupled plasma Methods 0.000 claims description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 238000001039 wet etching Methods 0.000 claims description 9
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 238000006243 chemical reaction Methods 0.000 claims description 6
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 6
- 238000004528 spin coating Methods 0.000 claims description 6
- 239000002253 acid Substances 0.000 claims description 4
- 229910052799 carbon Inorganic materials 0.000 claims description 4
- 230000003628 erosive effect Effects 0.000 claims description 4
- 238000000206 photolithography Methods 0.000 claims description 4
- 238000005240 physical vapour deposition Methods 0.000 claims description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 claims description 3
- 229910018503 SF6 Inorganic materials 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 239000000853 adhesive Substances 0.000 claims description 3
- 230000001070 adhesive effect Effects 0.000 claims description 3
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 claims description 3
- 230000004888 barrier function Effects 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 238000005260 corrosion Methods 0.000 claims description 3
- 230000007797 corrosion Effects 0.000 claims description 3
- 238000011161 development Methods 0.000 claims description 3
- 239000003292 glue Substances 0.000 claims description 3
- FFUAGWLWBBFQJT-UHFFFAOYSA-N hexamethyldisilazane Chemical compound C[Si](C)(C)N[Si](C)(C)C FFUAGWLWBBFQJT-UHFFFAOYSA-N 0.000 claims description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 238000005507 spraying Methods 0.000 claims description 3
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 claims description 3
- 229960000909 sulfur hexafluoride Drugs 0.000 claims description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 3
- 238000000609 electron-beam lithography Methods 0.000 claims description 2
- 150000003949 imides Chemical class 0.000 claims description 2
- 125000002496 methyl group Chemical group [H]C([H])([H])* 0.000 claims description 2
- 238000003763 carbonization Methods 0.000 claims 1
- 238000005234 chemical deposition Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 8
- 230000005684 electric field Effects 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- -1 CF4Or CHF3 Chemical compound 0.000 description 2
- 241000196324 Embryophyta Species 0.000 description 2
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000012808 vapor phase Substances 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 241001080929 Zeugopterus punctatus Species 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 150000002466 imines Chemical class 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000012946 outsourcing Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000012421 spiking Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
- H01L21/0201—Specific process step
- H01L21/02019—Chemical etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0338—Process specially adapted to improve the resolution of the mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明公开了一种碳化硅斜角台面刻蚀方法，该方法包括下述步骤：在碳化硅样品上沉积第一层刻蚀掩膜层，然后在第一层刻蚀掩膜层上涂覆光刻胶，通过光刻工艺形成台面的图形转移；去除光刻胶后在表面沉积第二层刻蚀掩膜层，再通过刻蚀工艺进行无掩膜的整体刻蚀去除表面大部分的第二层刻蚀掩膜层，并在侧壁形成倾斜的侧墙结构；使用刻蚀后第二层刻蚀掩膜层作为干法刻蚀掩膜层，对碳化硅样品进行干法刻蚀；干法刻蚀完毕之后去除刻蚀掩膜层完成刻蚀；本发明解决现有技术中对SiC材料进行干法刻蚀所存在的缺点，使碳化硅材料形成不同侧壁形貌。
Description
技术领域
本发明涉及的是条宽损失可控的斜角台面形成方法，具体涉及的是一种碳化硅斜角台面刻蚀方法。
背景技术
碳化硅(Silicon Carbide， 简称SiC)作为一种宽禁带半导体材料，不但击穿电场强度高、热稳定性好、还具有载流子饱和漂移速度高、热导率高等特点，在高温、高频、大功率器件和集成电路制作领域有着广阔的应用前景。其物理特性与Si材料的比较如下表1所示，SiC的禁带宽度是常规半导体Si材料的三倍，因此具有很高的临界移位能，这使它具有高的抗电磁波冲击和抗辐射能力，SiC器件的抗中子能力至少是Si器件的4倍。SiC抗辐照的另一个诱人之处在于它的高温特性和高的击穿电场，它的击穿电场几乎为Si和GaAs的10倍。其次，SiC的高击穿电场使其器件设计时，器件的漂移区或基区也不必太长，电阻率不必选择太高，通态比电阻会大大降低。与Si基器件相比，实现相同阻断能力的情况下阻断区仅为Si基器件的1/10，而更薄的阻断区同样可以降低其正向导通电阻。另一方面，SiC材料3倍于Si的高热导率可以极大地降低冷却系统的复杂性与体积，也可以在高温下更长时间的稳定工作。
表1 SiC/Si材料物理特性表
在SiC微波及功率器件中，台面结构是肖特基二极管、PiN二极管、静态感应晶体管、结型场效应晶体管等常用的结构，所以如何制作平滑的带正斜角且底部平滑的台面结构从而优化电场集中效应是实现器件性能及可靠性的关键方法。
在SiC器件制作中，实现台面结构的常用方法是：采用光刻方法形成台面图形，然后再采用大面积电子束垂直蒸发Ni、Al等金属掩膜层，通过湿法剥离工艺形成台面金属掩膜，采用反应离子刻蚀或者感应耦合等离子体刻蚀工艺，通过调节功率高低和气体流量、腔室气压等条件控制刻蚀得到不同高度和有一定陡峭度的台面。
后续技术中引入了电介质刻蚀掩膜解决了金属掩膜形成碳化硅台面时出现的边缘毛刺问题、底部因金属微溅射出现的尖峰问题及高温时易发生的金属离子污染等问题。
Toru Hiyoshi在2008年的IEEE Transactions On Electron Devices上报道的“Simulation and Experimental Study on the Junction Termination Structure forHigh-Voltage 4H-SiC PiN Diodes”中描述了带斜角的台面结构对缓解功率器件的电场集中效应有所缓解，能够有效地提升器件的反向击穿特性。该种方法通过引入湿法腐蚀从而形成带斜角的电介质掩膜层，并以该掩膜层作为碳化硅的刻蚀掩膜采用干法刻蚀从而形成带斜角的碳化硅台面结构。然而采用该种方法获得的台面结构由于采用了湿法腐蚀后的电介质作为刻蚀掩膜，会带来条宽损失过大，另一方面，湿法腐蚀的引入会降低工艺的可控性与重复性。一种碳化硅斜角台面刻蚀方法，解决了斜角台面条宽损失较大的问题，并且通过形成机侧墙结构实现自对准工艺从而保证了碳化硅台面的注入，保证了台面底部区域表面平滑。
发明内容
本发明提出的是一种碳化硅斜角台面刻蚀方法，其目的是通过刻蚀掩膜的优化，改善碳化硅斜角台面形成中条宽损失过大，提高表面平滑性和解决台面底部波浪问题。
为了达到上述目的，本发明的技术方案为：
步骤一：在碳化硅样品上采用气相化学沉积设备沉积第一层刻蚀掩膜层；
步骤二：在第一层刻蚀掩膜层上涂覆光刻胶，通过光刻工艺形成台面的图形转移；
步骤三：光刻胶作为阻挡层，采用干法刻蚀第一层刻蚀掩膜层；
步骤四：去除光刻胶后在第一层刻蚀掩膜层的表面沉积第二层刻蚀掩膜层，采用气相化学沉积设备沉积；
步骤五：通过刻蚀工艺进行无掩膜的整体刻蚀，去除表面大部分的第二层刻蚀掩膜层，并在碳化硅样品的侧壁形成倾斜的侧墙结构；
步骤六：使用步骤五刻蚀后的第二层刻蚀掩膜层作为干法刻蚀掩膜层，采用干法刻蚀对碳化硅样品进行干法刻蚀；
步骤七：干法刻蚀完毕之后去除碳化硅样品表面的刻蚀掩膜层。
步骤一中，所述碳化硅样品为4H-SiC材料，或3C-SiC材料，或6H-SiC材料，碳化硅样品的掺杂浓度：大于或等于1E14cm-3，且小于或等于1E19cm-3。
步骤一中沉积第一层刻蚀掩膜层的方式包括化学气相沉积的方式和物理气相沉积的方式，所述的第一层刻蚀掩膜层为二氧化硅或者氮氧化硅；所述第一层刻蚀掩膜层生长时采用化学气相沉积的方式为增强型等离子体化学气相沉积PECVD，或电感耦合等离子体化学气相沉积ICP-CVD，或常压化学气相沉积APCVD，或低压化学气相沉积LPCVD。生长多层掩膜时掩膜材料是同质掩膜材料或是异质掩膜材料；生长的第一层刻蚀掩膜层的厚度为0.1um至5um；生长的多层掩膜是不同工艺生长的；不同生长工艺是调整气相化学沉积设备在生长时的不同参数，所述参数包括生长温度、腔室压力、气体流量和设备功率。
步骤二中，使用光刻胶作为电介质刻蚀掩膜；在碳化硅样品和刻蚀掩膜层上涂覆六甲基二硅亚胺HMDS粘附剂，采用旋涂法或者蒸汽喷涂法，再涂覆光刻胶；采用旋涂法时，光刻胶为正性光刻胶或负性光刻胶；光刻胶的厚度大于或等于0.5um且小于或等于10um；光刻工艺包括：甩胶、前烘、曝光、显影和坚膜工艺，采用的光刻方式为接触式光刻、步进式光刻或电子束光刻。
步骤三中采用干法刻蚀第一层刻蚀掩膜层的工艺包括：进行干法刻蚀时，刻蚀气体为碳的氟化物，如CF4或CHF3，流量：大于或等于10sccm且小于或等于100sccm，反应腔室压力：大于或等于1mTorr且小于或等于40mTorr，腔室内温度设置为室温，或者腔室内温度：大于或等于10°C且小于或等于100°C；所述干法刻蚀采用等离子刻蚀机实现，等离子体刻蚀机的ICP功率为：50W≤ICP功率≤2500W，等离子刻蚀机的RF功率为：1W≤RF功率≤300W。
步骤三中，通过刻蚀，第一层刻蚀掩膜层自动停止于碳化硅表面，同时采用干法或湿法将光刻胶去除干净。
步骤四中所述第二层刻蚀掩膜层为氮氧化硅或者氮化硅，第二层刻蚀掩膜层厚度为：大于或等于0.1um，且小于或等于5um。
步骤五中，通过刻蚀工艺进行无掩膜的整体刻蚀去除表面大部分的第二层刻蚀掩膜层。然后，通过刻蚀，第二层刻蚀掩膜层自动停止于碳化硅表面，同时在侧壁形成倾斜的侧墙结构。
步骤六中刻蚀气体为采用含六氟化硫SF6的组合气体，流量：大于或等于10sccm且小于或等于300sccm，反应腔室压力：大于或等于1mTorr且小于或等于40mTorr，腔室内温度设置为室温，或者腔室内温度范围：大于或等于10°C且小于或等于100°C；步骤六中所述刻蚀采用等离子刻蚀机实现，等离子体刻蚀机的ICP功率为：50W≤ICP功率≤2500W，等离子刻蚀机的RF功率为：1W≤RF功率≤300W。
步骤七中是采用湿法腐蚀去除碳化硅样品表面的所有刻蚀掩膜层，湿法腐蚀使用的酸性溶液采用的是：针对刻蚀掩膜层，配方为HF：H2O=1：1～1：10，腐蚀温度为室温；或者采用缓冲氢氟酸，在温度为40℃～ 80℃的水浴条件下进行腐蚀。
与现有技术比，本发明达到的有益效果是：
通过本发明方法可以准确控制工艺过程中的条宽损失，提高工艺的重复性，且制备的碳化硅微波与功率器件，可以减小器件边缘的电场集中，有效提高碳化硅功率器件的耐压，增加器件在工作过程中的可靠性。
附图说明
图1为本发明提供的在需要被刻蚀的碳化硅样品表面沉积上第一层刻蚀掩膜后的示意图；
图2为本发明提供的碳化硅/第一层刻蚀掩膜层样品上旋涂光刻胶后的示意图；
图3为本发明提供的样品经过光刻步骤后实现图形转移至光刻胶的示意图；
图4为本发明提供的干法刻蚀第一层刻蚀掩膜且去除表面光刻胶后的示意图 ；
图5为本发明提供的沉积第二层刻蚀掩膜后的示意图；
图6为本发明提供的干法刻蚀第二层刻蚀掩膜从而形成带斜角的侧墙结构的示意图；
图7为本发明提供的干法刻蚀完成碳化硅样品后的示意图；
图8为本发明提供的湿法腐蚀表面刻蚀掩膜后的示意图；
图9为本发明提供的是碳化硅斜角台面刻蚀方法的流程图。
其中，附图标记为：100碳化硅样品衬底，200第一层刻蚀掩膜层，300光刻胶，400第二层刻蚀掩膜层。
具体实施方式
下面结合附图对本发明的具体实施方式作进一步的详细说明。
如图9所示，为本发明具体实施方式的实施步骤示意图，包括：
步骤一：在碳化硅样品上采用气相化学沉积设备沉积第一层刻蚀掩膜层；
步骤二：在掩膜层上涂覆光刻胶，通过光刻工艺形成台面的图形转移；
步骤三：光刻胶作为阻挡层，采用干法刻蚀第一层刻蚀掩膜层；
步骤四：去除光刻胶后在表面沉积采用气相化学沉积设备沉积第二层刻蚀掩膜层；
步骤五：通过刻蚀工艺进行无掩膜的整体刻蚀去除表面大部分的第二层刻蚀掩膜层，并在侧壁形成倾斜的侧墙结构；
步骤六：使用该刻蚀后的薄膜作为干法刻蚀掩膜层，采用干法刻蚀机对碳化硅样品进行干法刻蚀；
步骤七：干法刻蚀完毕之后去除刻蚀掩膜层。
如图1所示，参考步骤一，提供一碳化硅样品的衬底100，所述碳化硅衬底为4H-SiC材料、3C-SiC材料或6H-SiC材料，碳化硅样品掺杂浓度为1E14cm-3至1E19cm-3；表面沉积第一层刻蚀掩膜层200，沉积刻蚀掩膜的方式包括化学气相沉积的方式和物理气相沉积的方式；掩膜层生长时采用化学气相沉积的方式为增强型等离子体化学气相沉积 PECVD、电感耦合等离子体化学气相沉积ICP-CVD、常压化学气相沉积APCVD或低压化学气相沉积LPCVD。该第一层刻蚀掩膜为二氧化硅或者氮氧化硅。生长多层掩膜时掩膜材料是同质掩膜材料或是异质掩膜材料；生长的掩膜材料厚度为0.1um至5um；生长的多层掩膜是不同工艺生长的；不同生长工艺是调整气相化学沉积设备在生长时的不同参数，所述参数包括生长温度、腔室压力、气体流量和设备功率。
如图2所示，参考步骤二，在掩膜层上涂覆光刻胶300，通过光刻工艺形成台面的图形转移；使用光刻胶作为电介质刻蚀掩膜；在碳化硅样品和刻蚀掩膜层上涂覆六甲基二硅亚胺 HMDS粘附剂，采用旋涂法或者蒸汽喷涂法，再涂覆光刻胶，采用旋涂法时，光刻胶为正性光刻胶或负性光刻胶；光刻胶的厚度为 0.5um至10um。
如图3所示，参考步骤二，通过光刻工艺形成台面的图形转移。光刻工艺包括：甩胶、前烘、曝光、显影和坚膜工艺，采用的光刻方式为接触式光刻、步进式光刻或电子束光刻。
如图4所示，参考步骤三，采用光刻胶作为刻蚀掩膜，利用干法刻蚀实现台面图形的转移。进行干法刻蚀时刻蚀气体为碳的氟化物，如CF4或CHF3，流量为10sccm至100sccm之间，反应腔室压力为1mTorr至40mTorr之间，腔室内温度设置为室温或者温度范围为10°C至100°C，等离子体刻蚀机的ICP功率为50至2500W，等离子刻蚀机的RF功率为1W至300W；通过刻蚀，第一层刻蚀掩膜层自动停止于碳化硅表面，同时光刻胶也采用干法或湿法去除干净。
如图5所示，参考步骤四，在表面沉积第二层刻蚀掩膜层400，第二层刻蚀掩膜层为氮氧化硅或者氮化硅，生长的掩膜材料厚度为0.1um至5um。
如图6所示，参考步骤五，通过刻蚀工艺进行无掩膜的整体刻蚀去除表面大部分的第二层刻蚀掩膜层，第二层刻蚀掩膜层自动停止于碳化硅表面，同时在侧壁形成倾斜的侧墙结构。
如图7所示，参考步骤六采用了含六氟化硫SF6的组合气体，流量为10sccm至300sccm之间，反应腔室压力为1mTorr至40mTorr之间，腔室内温度设置为室温或者温度范围为10°C至100°C，等离子体刻蚀机的ICP功率为50至2500W，等离子刻蚀机的RF功率为1W至300W。
如图8所示，参考步骤七采用采用湿法腐蚀去除碳化硅表面所有介质，其湿法腐蚀酸性溶液采用的是：针对介质膜，配方为HF：H2O=1：1～1：10，腐蚀温度室温；或者采用标准外购缓冲氢氟酸，采用40℃～ 80℃水浴条件下进行腐蚀。
最后应当说明的是：以上实施例仅用以说明本发明的技术方案而非对其限制，尽管参照上述实施例对本发明进行了详细的说明，所属领域的普通技术人员应当理解：依然可以对本发明的具体实施方式进行修改或者等同替换，而未脱离本发明精神和范围的任何修改或者等同替换，其均应涵盖在本发明的权利要求范围当中。
Claims (9)
1.一种碳化硅斜角台面刻蚀方法，其特征在于包括下述步骤 ：
步骤一：在碳化硅样品上采用气相化学沉积设备沉积第一层刻蚀掩膜层；
步骤二：在第一层刻蚀掩膜层上涂覆光刻胶，通过光刻工艺形成台面的图形转移；
步骤三：光刻胶作为阻挡层，采用干法刻蚀第一层刻蚀掩膜层；
步骤四：去除光刻胶后在第一层刻蚀掩膜层的表面沉积第二层刻蚀掩膜层，采用气相化学沉积设备沉积；
步骤五：通过刻蚀工艺进行无掩膜的整体刻蚀，去除表面大部分的第二层刻蚀掩膜层，并在碳化硅样品的侧壁形成倾斜的侧墙结构；
步骤六：使用步骤五刻蚀后的第二层刻蚀掩膜层作为干法刻蚀掩膜层，采用干法刻蚀对碳化硅样品进行干法刻蚀；
步骤七：干法刻蚀完毕之后去除碳化硅样品表面的刻蚀掩膜层。
2.根据权利要求1所述的碳化硅斜角台面刻蚀方法，其特征在于：步骤一中，所述碳化硅样品为4H-SiC材料，或3C-SiC材料，或6H-SiC材料，碳化硅样品的掺杂浓度：大于或等于1E14cm-3，且小于或等于1E19cm-3。
3.根据权利要求1所述的碳化硅斜角台面刻蚀方法，其特征在于：步骤一中沉积第一层刻蚀掩膜层的方式包括化学气相沉积的方式和物理气相沉积的方式，所述的第一层刻蚀掩膜层为二氧化硅或者氮氧化硅；所述第一层刻蚀掩膜层生长时采用化学气相沉积的方式为增强型等离子体化学气相沉积PECVD，或电感耦合等离子体化学气相沉积ICP-CVD，或常压化学气相沉积APCVD，或低压化学气相沉积LPCVD。
4.根据权利要求1所述的碳化硅斜角台面刻蚀方法，其特征在于：步骤二中，使用光刻胶作为电介质刻蚀掩膜；在碳化硅样品和刻蚀掩膜层上涂覆六甲基二硅亚胺HMDS粘附剂，采用旋涂法或者蒸汽喷涂法，再涂覆光刻胶；光刻胶的厚度大于或等于0.5um且小于或等于10um；光刻工艺包括：甩胶、前烘、曝光、显影和坚膜工艺，采用的光刻方式为接触式光刻、步进式光刻或电子束光刻。
5.根据权利要求1所述的碳化硅斜角台面刻蚀方法，其特征在于：步骤三中采用干法刻蚀第一层刻蚀掩膜层的工艺包括：进行干法刻蚀时，刻蚀气体为碳的氟化物，流量：大于或等于10sccm且小于或等于100sccm，反应腔室压力：大于或等于1mTorr且小于或等于40mTorr，腔室内温度设置为室温，或者腔室内温度：大于或等于10°C且小于或等于100°C；所述干法刻蚀采用等离子刻蚀机实现，等离子体刻蚀机的ICP功率为：50W≤ICP功率≤2500W，等离子刻蚀机的RF功率为：1W≤RF功率≤300W。
6.根据权利要求1所述的碳化硅斜角台面刻蚀方法，其特征在于：步骤三中采用干法或湿法将光刻胶去除干净。
7.根据权利要求1所述的碳化硅斜角台面刻蚀方法，其特征在于：步骤四中所述第二层刻蚀掩膜层为氮氧化硅或者氮化硅，第二层刻蚀掩膜层厚度为：大于或等于0.1um，且小于或等于5um。
8.根据权利要求1所述的碳化硅斜角台面刻蚀方法，其特征在于：步骤六中刻蚀气体为采用含六氟化硫的组合气体，流量：大于或等于10sccm且小于或等于300sccm，反应腔室压力：大于或等于1mTorr且小于或等于40mTorr，腔室内温度设置为室温，或者腔室内温度范围：大于或等于10°C且小于或等于100°C；步骤六中所述刻蚀采用等离子刻蚀机实现，等离子体刻蚀机的ICP功率为：50W≤ICP功率≤2500W，等离子刻蚀机的RF功率为：1W≤RF功率≤300W。
9.根据权利要求1所述的碳化硅斜角台面刻蚀方法，其特征在于：步骤七中是采用湿法腐蚀去除碳化硅样品表面的所有刻蚀掩膜层，湿法腐蚀使用的酸性溶液采用的是：针对刻蚀掩膜层，配方为HF：H2O=1：1～1：10，腐蚀温度为室温；或者采用缓冲氢氟酸，在温度为40℃～ 80℃的水浴条件下进行腐蚀。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510789441.9A CN105428214B (zh) | 2015-11-17 | 2015-11-17 | 一种碳化硅斜角台面刻蚀方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510789441.9A CN105428214B (zh) | 2015-11-17 | 2015-11-17 | 一种碳化硅斜角台面刻蚀方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105428214A CN105428214A (zh) | 2016-03-23 |
| CN105428214B true CN105428214B (zh) | 2018-07-13 |
Family
ID=55506338
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510789441.9A Expired - Fee Related CN105428214B (zh) | 2015-11-17 | 2015-11-17 | 一种碳化硅斜角台面刻蚀方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105428214B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018125023A1 (en) * | 2016-12-26 | 2018-07-05 | Intel Corporation | Methods for combining mask-based and maskless lithography |
| CN108063087B (zh) * | 2017-11-29 | 2019-10-29 | 北京燕东微电子有限公司 | 一种角度可控的SiC衬底缓坡刻蚀方法 |
| CN108383077A (zh) * | 2018-02-05 | 2018-08-10 | 上海华虹宏力半导体制造有限公司 | 斜坡状非晶硅薄膜成膜方法 |
| CN109411342A (zh) * | 2018-10-31 | 2019-03-01 | 秦皇岛京河科学技术研究院有限公司 | 一种碳化硅沟槽刻蚀方法 |
| WO2022027028A1 (en) * | 2020-07-27 | 2022-02-03 | Virginia Tech Intellectual Properties, Inc. | Vertical schottky barrier diode |
| CN118571802B (zh) * | 2024-08-01 | 2024-10-01 | 无锡邑文微电子科技股份有限公司 | 一种高精度碳化硅沟槽刻蚀设备 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5977605A (en) * | 1995-08-30 | 1999-11-02 | Asea Brown Boveri Ab | SiC Semiconductor device comprising a pn Junction with a voltage absorbing edge |
| CN103515197A (zh) * | 2012-06-26 | 2014-01-15 | 中芯国际集成电路制造(上海)有限公司 | 自对准多重图形化的掩膜层及其形成方法 |
| CN104616978A (zh) * | 2014-12-31 | 2015-05-13 | 国家电网公司 | 一种碳化硅功率器件终端结构的制作方法 |
-
2015
- 2015-11-17 CN CN201510789441.9A patent/CN105428214B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5977605A (en) * | 1995-08-30 | 1999-11-02 | Asea Brown Boveri Ab | SiC Semiconductor device comprising a pn Junction with a voltage absorbing edge |
| CN103515197A (zh) * | 2012-06-26 | 2014-01-15 | 中芯国际集成电路制造(上海)有限公司 | 自对准多重图形化的掩膜层及其形成方法 |
| CN104616978A (zh) * | 2014-12-31 | 2015-05-13 | 国家电网公司 | 一种碳化硅功率器件终端结构的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105428214A (zh) | 2016-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105428214B (zh) | 一种碳化硅斜角台面刻蚀方法 | |
| CN102915911B (zh) | 一种改善碳化硅台面底部的刻蚀方法 | |
| CN108172573B (zh) | 适用于35GHz交流频率下工作的GaN整流器及其制备方法 | |
| CN107369720B (zh) | 一种p型金刚石高低势垒肖特基二极管及其制备方法 | |
| CN106972056B (zh) | 基于BCB钝化的抗质子辐照InP基HEMT器件及其加工方法 | |
| JP7470458B2 (ja) | シリコン基板上のＧａＮ／２次元ＡｌＮヘテロ接合整流器及びその製造方法 | |
| CN103560078B (zh) | 一种精确控制碳化硅高温离子注入掩模陡直性的方法 | |
| CN107706108A (zh) | 一种碳化硅器件结终端制作方法 | |
| CN109449085A (zh) | 一种抗浪涌能力增强型的4H-SiC肖特基二极管及其制备方法 | |
| CN108364867B (zh) | 深硅刻蚀方法 | |
| CN103578942B (zh) | 带有选择性截止层的碳化硅高温离子注入掩模的制造方法 | |
| JPH04346428A (ja) | ドライエッチング方法 | |
| CN108831920A (zh) | 一种SiC器件的结终端结构制作方法 | |
| CN104851788A (zh) | 一种砷化镓基晶体管的t型栅的制作方法 | |
| CN102064104B (zh) | GaN微波器件T型栅的制作方法 | |
| CN103594342B (zh) | 形成鳍部的方法和形成鳍式场效应晶体管的方法 | |
| CN108447899A (zh) | 一种垂直结构GaN功率器件的制备方法 | |
| CN211295107U (zh) | 一种石墨烯辅助GaN整流器 | |
| CN109873031B (zh) | 一种石墨烯辅助GaN整流器及其制备方法 | |
| CN105870007A (zh) | 一种电感耦合等离子体干法刻蚀砷化镓背孔工艺 | |
| CN105931963B (zh) | 一种碳化硅PiN二极管的结终端结构的制造方法 | |
| CN103617956B (zh) | 一种碳化硅静电感应晶体管减小栅长的方法 | |
| CN112186033A (zh) | 带有斜场板的氮化镓结势垒肖特基二极管及其制作方法 | |
| CN113555418B (zh) | 基于P区和I区渐变掺杂的4H-SiC PIN微波二极管及制作方法 | |
| CN104299901B (zh) | 开管涂源全扩散制造低功耗雪崩晶闸管芯片的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20180713 Termination date: 20201117 |