CN105405552A - 一种低阻值晶片电阻器的制备方法 - Google Patents
一种低阻值晶片电阻器的制备方法 Download PDFInfo
- Publication number
- CN105405552A CN105405552A CN201511016021.3A CN201511016021A CN105405552A CN 105405552 A CN105405552 A CN 105405552A CN 201511016021 A CN201511016021 A CN 201511016021A CN 105405552 A CN105405552 A CN 105405552A
- Authority
- CN
- China
- Prior art keywords
- printing
- low resistance
- preparation
- wafer resistor
- protective layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
- H01C17/065—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thick film techniques, e.g. serigraphy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/006—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Abstract
本发明公开了一种低阻值晶片电阻器的制备方法，包括以下步骤：把所需面导体形状及位置由网版通过印刷机印刷在基板上面；由网版通过印刷机在基板正面印上所需电阻形状和位置；把所需正面导体形状及位置由网版通过印刷机印刷在电阻中间；把所需C3导体形状及位置由网版通过印刷机印刷在C1步骤中印刷的正面导体上；G1、LT、G2、MK、端银、折粒、电镀等操作。通过上述方式，本发明通过对工艺改进，采用反面印刷，各项制程工序集中于产品背面印刷，则客户在使用时以产品背面焊锡的方法，则焊锡过程中将电阻印刷面朝下，缩短了电流形成，达到提高产品TCR水准的目的，并且避免了端电极撞伤导致的产品功能失效，提升产品品质状况，提高生产效率。
Description
技术领域
本发明涉及电子元件生产领域，具体涉及一种低阻值晶片电阻器的制备方法。
背景技术
随着工业和消费类电子产品市场对电子设备小型化、高性能、高可靠性、安全性和电磁兼容性的需求,对电子电路性能不断地提出新的要求,片式元件进一步向小型化、多层化、大容量化、耐高压、集成化和高性能化方向发展。对于一些晶片电阻器，由于使用要求，需要晶片电阻器的阻值低。而实际生产中，对于低阻值晶片电阻器的生产，尤其是1R以下低阻值晶片电阻器的生产，一般生产时采用正面印刷，各制程工序集中于产品正面印刷；产品正、背面分别印刷导体层，并且端面涂银将正、背面导体连接，然后电镀Ni、Sn，构成一颗完整的电阻器。这种生产方法中存在如下不足：1、产品的TCR水准较低；所述TCR是指电阻温度系数；2、客户在测试产品过程中的插拔动作易撞伤或擦伤产品端电极进而导致电阻原件功能失效。
因此目前行业中，急需能有新的制备低阻值晶片电阻器的方法，不仅能避免测试时撞到端电极导致电阻原件功能失效而且能提高产品TCR水准。
发明内容
针对现有技术中的不足，本发明的目的在于提供一种低阻值晶片电阻器的制备方法，该制备方法采用反面印刷，各项制程工序集中于产品背面印刷，则客户在使用时以产品背面焊锡的方法，则焊锡过程中将电阻印刷面朝下，缩短了电流形成，达到提高产品TCR水准的目的，并且避免了端电极撞伤导致的产品功能失效，提升产品品质状况，提高生产效率。
为实现上述目的，本发明公开的技术方案如下：一种低阻值晶片电阻器的制备方法，其包括以下步骤：
步骤C1-B:把所需正面导体形状及位置由网版通过印刷机印刷在基板上面；
步骤RS:由网版通过印刷机在基板正面印上所需电阻形状和位置；
步骤C1-A:把所需正面导体形状及位置由网版通过印刷机印刷在电阻中间；
步骤C3-A:把所需C3-A导体形状及位置由网版通过印刷机印刷在C1-A步骤中印刷的正面导体上；
步骤G1：由网版通过印刷机在C1-A完成后的半成品上印上电阻层保护层，所述电阻层保护层覆盖RS步骤印刷的电阻；
步骤LT:镭射切割电阻，形成镭射切割口；调整电阻值；
步骤G2-A:印刷镭射保护层，由网版通过印刷机在步骤LT完成后的半成品上印刷商镭射保护层；所述镭射保护层覆盖步骤G1的电阻层保护层并覆盖镭射切割口；
步骤G2-B：由网版通过印刷机在步骤G2-A完成后的半成品的正面上印刷上G2-B形状及位置；
步骤MK:由网版通过印刷机在步骤G2-B完成后的半成品的正面上印刷上MK标示形状及位置；
端银：将基板分割成若干纵条，每根纵条上包括多个电阻单元；将多个纵条在堆叠治具中排列完成，然后经过滚沾机对每个纵条的侧面镀银，即将每个纵条上的每个电阻单元的侧面镀银；
折粒:将每根纵条折断，得到若干颗粒状低阻值晶片电阻器；
电镀：将若干颗粒状低阻值晶片电阻器表面先镀镍，然后再镀锡，得到成品低阻值晶片电阻器；
测试包装：将成品低阻值晶片电阻器逐一进行阻值测定，测试合格后进行包装。
优选的，所述基板是陶瓷基板，所述基板的尺寸是（60-65）*（70-75）mm。
优选的，所述步骤C1-B中印刷导体时印刷厚度是25±10μm。
优选的，所述步骤RS中印刷电阻层时印刷厚度是25±10μm。
优选的，所述步骤C1-A中印刷导体时印刷厚度是25±10μm。
优选的，所述步骤G1中电阻层保护层的印刷厚度是20±10μm。
优选的，所述步骤G2-A中印刷镭射保护层的厚度是25±10μm。
优选的，所述电镀过程中，每个低阻值晶片电阻器表面镀镍层的厚度是5-6μm。
优选的，所述电镀过程中，每个低阻值晶片电阻器表面镀锡层的厚度是7-8μm。
本申请文件中，产品生产时采用反面印刷，在电阻第二保护层印刷完成后，在背面第一导体层加印一层导体C3，以防止客户端碰撞端电极现象产生。低阻值晶片电阻值的使用厂家在使用时，在产品背面焊锡将其粘在相应电子产品上，在这个焊锡过程中，将电阻印刷面朝下，缩短了电流行程，从而达到提高产品TCR水准的目的；采取反面焊锡方式可有效防止端电极撞伤导致的产品功能失效。
本发明的有益效果是：本发明通过对工艺改进，能有效解决现有技术中生产的产品的TCR水准较低且客户在测试产品过程中的插拔动作易撞伤或擦伤产品端电极进而导致电阻原件功能失效的缺陷和不足。
具体实施方式
下面对本发明的较佳实施例进行详细阐述，以使本发明的优点和特征能更易于被本领域技术人员理解，从而对本发明的保护范围做出更为清楚明确的界定。
实施例1：一种低阻值晶片电阻器的制备方法，包括以下步骤：
步骤C1-B:把所需正面导体形状及位置由网版通过印刷机印刷在基板上面；
步骤RS:由网版通过印刷机在基板正面印上所需电阻形状和位置；
步骤C1-A:把所需正面导体形状及位置由网版通过印刷机印刷在电阻中间；
步骤C3-A:把所需C3-A导体形状及位置由网版通过印刷机印刷在C1-A步骤中印刷的正面导体上；
步骤G1：由网版通过印刷机在C1-A完成后的半成品上印上电阻层保护层，所述电阻层保护层覆盖RS步骤印刷的电阻；
步骤LT:镭射切割电阻，形成镭射切割口；调整电阻值；
步骤G2-A:印刷镭射保护层，由网版通过印刷机在步骤LT完成后的半成品上印刷商镭射保护层；所述镭射保护层覆盖步骤G1的电阻层保护层并覆盖镭射切割口；
步骤G2-B：由网版通过印刷机在步骤G2-A完成后的半成品的正面上印刷上G2-B形状及位置；
步骤MK:由网版通过印刷机在步骤G2-B完成后的半成品的正面上印刷上MK标示形状及位置；
端银：将基板分割成若干纵条，每根纵条上包括多个电阻单元；将多个纵条在堆叠治具中排列完成，然后经过滚沾机对每个纵条的侧面镀银，即将每个纵条上的每个电阻单元的侧面镀银；
折粒:将每根纵条折断，得到若干颗粒状低阻值晶片电阻器；
电镀：将若干颗粒状低阻值晶片电阻器表面先镀镍，然后再镀锡，得到成品低阻值晶片电阻器；
测试包装：将成品低阻值晶片电阻器逐一进行阻值测定，测试合格后进行包装。
本实施例中，所述基板是陶瓷基板，所述基板的尺寸是（60-65）*（70-75）mm。
实施例2：本实施例与实施例1的不同之处在于，本实施例中，步骤C1-B中印刷导体时印刷厚度是25±10μm；步骤RS中印刷电阻层时印刷厚度是25±10μm。
实施例3：本实施例与实施例1的不同之处在于，本实施例中，步骤C1-A中印刷导体时印刷厚度是25±10μm；步骤G1中电阻层保护层的印刷厚度是20±10μm。
实施例4：本实施例与实施例1的不同之处在于，本实施例中，步骤G2-A中印刷镭射保护层的厚度是25±10μm。
实施例5：本实施例与实施例1的不同之处在于，本实施例中，电镀过程中，每个低阻值晶片电阻器表面镀镍层的厚度是5-6μm；每个低阻值晶片电阻器表面镀锡层的厚度是7-8μm。
实施例6：一种低阻值晶片电阻器的制备方法，包括以下步骤：
步骤C1-B:把所需正面导体形状及位置由网版通过印刷机印刷在基板上面；印刷导体时印刷厚度是25μm；
步骤RS:由网版通过印刷机在基板正面印上所需电阻形状和位置；印刷电阻层时印刷厚度是25μm；
步骤C1-A:把所需正面导体形状及位置由网版通过印刷机印刷在电阻中间；该步骤中印刷导体时印刷厚度是25μm；
步骤C3-A:把所需C3-A导体形状及位置由网版通过印刷机印刷在C1-A步骤中印刷的正面导体上；
步骤G1：由网版通过印刷机在C1-A完成后的半成品上印上电阻层保护层，所述电阻层保护层覆盖RS步骤印刷的电阻；该步骤中电阻层保护层的印刷厚度是20μm；
步骤LT:镭射切割电阻，形成镭射切割口；调整电阻值；
步骤G2-A:印刷镭射保护层，由网版通过印刷机在步骤LT完成后的半成品上印刷商镭射保护层；所述镭射保护层覆盖步骤G1的电阻层保护层并覆盖镭射切割口；该步骤中镭射保护层的厚度是25μm；
步骤G2-B：由网版通过印刷机在步骤G2-A完成后的半成品的正面上印刷上G2-B形状及位置；
步骤MK:由网版通过印刷机在步骤G2-B完成后的半成品的正面上印刷上MK标示形状及位置；
端银：将基板分割成若干纵条，每根纵条上包括多个电阻单元；将多个纵条在堆叠治具中排列完成，然后经过滚沾机对每个纵条的侧面镀银，即将每个纵条上的每个电阻单元的侧面镀银；
折粒:将每根纵条折断，得到若干颗粒状低阻值晶片电阻器；
电镀：将若干颗粒状低阻值晶片电阻器表面先镀镍，然后再镀锡，得到成品低阻值晶片电阻器；其中镀镍层的厚度是5.41±1μm；镀锡层的厚度是7.48±1μm。
测试包装：将成品低阻值晶片电阻器逐一进行阻值测定，测试合格后进行包装。
以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。
Claims (9)
1.一种低阻值晶片电阻器的制备方法，其特征在于，包括以下步骤：
步骤C1-B:把所需正面导体形状及位置由网版通过印刷机印刷在基板上面；
步骤RS:由网版通过印刷机在基板正面印上所需电阻形状和位置；
步骤C1-A:把所需正面导体形状及位置由网版通过印刷机印刷在电阻中间；
步骤C3-A:把所需C3-A导体形状及位置由网版通过印刷机印刷在C1-A步骤中印刷的正面导体上；
步骤G1：由网版通过印刷机在C1-A完成后的半成品上印上电阻层保护层，所述电阻层保护层覆盖RS步骤印刷的电阻；
步骤LT:镭射切割电阻，形成镭射切割口；调整电阻值；
步骤G2-A:印刷镭射保护层，由网版通过印刷机在步骤LT完成后的半成品上印刷商镭射保护层；所述镭射保护层覆盖步骤G1的电阻层保护层并覆盖镭射切割口；
步骤G2-B：由网版通过印刷机在步骤G2-A完成后的半成品的正面上印刷上G2-B形状及位置；
步骤MK:由网版通过印刷机在步骤G2-B完成后的半成品的正面上印刷上MK标示形状及位置；
端银：将基板分割成若干纵条，每根纵条上包括多个电阻单元；将多个纵条在堆叠治具中排列完成，然后经过滚沾机对每个纵条的侧面镀银，即将每个纵条上的每个电阻单元的侧面镀银；
折粒:将每根纵条折断，得到若干颗粒状低阻值晶片电阻器；
电镀：将若干颗粒状低阻值晶片电阻器表面先镀镍，然后再镀锡，得到成品低阻值晶片电阻器；
测试包装：将成品低阻值晶片电阻器逐一进行阻值测定，测试合格后进行包装。
2.根据权利要求1所述的低阻值晶片电阻器的制备方法，其特征在于，所述基板是陶瓷基板，所述基板的尺寸是（60-65）*（70-75）mm。
3.根据权利要求1所述的低阻值晶片电阻器的制备方法，其特征在于，所述步骤C1-B中印刷导体时印刷厚度是25±10μm。
4.根据权利要求1所述的低阻值晶片电阻器的制备方法，其特征在于，所述步骤RS中印刷电阻层时印刷厚度是25±10μm。
5.根据权利要求1所述的低阻值晶片电阻器的制备方法，其特征在于，所述步骤C1-A中印刷导体时印刷厚度是25±10μm。
6.根据权利要求1所述的低阻值晶片电阻器的制备方法，其特征在于，所述步骤G1中电阻层保护层的印刷厚度是20±10μm。
7.根据权利要求1所述的低阻值晶片电阻器的制备方法，其特征在于，所述步骤G2-A中印刷镭射保护层的厚度是25±10μm。
8.根据权利要求1所述的低阻值晶片电阻器的制备方法，其特征在于，所述电镀过程中，每个低阻值晶片电阻器表面镀镍层的厚度是5-6μm。
9.根据权利要求1所述的低阻值晶片电阻器的制备方法，其特征在于，所述电镀过程中，每个低阻值晶片电阻器表面镀锡层的厚度是7-8μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201511016021.3A CN105405552B (zh) | 2015-12-31 | 2015-12-31 | 一种低阻值晶片电阻器的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201511016021.3A CN105405552B (zh) | 2015-12-31 | 2015-12-31 | 一种低阻值晶片电阻器的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105405552A true CN105405552A (zh) | 2016-03-16 |
| CN105405552B CN105405552B (zh) | 2018-03-30 |
Family
ID=55470978
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201511016021.3A Active CN105405552B (zh) | 2015-12-31 | 2015-12-31 | 一种低阻值晶片电阻器的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105405552B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1291775A (zh) * | 2000-11-09 | 2001-04-18 | 上海维安热电材料股份有限公司 | 一种表面贴装用热敏电阻器的制造方法 |
| JP2005026525A (ja) * | 2003-07-03 | 2005-01-27 | Shinko Electric Ind Co Ltd | 配線基板および配線基板の製造方法 |
| CN103730222A (zh) * | 2014-01-10 | 2014-04-16 | 旺诠科技(昆山)有限公司 | 一种电阻器凸电极反面印刷工艺 |
-
2015
- 2015-12-31 CN CN201511016021.3A patent/CN105405552B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1291775A (zh) * | 2000-11-09 | 2001-04-18 | 上海维安热电材料股份有限公司 | 一种表面贴装用热敏电阻器的制造方法 |
| JP2005026525A (ja) * | 2003-07-03 | 2005-01-27 | Shinko Electric Ind Co Ltd | 配線基板および配線基板の製造方法 |
| CN103730222A (zh) * | 2014-01-10 | 2014-04-16 | 旺诠科技(昆山)有限公司 | 一种电阻器凸电极反面印刷工艺 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105405552B (zh) | 2018-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105702428B (zh) | 电子组件及其制造方法 | |
| US10580567B2 (en) | Coil component and method of manufacturing the same | |
| US7579937B2 (en) | Laminated inductor and method of manufacture of same | |
| US9972432B2 (en) | Laminated coil component, module component, and method of manufacturing laminated coil component | |
| JPWO2010035559A1 (ja) | 積層コイル部品 | |
| WO2013146671A1 (ja) | 抵抗器およびその実装構造 | |
| US9999125B2 (en) | Method for fabricating ceramic insulator for electronic packaging | |
| JP6407540B2 (ja) | 積層インダクタ | |
| CN105849831A (zh) | 电子部件及其制造方法 | |
| CN108511167B (zh) | 线圈部件 | |
| JP2015019108A (ja) | チップ型コイル部品 | |
| WO2012023315A1 (ja) | 電子部品及びその製造方法 | |
| KR20130061260A (ko) | 적층 세라믹 전자부품 및 그 제조방법 | |
| JP5725678B2 (ja) | 積層セラミック電子部品、その製造方法及びその実装基板 | |
| CN105405552A (zh) | 一种低阻值晶片电阻器的制备方法 | |
| WO2016139975A1 (ja) | 基板埋め込み用ｎｔｃサーミスタおよびその製造方法 | |
| CN105551701B (zh) | 一种避免电阻值失效的晶片电阻器的生产方法 | |
| JP4189005B2 (ja) | チップ抵抗器 | |
| CN102129899B (zh) | 立式结构的低阻值片式负温度系数热敏电阻及其制造方法 | |
| JP6569078B2 (ja) | コモンモードノイズフィルタ | |
| US20200312526A1 (en) | Coil component | |
| JP4373968B2 (ja) | セラミックグリーンシート用塗料及びその製造方法、セラミックグリーンシート、並びに、これを備える電子部品 | |
| JP5242614B2 (ja) | チップ抵抗器およびその製造方法 | |
| CN102543435B (zh) | 电子部件 | |
| TWI333269B (zh) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |