TWI333269B - - Google Patents

Download PDF

Info

Publication number
TWI333269B
TWI333269B TW96117534A TW96117534A TWI333269B TW I333269 B TWI333269 B TW I333269B TW 96117534 A TW96117534 A TW 96117534A TW 96117534 A TW96117534 A TW 96117534A TW I333269 B TWI333269 B TW I333269B
Authority
TW
Taiwan
Prior art keywords
insulating material
exclusion
terminal
electrode
wafer type
Prior art date
Application number
TW96117534A
Other languages
English (en)
Other versions
TW200847358A (en
Original Assignee
Walsin Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Walsin Technology Corp filed Critical Walsin Technology Corp
Priority to TW96117534A priority Critical patent/TW200847358A/zh
Publication of TW200847358A publication Critical patent/TW200847358A/zh
Application granted granted Critical
Publication of TWI333269B publication Critical patent/TWI333269B/zh

Links

Landscapes

  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Description

1333269 九、發明說明: 【發明所屬之技術領域】 本發明係關於一種晶片型排阻之 指—種可精確地將端電極形成 每方法,尤 阻端電極製造方法。 成於以型排阻上的晶片型排 【先前技術】 所謂排阻,就是將許多電阻的— 第…所示,一晶片型排阻係包含丄請參閱 本體(4 0 )之兩相對側上分別形成有複數端子)。亥 且本體(4 0 )上係設有複數個電 •^丄 ’'保蠖層(42?Ί· ,、中’兩相鄰端子(4 1 )之間係形成有一凹口(4 3 而各電阻係設於兩相對端子(4 ^ r Λ ^ 丄)之間且包含有兩内電 極(421)與一電阻層(42?、 ,w , η 2 )’又各電阻之兩内電 (4 2 1 )係分別自對應該電阻之兩相對端子(… 邊緣向本體"0)中央延伸,另該電阻層"22)係 故於該兩内電極(421)上並連接於兩内電極"Η) 之間,而該保護層(4 2 3 )係覆蓋於所有電阻之兩内電 極(42 1)的局部以及電阻層(422)上。 准上述sa片型排阻結構非為完成品,即上述端子(4 的外側尚需經-道鍍銀步驟,令端子(41)上的内 电極(4 2 1 )與銀層電連接,才構成完整端電極;而目 丽傳統晶月型排阻複數端電極的製法,請配合參閱第七A 至C圖所示,係利用—沾有銀膏的滾輪(5 〇 )滾過該複 1333269 數端子(4 1 )之外側,以與該内電極(4 2 1 )接觸; 是以,該塗佈於該複數端子(4 1 )外側上的銀膏,即成 為晶片型排阻之端電極(4 4 )。 雖上述製法極為快速便捷,然由於利用滾輪(5 〇 ) 塗銀膏的過程中,t發生塗佈不均之現象,請參閱第八圖 所不,一旦銀膏塗佈過多,將導致部分銀膏會流入凹口( 4 3)中若兩相鄰端子(4 1 )上多餘的銀膏流入凹口(4 3)内並互相接觸時,該兩端子(41)上的端電極(4 4 )即互相短路。 因此,要如何精確地將端電極形成於晶片型排阻之端 子上’係為製造廠商急欲解決之問題。 【發明内容】 為此,本發明之主要目的在提供一種晶片型排阻之端 電極製造方法,其可精確地將端電極形成於晶片型排阻之 端子上’以確保成品良率。 為達成前述目的所採取之主要技術手段係令前述晶片 型排阻之端電極製造方法包括下列步驟: 設置絕緣材,係於晶片型排阻之複數端子中各兩相鄰 端子之間設置絕緣材; 成形端電極,係於該晶片型排阻之端子與絕緣材的外 側附著端電極金屬; 移去絕緣材,係去除該絕緣材,且—併將附著於絕緣 材上的端電極金屬去除。 1333269 利用上述技術手段,由於該絕緣材已將兩相鄰端子隔 開’因此藉由去除將絕緣材時一併將絕緣材上的端電極金 屬去除後’即可確保兩相鄰端子間的端電極金屬不致相連 接,因而可確保成品良率。 蜀小蚁相連 【實施方式】 關於本發明晶片型排阻之端電極製造方法的一較佳實 施例’係應用於製造多個晶片型排阻之製程中,請參閱第 一圖所示,係包括下列步驟: 準備一排阻基板⑽),如第二圖所示,係於一排阻基 板(1 0 )上形成有複數個排阻單元(工工)以及複數 孔(1 2 ); 填充絕緣材(101),如第三圖料,係於該排阻基板q cn上的複數貫孔(12)中分別填充—絕緣材(2〇); 於本實施财,係利用穿孔印刷技術將該絕料(2㈧ 印在貝孔(1 2 )處並將之填滿; 將該排阻基板分離為複數條狀排阻(102),如第四圖所 示,係沿相鄰貫孔(i 2 )之中心將排阻基板(i 〇 )分 離為複數個條狀排阻(丄〇,),以形成各排阻單元(⑴ 的複數個端子(111),而兩相鄰的端子之 間係由該絕緣材(2 0 )隔開; 堆疊該複數條狀排阻〇03),係將該複數個條狀排阻(工 〇 ’)相互堆疊,並令端子(i i i )與絕緣材(2 〇 )之 外側露出; 1333269 成形一端電極金屬層(1 04),如第五A與五B圖所示, 係於該複數堆疊的條狀排阻(1 〇,)上該端子(1 1 1 ) 與絕緣材(2 0 )的外側附著一端電極金屬層(3 0 ); 於本實施例中,係利用薄膜真空濺鍍技術將金屬原子附著 於端子(1 1 1 )與絕緣材(2 〇 )的外側,以形成該端 電極金屬層(3 〇 ); 移去絕緣材(105) ’係將去除該絕緣材(2 〇 ),且一 併將附著於絕緣材(2 〇 )外側的端電極金屬去除;於本 實施例中,係將該複數堆疊的條狀排阻(1 〇,)放入一超 曰波酒精清洗機(圖中未示)中,利用超音波震盪技術將
"亥、.邑,缘材(2 0 ) ϋ刻去除,如此—來,如第a a與六B 圖所不’ δ亥留存在端子(丄丄丄)外側的端電極金屬即是 晶片型排阻的端電極。
由上述可知’本發明係藉 鄰端子之間先填充一絕緣材後 子與絕緣材上,如此—來,只 將絕緣材上的端電極金屬移去 且各端電極不致短路連接,因 製程良率。 由於在晶片型排阻之各兩相 ’再將端電極金屬形成於端 要將絕緣材去除,即可一併 ’而於端子上形·成端電極, 而可提高晶片型排阻之整體 ….丨…时 丨二业个惶限於 W述實施例中所提及之内衮, <内谷,在不脫離本發明之精神和範 圍内所作之任何變化與修改,例如於單一個晶片型排阻之 ::内Π絕緣材,藉此精確地於各端子上成形端電極, 均屬於本發明之保護範圍。 $征 丄现269 表 T、上所述’本發明已具備顯著功效增進,並符合發明 專利要件,爰依法提起申請。 【圖式簡單說明】 第一圖.係本發明一較佳實施例之流程圖。 第一圖:係本發明一較佳實施例中一準備一排阻基板 步驟所提供之排阻基板的俯視圖。 第二圖.係本發明—較佳實施例中進行一填充絕緣材 步驟後該排阻基板的俯視圖。 第四圖.係本發明一較佳實施例中進行一將該排阻基 板分離為複數條狀排阻步驟後—條狀排阻的俯視圖。 “第五A圖·係本發明一較佳實施例中進行一成形一端 電極=屬層後該複數堆疊的條狀排阻之俯視圖。 +第五B圖.係本發明—較佳實施例中進行—成形一端 电極金制步驟後該複數堆疊的條狀排阻之外觀示意圖。 材牛圖:係本發明—較佳實施射進行—移去絕緣 V驟後該複數堆疊的絲排阻之俯視圖。 松牛第” B圖:係本發明—較佳實施例中進行-移去絕緣 ^驟後該複數堆疊的條狀排阻之外觀示意圖。 、 阻之^上A成圖开^系習用利用一沾有銀膏的滾輪於晶片型排 知子上成形端電極的俯視示意圖。 第七B _ •係習用利用_沾有 阻之端+卜 月刃展輪於晶片型排 —子上成形為電極的俯視暨動作示意圖。 弟七c圖·係習用利用—沾有鼓膏的滾輪於晶片型排 1333269 阻之端子上成形端電極的另一俯視暨動作示意圖。 第八圖:係習用利用一沾有銀膏的滾輪於晶片型排阻 之端子上完成成形端電極之外觀示意圖。 【主要元件符號說明 (1 0 )排阻基板 (1 1 )排阻單元 (1 2 )貫孔 (2 0 )絕緣材 (4 0 )本體 乂 4 1 )端子 (4 2 1 )内電極 (4 2 3 )保護層 (4 3 )凹口 (5 0 )滾輪 (1 0 ')條狀排阻 (1 1 1 )端子 (30)電極金屬層 (4 2 2 )電阻層 (4 4 )端電極

Claims (1)

1333269 十、申請專利範圍: 1 . 一種晶片型排阻之端電極製造方法,係包括丁列 步驟: 設置絕緣材,-係於晶片型排阻之複數端子中各兩相鄰 端子之間設置絕緣材; 成形端電極’係於該晶片型排阻之端子與絕緣材的外 側附著端電極金屬; 移去絕緣材’係將該絕緣材去除’且一併將附著於絕 _ 緣材上的端電極金屬去除。 2 .如申請專利範圍第1項所述晶片型排阻之端電極 製造方法’係應用於製造多個晶片型排阻之製程中,該設 置絕緣材步驟係包含下列子步驟: 準備一棑阻基板,係於一排阻基板上形成有複數個排 阻單元以及複數貫孔; / 填充絕緣材,係於該排阻基板上的複數貫孔中分別填 充一絕緣材; 鲁 將該排阻基板分離為複數條狀排阻,係沿相鄰貫孔之 中心將排阻基板分離為複數個條狀排阻,以形成各排阻單 元的複數個端子,且兩相鄰的端子之間係由該絕緣材隔 開。 3 .如中誚·專利範u第2項所述晶片型排阻之端電極 製造方法,該成形端電極步驟係包含下列子步驟·· 堆疊該複數條狀排阻,係將該複數個條狀排阻相互堆 疊,並令端子與絕緣材之外側露出; C F· 10 1333269 成形一端電極金屬層,係於該複數堆疊的條狀排阻上 該端子與絕緣材的外側附著一端電極金屬層。 4 .如申請專利範圍第2項所述晶片型排阻之端電極 製造方法,該設置絕緣材步驟係利用穿孔印刷技術將該絕 緣材印在兩相鄰端子之間。 5 .如申請專利範圍第2或3項所述晶片型排阻之端 電極製造方法,該填充絕緣材子步驟係利用穿孔印刷技術 將该絕緣材印在貫孔處並將之填滿。 6 .如申請專利範圍第1項所述晶片型排阻之端電極 製造方法,該成形端電極步驟係利用薄膜真空濺鍍技術將 金屬原子附著於端子與絕緣材的外側。 7 .如申請專利範圍第2或3項所述晶片型排阻之端 电極製造方法,該成形一端電極金屬層子步驟係利用薄膜 真空濺鍍技術將金屬原子附著於端子與絕緣材的外側,以 形成該端電極金屬層。 8 ·如申請專利範圍第1項所述晶片型排阻之端電極 製· 为' 'i. j. ° 該移去絕緣材步驟係將晶片型排阻放入一超音 波/酉精清洗機中,利用超音波震盪技術將該絕緣材蝕刻去 除。 9 .如申請專利範圍第2或3項所述晶片型排阻 電極製造文*、土 乃洗’該移去絕緣材步驟係將該複數堆疊的條狀 排阻放入_和立、a、 ^ 超曰波酒精清洗機中’利用超音波震盪技術將 该絕緣材蝕刻去除。
11
TW96117534A 2007-05-17 2007-05-17 A manufacturing method for terminal electrodes of chip resistor array TW200847358A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW96117534A TW200847358A (en) 2007-05-17 2007-05-17 A manufacturing method for terminal electrodes of chip resistor array

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW96117534A TW200847358A (en) 2007-05-17 2007-05-17 A manufacturing method for terminal electrodes of chip resistor array

Publications (2)

Publication Number Publication Date
TW200847358A TW200847358A (en) 2008-12-01
TWI333269B true TWI333269B (zh) 2010-11-11

Family

ID=44823494

Family Applications (1)

Application Number Title Priority Date Filing Date
TW96117534A TW200847358A (en) 2007-05-17 2007-05-17 A manufacturing method for terminal electrodes of chip resistor array

Country Status (1)

Country Link
TW (1) TW200847358A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI606468B (zh) * 2017-06-03 2017-11-21 可調式雙面排阻電阻器裝置及其製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI620318B (zh) * 2016-08-10 2018-04-01 Wafer resistor device and method of manufacturing same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI606468B (zh) * 2017-06-03 2017-11-21 可調式雙面排阻電阻器裝置及其製造方法

Also Published As

Publication number Publication date
TW200847358A (en) 2008-12-01

Similar Documents

Publication Publication Date Title
JP5714064B2 (ja) 基板内に埋め込み可能な薄型固体電解コンデンサを含む電気デバイスの形成方法
US8508912B2 (en) Capacitor and method for manufacturing the same
CN105914038B (zh) 层叠电容器
US20150270068A1 (en) Electronic component
US9646767B2 (en) Ceramic electronic component and ceramic electronic apparatus including a split inner electrode
TW200937460A (en) Chip resistor and method of making the same
JP6407540B2 (ja) 積層インダクタ
JP2009099913A (ja) 多端子型固体電解コンデンサ
JP2014187216A (ja) 積層セラミックコンデンサの製造方法
JP2006040938A (ja) 固体電解コンデンサ、それを用いた積層コンデンサおよびその製造方法
TWI577257B (zh) 於基材絕緣表面形成導電線路的方法
JP2012142478A (ja) 積層型電子部品およびその製造方法
JP2019106407A (ja) 積層セラミック電子部品
TWI270905B (en) Solid electrolytic condenser and manufacturing method of the same
TWI333269B (zh)
TW200908833A (en) Metal plugged substrates with no adhesive between metal and polyimide
JP4427960B2 (ja) 薄膜積層電子部品の製造方法
TWI559349B (zh) 導電端子改良之固態電解電容器封裝結構之製造方法
TWI686107B (zh) 封裝元件及其製作方法
JP2004087829A (ja) キャパシタ、回路基板、キャパシタの形成方法および回路基板の製造方法
TWI339401B (zh)
JP2004281716A (ja) チップ状固体電解コンデンサ
US20140071591A1 (en) Decoupling device with three-dimensional lead frame and fabricating method thereof
JP2001291838A5 (ja) 半導体チップ及びその製造方法、半導体装置、回路基板並びに電子機器
JP4411682B2 (ja) 積層セラミック電子部品の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees