CN105405419B - 驱动器电路 - Google Patents
驱动器电路 Download PDFInfo
- Publication number
- CN105405419B CN105405419B CN201510568636.0A CN201510568636A CN105405419B CN 105405419 B CN105405419 B CN 105405419B CN 201510568636 A CN201510568636 A CN 201510568636A CN 105405419 B CN105405419 B CN 105405419B
- Authority
- CN
- China
- Prior art keywords
- grayscale voltage
- circuit
- charge
- source electrode
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3696—Generation of voltages supplied to electrode drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of El Displays (AREA)
Abstract
本发明涉及驱动器电路。提供一种即使在灰度电压线产生了电压降的情况下也能够使电压提前恢复来稳定地输出灰度电压的驱动器电路。具有:灰度电压生成电路,生成表示m阶段(m为2以上的整数)的灰度电平的m个灰度电压;n个解码器电路,基于所输入的n个(n为2以上的整数)灰度信号从m个灰度电压分别选择并输出与n个数据对应的n个驱动电压;m个灰度电压线,将m个灰度电压的每一个分别传输到n个解码器电路的每一个中;以及电荷补充电路,在m个灰度电压线的每一个产生电压降的情况下,对产生了该电压降的灰度电压线补充电荷。
Description
技术领域
本发明涉及对显示器进行驱动的驱动器电路,特别是涉及将与所输入的视频信号对应的灰度电压供给到形成在显示面板中的多个数据线的每一个的驱动器电路。
背景技术
例如,在液晶显示面板等二维显示面板中,具有在其画面的面内方向的垂直方向上伸展的多个数据线(源极线)和在水平方向上伸展的多个扫描线(栅极线)。此外,显示面板被设置在例如玻璃基板上。此外,在该基板上的例如显示面板的外周区域设置有作为显示面板的驱动装置的驱动器电路。
关于驱动器电路,具有基于从外部输入的视频信号生成与显示面板中的每个像素的亮度电平对应的灰度电压并将该灰度电压施加到显示面板的数据线的每一个的驱动器电路。
例如,在专利文献1中,公开了:在共源共栅(cascade)连接并且彼此邻接地配置的液晶驱动用IC(10a、10b)中,将灰度电压生成电路(110)配置在各IC(10a、10b)的中央部,设置有用于使灰度电压均匀化的灰度电压均匀化端子(Qa、Qb、Qc、Qd),对应的端子间通过直线状的灰度电压均匀化布线(Sa)而被连接。
此外,在专利文献2中,公开了包含第一导电型的第一选择器、2a个第一导电型的第二选择器、第二导电型的第一选择器、以及2a个第二导电型的第二选择器的电压生成电路。在该电压生成电路中,第一导电型的第一和第二选择器的各MOS晶体管的沟道宽度方向平行,第一导电型的第二选择器的各MOS晶体管之中的第一导电型的第一选择器所连接的MOS晶体管在其沟道宽度方向上邻接地配置。
现有技术文献
专利文献
专利文献1:日本特开2008-292926号公报;
专利文献2:日本特开2007-37191号公报。
发明要解决的课题
近年来,显示面板的高清晰化发展,另一方面,需要低价格的显示面板。因此,在驱动器电路中,需要高功能化和低成本化双方。例如,在能够进行以256灰度的显示的显示面板的情况下,在驱动器电路中,需要生成与256阶段的灰度电平对应的灰度电压。此外,例如在显示面板具有1440个数据线的情况下,在驱动器电路中,需要针对其数据线的每一个从256个灰度电压选择并输出与像素数据对应的灰度电压。
源极驱动器具有例如从生成多个灰度电压的灰度电压生成电路向包含与数据线的个数对应的个数的解码器的解码器电路传输各灰度电压的每一个的多个布线。在以下,将这些布线称为灰度电压线。灰度电压线的每一个并联地连接于解码器电路的各解码器。例如在解码器电路排列成一列的情况下,灰度电压线遍及解码器电路的列方向的长度而形成。
通常,这些灰度电压线的每一个在IC内为最长的布线的情况较多。因此,最大地受到在布线中的布线电阻的影响的情况较多。例如,关于向接近灰度电压生成电路的解码器传输的灰度电压和向离灰度电压生成电路最远的解码器传输的灰度电压,其电压值略微不同。此外,在图像数据的切换定时例如栅极驱动器中的扫描对象的扫描线的切换定时,产生瞬间的灰度电压的衰减(电压降,也称为IR压降)。
该IR压降与时间的经过一起消除,灰度电压线的电位收敛于(恢复到)从灰度电压生成电路传输的电位。但是,越是远离灰度电压生成电路,从IR压降的电位恢复时间越晚。因此,假设在下一图像数据切换定时之前电位未恢复到期望的灰度电位的情况下,存在不同的电压被施加到数据线而变为显示面板中的画质不佳(颜色、亮度的偏差)的可能性。这在根据图像数据的切换定时输出不同的灰度电压的情况下发生,但是,在连续地输出相同的灰度电压的情况下也发生。此外,也发生由多个电容器造成的寄生的电容耦合,因此,不能忽视电压降的影响。此外,容易地抑制电压降的影响是困难的情况较多。
发明内容
本发明是鉴于上述的方面而完成的,其目的在于提供一种即使在灰度电压线产生了电压降的情况下也能够使电压提前恢复来稳定地输出灰度电压的驱动器电路。
用于解决课题的方案
本发明的驱动器电路的特征在于,具有:灰度电压生成电路,生成表示m阶段的灰度电平的m个灰度电压,其中,m为2以上的整数;n个解码器电路,基于所输入的n个灰度信号从m个灰度电压分别选择并输出与n个数据对应的n个驱动电压,其中,n为2以上的整数;m个灰度电压线,将m个灰度电压的每一个分别传输到n个解码器电路的每一个中;以及电荷补充电路,在m个灰度电压线的每一个了产生电压降的情况下,对产生了该电压降的灰度电压线补充电荷。
发明效果
根据本发明的实施例的驱动器电路,例如,即使在图像数据的切换定时等在灰度电压线产生了电压降的情况下,也能够使电压提前且可靠地恢复来稳定地输出灰度电压。
附图说明
图1是示出实施例1的驱动器电路的结构的图。
图2是示出实施例1的驱动器电路中的源极驱动器的结构的图。
图3是示出实施例1的源极驱动器中的各通道(channel)的结构和辅助电路的结构的图。
图4(a)是示出实施例1的比较例的驱动器电路中的源极驱动器的结构的图,(b)是示出实施例1和比较例中的灰度电压线的电位推移的图。
图5是示出实施例1的变形例1的驱动器电路中的源极驱动器的结构的图。
图6是示出实施例1的变形例2的驱动器电路中的源极驱动器的结构的图。
图7是示出实施例2的驱动器电路的源极驱动器中的电荷补充电路的辅助电路的结构的图。
图8(a)是示出实施例2的驱动器电路的源极驱动器中的电荷补充电路的辅助电路的结构的图,(b)是示出实施例3和实施例1的比较例之间的灰度电压线的电位推移的图。
具体实施方式
在以下,详细地说明本发明的实施例。
【实施例1】
图1是示出本发明的实施例1的驱动器电路10的结构的图。驱动器电路10基于例如从外部输入的视频信号VS在例如液晶面板、等离子体面板和有机EL(ElectroLuminescence,电致发光)面板等显示面板PNL中显示视频。显示面板(以下,仅称为面板)PNL是显示二维图像的面板。
面板PNL具有每一个在二维画面的水平方向上伸展的k个(k为2以上的整数)扫描线C1~Ck和每一个在二维画面的垂直方向上伸展的n个(n为2以上的整数)数据线S1~Sn。此外,在扫描线C1~Ck的每一个和数据线S1~Sn的每一个的交叉部设置有担负面板PNL的像素的显示单元DS。在本实施例中,对显示面板PNL由例如TFT(Thin Film Transistor,薄膜晶体管)液晶面板构成的情况进行说明。
驱动器电路10具有驱动控制电路20、栅极驱动器30和源极驱动器40。驱动控制电路20基于视频信号VS生成应该使扫描脉冲依次施加到扫描线C1~Ck每一个的扫描控制信号SCS,并将其供给到栅极驱动器30中。栅极驱动器30在与扫描控制信号SCS对应的定时生成扫描脉冲,并将其依次择一地施加到面板PNL的扫描线C1~Ck的每一个。
此外,驱动控制电路20基于视频信号VS生成表示各像素中的亮度电平(灰度电平)的像素数据PD,将其各1个扫描线的量地以串行方式在与扫描时钟信号同步的定时供给到源极驱动器40中。源极驱动器40基于像素数据PD生成与1个扫描线中的各像素(n个)的灰度电平对应的驱动电压DV1~DVn。此外,源极驱动器40具有n个输出电路,从各个输出电路输出具有驱动电压DV1~DVn的每一个的驱动脉冲。驱动电压DV1~DVn的每一个分别被施加到数据线S1~Sn的每一个。
图2是示出源极驱动器40的详细结构的图。源极驱动器40具有灰度电压生成电路41、转换器电路42、以及电荷补充电路43。灰度电压生成电路41基于例如从外部的基准灰度电压生成电路BVD输入的基准灰度电压GV0来生成表示m阶段(m为2以上的整数)的灰度电平的m个灰度电压GV1~GVm。灰度电压生成电路41具有例如电源电位(第一电源电位)和接地电位(第二电源电位)被施加到端部的每一个并且串联连接有多个电阻的梯形(ladder)电阻(未图示)。灰度电压生成电路41通过取出由该梯形电阻的各电阻所分压的电压来生成m个灰度电压GV1~GVm。例如,灰度电位GV1具有最接近接地电位的电位,灰度电位GVm具有最接近电源电位的电位。
从驱动控制电路20向转换器电路42输入作为数字信号的n个(数据线的个数的量)灰度信号GS1~GSn。转换器电路42具有基于所输入的灰度信号GS1~GSn从灰度电压GV1~GVm之中分别选择并输出与n个显示数据对应的n个驱动电压DV1~DVn的n个解码器电路42(1)~42(n)(参照图3)。所输出的n个驱动电压DV1~DVn的每一个被分别施加到数据线S1~Sn的每一个。
具体地,驱动控制电路20的定时控制器(未图示)根据视频信号VS生成应该施加于形成在扫描中的扫描线和数据线S1~Sn的每一个的交叉部的显示单元DS的亮度电平的数据即像素数据PD。移位寄存器电路SR根据像素数据PD生成n个灰度信号GS1~GSn。灰度信号GS1~GSn的每一个是例如8位的数字信号。具体地,灰度信号GS1~GSn的每一个例如具有8个的每一个与“0”数据或“1”数据对应的信号,通过该数据的组合来表现成为对象的显示单元DS的亮度电平。
灰度信号GS1~GSn的每一个由缓冲器电路BF保持。缓冲器电路BF由n个锁存器电路LC1~LCn构成(图3)。锁存器电路LC1~LCn的每一个基于所输入的锁存信号(未图示)将灰度信号GS1~GSn的每一个分别同时供给到转换器电路42的解码器电路42(1)~42(n)的每一个中。像这样,灰度信号GS1~GSn的每一个被供给到转换器电路42中,基于此,转换器电路42生成驱动电压DV1~DVn。源极驱动器40分别将具有驱动电压DV1~DVn的驱动脉冲施加到面板PNL的数据线S1~Sn的每一个。此外,通过对扫描线C1~Ck的每一个依次进行此,从而在面板PNL中显示图像。
源极驱动器40具有由将m个灰度电压GV1~GVm的每一个分别传输到转换器电路42的解码器电路42(1)~42(n)的每一个中的m个灰度电压线W1~Wm构成的灰度电压线组WG。例如,在以256灰度在面板PNL中显示图像的情况下(即m=256的情况下),256个灰度电压线W1~W256连接在灰度电压生成电路41和转换器电路42间。灰度电压线W1将表示1电平(第一个)的灰度电平的灰度电压GV1传输到转换器电路42中。同样地,表示256电平(第256个)的灰度电平的灰度电压GV256被灰度电压线W256传输。
如图2所示,源极驱动器40具有在灰度电压线W1~Wm的每一个产生了电压降的情况下对产生了该电压降的灰度电压线W1~Wm的每一个补充电荷SC1~SCm的电荷补充电路43。具体地,电荷补充电路43由m个辅助电路43(1)~43(m)构成(图3等),辅助电路43(1)~43(m)的每一个分别连接于灰度电压线W1~Wm的每一个。辅助电路43(1)~43(m)的每一个分别对灰度电压线W1~Wm的每一个补充电荷SC1~SCm。
辅助电路43(1)~43(m)的每一个感测在灰度电压线W1~Wm的每一个的电压降(IR压降)。此外,辅助电路43(1)~43(m)的每一个在灰度电压线W1~Wm的每一个感测到电压降的情况下,对灰度电压线W1~Wm的每一个补充(供给)电荷SC1~SCm。例如,电荷补充电路43被构成为在像素数据PD的切换定时即灰度信号GS1~GSn切换为下一灰度信号GS1~GSn的定时对灰度电压线W1~Wm的每一个补充电荷SC1~SCm。
源极驱动器40具有电荷补充电路43,由此,在灰度电压线W1~Wm的每一个产生了电压降的情况下,以补充其下降的量的方式将电荷SC1~SCm供给到灰度电压线W1~Wm的每一个。因此,例如,即使在产生了IR压降的情况下,也能够使灰度电压GV1~GVm的每一个提前稳定化。因此,能够可靠地防止由于IR压降而衰减而比本来的灰度电压GV1~GVm的每一个小的电压成为驱动电压DV1~DVm而被施加到数据线S1~Sn的每一个的情况。因此,能够抑制画质不佳。
图3是示出源极驱动器40的详细结构的电路图。再有,为了图的明确度,在图中仅示出了灰度电压线组WG之中的表示x电平(x为满足1≤x≤m的关系的整数)的灰度电平的灰度电压线Wx。此外,在图中仅示出了电荷补充电路43之中的与灰度电压线Wx连接的辅助电路43(x)。
此外,在图3中,为了图的明确度,分别仅示出了缓冲器电路BF和转换器电路42之中配置在最接近灰度电压生成电路41的位置的锁存器电路LC1和解码器电路42(1)、配置在离灰度电压生成电路41最远的位置的锁存器电路LCn和解码器电路42(n)、以及它们的外围电路。
解码器电路42(1)是转换器电路42之中的离灰度电压生成电路41的布线距离最小的连接节点Nx1所连接的解码器电路。此外,解码器电路42(n)是转换器电路42之中的离灰度电压生成电路41的布线距离最大的连接节点Nxn所连接的解码器电路。此外,如图3所示,为了说明的容易度,将从灰度电压线Wx经由连接节点Nx1向解码器电路42(1)供给的灰度电压GVx称为灰度电压GVx1,将经由连接节点Nxn向解码器电路42(n)供给的灰度电压GVx称为灰度电压GVxn。
参照图3来对源极驱动器40的更详细的结构以及其工作进行说明。从灰度电压生成电路41经由灰度电压线Wx向解码器电路42(1)供给表示x电平的灰度电平的灰度电压GVx(GVx1)。此外,从锁存器电路LC1向解码器电路42(1)输入表示应该施加到数据线S1的电压值的灰度信号GS1。再有,虽然未图示,但是,从灰度电压线W1~Wm的每一个向解码器电路42(1)传输灰度电压GV1~GVm的每一个。解码器电路42(1)基于灰度信号GS1从包含灰度电压GVx的m个灰度电压GV1~GVm选择并输出驱动电压DV1。
驱动电压DV1通过放大电路AM1成为输出驱动电压OV1,从作为输出端子的焊盘(pad)P1向数据线S1输出。在以下,存在将放大电路AM1和焊盘P1称为输出电路OP1的情况。
同样地,从灰度电压生成电路41经由灰度电压线Wx向解码器电路42(n)供给表示x电平的灰度电平的灰度电压GVx(GVxn)。此外,从锁存器电路LCn向解码器电路42(n)输入表示应该施加到数据线Sn的电压值的灰度信号GSn。再有,虽然未图示,但是,从灰度电压线W1~Wm的每一个向解码器电路42(n)传输灰度电压GV1~GVm的每一个。解码器电路42(n)基于灰度信号GSn从包含灰度电压GVx的m个灰度电压GV1~GVm选择并输出驱动电压DVn。驱动电压DVn被从输出电路OPn(放大电路AMn和焊盘Pn)作为输出驱动电压OVn向数据线Sn输出。
再有,在以下,存在将锁存器电路LC1、解码器电路42(1)和输出电路OP1的整体称为通道CN1的情况。同样地,存在将锁存器电路LCn、解码器电路42(n)和输出电路OPn的整体称为通道CNn的情况。
辅助电路43(x)具有对在成为电荷SCx的补充对象的灰度电压线Wx的电压降进行感测的感测电路DE。此外,辅助电路43(x)具有在感测电路DE感测到在灰度电压线Wx的电压降的情况下对灰度电压线Wx供给电荷SCx的电荷供给电路CH。
辅助电路43(x)连接于灰度电压线Wx与解码器电路42(1)~42(n)的连接节点Nx1~Nxn之中的离灰度电路41的布线距离最大的连接节点Nxn。在以下,为了说明的容易度,存在将辅助电路43(x)与灰度电压线Wx的连接节点(在本实施例中为连接节点Nxn)与连接节点N1区别来进行说明的情况。
辅助电路43(x)的感测电路DE由一端连接于连接节点N1(即灰度电压线Wx)的电容器CP构成。电荷供给电路CH由漏极连接于电容器CP的一端并且栅极连接于电容器CP的另一端并且电源电位Vdd被施加到源极的MOS晶体管(第一MOS晶体管,以下仅称为晶体管)TR1、以及栅极和漏极连接于电容器CP的另一端并且电源电位Vdd被施加到源极的MOS晶体管(第二MOS晶体管,以下仅称为晶体管)TR2构成。在本实施例中,对MOS晶体管TR1和TR2的每一个由p沟道型MOSFET构成的情况进行说明。此外,为了说明,将电容器CP的另一端的节点称为节点N2。
图4(a)是示出用于对本实施例的源极驱动器40的灰度电压线W1~Wm中的灰度电压的推移(变动)进行比较的比较例的源极驱动器100的结构的电路图。图4(a)是源极驱动器100中的与图3同样的电路图。源极驱动器100除了不具有电荷补充电路43的方面之外具有与源极驱动器40同样的结构。
图4(b)是示出源极驱动器40(实施例1)和源极驱动器100(比较例)中的向解码器电路42(n)供给的表示x电平的灰度电平的灰度电压(分别为灰度电压GVxn和GVxnc)即在连接节点Nxn的电位的推移的图。图的横轴表示时间,纵轴表示电压。图中的实线的粗线表示灰度电压GVxn,虚线表示灰度电压GVxnc。再有,在图中,为了说明,示出了电荷补充电路43中的节点N2的电位的推移(实线的细线)。
首先,使用图4(b)来对在像素数据PD的切换定时的电荷补充电路43的电荷供给工作和灰度电压GVxn进行说明。首先,在像素数据PD切换前的定时,灰度电压GVxn和GVxnc都具有与灰度电压GVx相等的电压值。此时,辅助电路43(x)的晶体管TR1和TR2中的源极与漏极间的电流路径为非导通状态。
接着,在定时t1,输入到源极驱动器40中的像素数据PD切换为下一扫描线用的像素数据,与此对应地切换向转换器42输入的灰度信号GS1~GSn。此时,例如,假设对转换器电路42之中的解码器电路42(1)输入了应该选择灰度电压GVx的灰度信号GS1。此时,从灰度电压线Wx传输到连接节点Nx1的灰度电压GVx被解码器电路42(1)作为驱动电压DV1输出。
例如,在这样的情况下,在定时t1,灰度电压线Wx的电位瞬间地从GVx降低(即,产生IR压降)。与此对应地,连接节点Nxn的电位GVxn也暂时地降低。同时,在辅助电路43(x)的作为感测电路DE的电容器CP中发生电容耦合,由此,节点N2的电位降低。像这样,电容器CP感测到灰度电压线Wx的电压降。
当节点N2的电位降低时,在晶体管TR1的栅极和源极间产生电位差。进而,当电位差扩大而晶体管TR1的栅极和源极间电压Vgs变得比其阈值电压Vt大时,晶体管TR1的源极和漏极间变为导通状态。当晶体管TR1的源极和漏极间变为导通状态时,电源电位Vdd被施加到连接节点N1。由此,在灰度电压线Wx产生了电压降的情况下,从辅助电路43(x)向连接节点Nxn供给电荷(补充电荷)SCx。
此外,节点N2的电位降低,由此,在晶体管TR2的栅极和源极间也产生电位差。当晶体管TR2的栅极和源极间电压Vgs变得比其阈值电压Vt大时,晶体管TR2的源极和漏极间变为导通状态。由此,电源电位Vdd被施加到节点N2。当在定时t2节点N2的电位到达电源电位Vdd时,晶体管TR1和TR2中的源极和漏极间变为非导通状态。由此,辅助电路43(x)变为关断状态(待机状态)。
在本实施例中,具有在灰度电压线W1~Wm产生了电压降的情况下对产生了该电压降的灰度电压线W1~Wm补充电荷SC1~SCm的电荷补充电路43。因此,在例如灰度信号GS1~GSn的切换定时等在灰度电压线W1~Wm产生了IR压降的情况下,能够使灰度电压线W1~Wm的电位提前恢复到灰度电压GV1~GVm。因此,能够减少画质不佳等的可能性。此外,电荷补充电路43以响应于在灰度电压线W1~Wm的电压降的方式进行工作。因此,仅在电压降产生时进行电荷供给工作,因此,能够以低功耗工作。
接着,使用图3来说明本实施例的源极驱动器40和比较例的源极驱动器100中的在灰度电压线Wx的连接节点Nxn的电位的推移。源极驱动器40中的节点Nxn的电位GVxn在辅助电路43(x)的工作结束后在短时间内恢复到灰度电位GVx(图的粗线的实线)。另一方面,已知:源极驱动器100中的节点Nxn的电位GVxn在比源极驱动器40长的时间内恢复到灰度电压GVx(图的虚线)。这是由于在源极驱动器40中来自电荷补充电路43的电荷补充。
再有,该IR压降与时间一起消除,但是,在最大地受到布线电阻的影响的连接节点Nxn(离灰度电压生成电路41的布线距离最长的连接节点),到其电位GVxn恢复到(收敛于)灰度电压GVx的时间最长。因此,本实施例为使在到电压恢复的时间最长的连接节点的电压恢复高速化的结构。
再有,例如,在灰度电压线的线径不是固定的情况等灰度电压线的布线电阻的大小与离灰度电压生成电路的布线距离不成比例的情况下,未必可以说将辅助电路连接于最远的距离的灰度电压线是优选的。例如,也可以在灰度电压线的中途的连接节点设置辅助电路。
图5是示出实施例1的变形例1的驱动器电路10A中的源极驱动器40A的结构的电路图。图5是源极驱动器40A中的与图3同样的图,但是,省略了辅助电路40A的详细结构。源极驱动器40A除了辅助电路的向灰度电压线的连接位置之外具有与源极驱动器40同样的结构。电荷补充电路43A(在图中仅示出了辅助电路43A(x))连接于灰度电压线Wx与解码器电路42(1)~42(n)的连接节点Nx1~Nxn之中的离灰度电路41的布线距离最小的连接节点Nx1和离灰度电路41的布线距离最大的连接节点xn之间的任一个连接节点。
本变形例是具有灰度电压线Wx中的布线电阻在布线的中途变得最高的那样的布线结构的情况的结构例。例如,相当于灰度电压线Wx的线径在中途变细的情况、灰度电压线Wx设置在多层布线层内的1个布线层而在布线中途在其他的布线层中经由形成的情况。在该情况下,存在能够通过如本变形例那样构成源极驱动器来最快地消除全部的灰度电压线内的电压降的情况。
图6是示出实施例1的变形例2的驱动器电路10B中的源极驱动器40B的结构的电路图。图6是源极驱动器40B中的与图3同样的图,但是,省略了第一和第二电荷补充电路43B1和43B2(在图中仅示出了第一和第二辅助电路43B1(x)和43B2(x))的详细结构。源极驱动器40B除了灰度电压线Wx1和Wx2的结构以及电荷补充电路43B的结构之外具有与源极驱动器40同样的结构。
源极驱动器40B具有设置在IC芯片的中央部的灰度电压生成电路41B。此外,传输同一灰度电压GVx的2个灰度电压线(分别称为第一和第二灰度电压线)Wx1和Wx2从灰度电压生成电路41B向沿着芯片的长尺寸方向的彼此相反的方向伸展。
第一灰度电压线Wx1经由n/2个连接节点Nx1~Nxn/2连接于n/2个解码器电路42(1)~42(n/2)。同样地,第二灰度电压线Wx2经由n/2个连接节点Nxn/2+1~Nxn连接于n/2个解码器电路42(n/2+1)~42(n)。即,灰度电压线Wx1和Wx2的每一个具有实施例1中的灰度电压线Wx的一半的布线长度。因此,与实施例1相比,能够使布线电阻的影响减少到一半左右。
此外,源极驱动器40B具有连接于第一灰度电压线Wx1与解码器电路42(1)~42(n/2)的连接节点Nx1~Nxn/2之中的离灰度电压生成电路41B的布线距离最大的连接节点Nx1的第一辅助电路43B1(x)。此外,源极驱动器40B具有连接于第二灰度电压线Wx2与解码器电路42(n/2+1)~42(n)的连接节点Nxn/2+1~Nxn之中的离灰度电压生成电路41B的布线距离最大的连接节点Nxn的第二辅助电路43B2(x)。
在本变形例中,具有传输表示同一灰度电平的灰度电压的2个灰度电压线,具有在2个灰度电压线的每一个与布线距离最大的连接节点的每一个连接的第一和第二电荷补充电路43B1和43B2。因此,能够使灰度电压线的布线距离为一半左右,并且,通过各个辅助电路来抑制在该灰度电压线的每一个的电压降。
【实施例2】
图7是示出实施例2的驱动器电路13中的源极驱动器50的结构的图。图7是示出源极驱动器50中的辅助电路51的结构的电路图。源极驱动器50除了电荷补充电路的结构之外具有与源极驱动器40同样的结构。再有,在图7中仅示出了电荷补充电路51之中的连接于传输灰度电压GVx的灰度电压线Wx的辅助电路51(x)。在本实施例中,辅助电路51(x)具有电荷供给电路CH1,所述电荷供给电路CH1由漏极连接于电容器CP的一端并且栅极连接于电容器CP的另一端并且电源电位Vdd被施加到源极的MOS晶体管TR1、以及连接在MOS晶体管TR1的源极和栅极间的电阻元件R构成。在本实施例中,相当于实施例1的电荷供给电路CH中的第二晶体管TR2被替换为电阻元件R的情况。
在源极驱动器50中,电荷补充电路51与实施例1同样地进行工作。具体地,用比较高电阻的电阻元件来构成电阻元件R,由此,能够具有与实施例1中的第二MOS晶体管TR2同样的功能。具体地,电阻元件R具有在从电源电位Vdd将电荷作为补充电荷SCx而供给到灰度电压线Wx的连接节点Nxn(N1)之后使MOS晶体管(第一MOS晶体管)TR1为非导通状态的功能。
在本实施例中,与实施例1同样地,响应于在灰度电压线W1~Wm的电压降而进行向灰度电压线W1~Wm补充(供给)电荷SC1~SCm的工作。因此,能够以低功耗使电位从IR压降等电压降提前恢复到灰度电压GV1~GVm。
【实施例3】
图8(a)是示出实施例3的驱动器电路15中的源极驱动器60的结构的图。图8(a)是示出源极驱动器60中的电荷补充电路61的结构的电路图。图8(a)是电荷补充电路61中的与图7同样的图。源极驱动器60除了电荷补充电路61的结构之外具有与源极驱动器40同样的结构。再有,在图8(a)中仅示出了电荷补充电路61之中的连接于传输灰度电压GVx的灰度电压线Wx的辅助电路61(x)。
在本实施例中,辅助电路61(x)具有电荷供给电路CH2,所述电荷供给电路CH2具有:与实施例1同样的第一和第二MOS晶体管TR1和TR2、以及在第一MOS晶体管TR1的栅极和第二MOS晶体管TR2的漏极间彼此串联地连接的2个反相器元件(分别称为第一和第二反相器元件)INV1和INV2。
关于第一反相器元件INV1,其输入端子连接于电容器CP的另一端和第二MOS晶体管TR2的漏极。关于第一反相器元件INV1,其输出端子连接于第二反相器元件INV2的输入端子。关于第二反相器元件INV2,其输出端子连接于第一MOS晶体管TR1的栅极。例如,第一反相器元件INV1具有p沟道型MOSFET,第二反相器元件INV2具有n沟道型MOSFET。为了说明的容易度,将第二反相器元件INV2的输出端子与第一MOS晶体管的栅极的连接节点称为节点N3。
图8(b)是示出源极驱动器60(实施例3)和源极驱动器100(比较例)中的向解码器电路42(n)供给的表示x电平的灰度电平的灰度电压(分别为灰度电压GVxn和GVxnc)即在连接节点Nxn的电位的推移的图。图的横轴表示时间,纵轴表示电压。图中的实线的粗线表示灰度电压GVxn,虚线的粗线表示灰度电压GVxnc。再有,在图中,为了说明,示出了辅助电路61(x)中的节点N2和N3的电位的推移(分别为实线的细线和虚线的细线)。
首先,使用图8(b)来对在像素数据PD的切换定时的电荷补充电路61的电荷供给工作和灰度电压GVxn进行说明。首先,在像素数据PD切换前的定时,与辅助电路43(x)同样地,晶体管TR1和TR2中的源极和漏极间为非导通状态。
接着,在定时t1,输入到源极驱动器60中的像素数据PD切换为下一扫描线用的像素数据PD,与此对应地切换向转换器42输入的灰度信号GS1~GSn。此时,例如,假设对转换器电路42之中的解码器电路42(1)输入了应该选择灰度电压GVx的灰度信号GS1。此时,从灰度电压线Wx传输到连接节点Nx1的灰度电压GVx被解码器电路42(1)作为驱动电压DV1输出。
在这样的情况下,在定时t1,灰度电压线Wx的电位瞬间地从GVx降低(即,产生IR压降)。与此对应地,连接节点Nxn的电位GVxn也暂时地降低。同时,在电荷补充电路43的作为感测电路DE的电容器CP中发生电容耦合,由此,节点N2的电位降低。像这样,电容器CP感测到灰度电压线Wx的电压降。
当节点N2的电位降低时,反相器元件INV1的p沟道MOSFET变为导通状态,电源电位Vdd向反相器元件INV2输出。然后,反相器元件INV2的n沟道型MOSFET变为导通状态,向MOS晶体管TR1的栅极输入比较低电平的电位(图的虚线的细线)。因此,在MOS晶体管TR1的栅极和源极间产生比实施例1大的电位差。
晶体管TR1的栅极和源极间电压Vgs变得比其阈值电压Vt大,晶体管TR1的源极和漏极间变为导通状态。当晶体管TR1的源极和漏极间变为导通状态时,电源电位Vdd被施加到连接节点N1。像这样,电荷SCx被供给到灰度电压线Wx的节点N1。
此外,节点N2的电位降低,由此,在晶体管TR2的栅极和源极间也产生电位差。当晶体管TR2的栅极和源极间电压Vgs变得比其阈值电压Vt大时,晶体管TR2的源极和漏极间变为导通状态。由此,电源电压Vdd被施加到节点N2。当在定时t2节点N2的电位到达电源电位Vdd时,晶体管TR1和TR2中的源极和漏极间变为非导通状态。由此,辅助电路61(x)变为关断状态(待机状态)。
在本实施例中,能够在MOS晶体管TR1的栅极和源极间产生比实施例1大的电位差。因此,向灰度电压线Wx的电荷供给比实施例1提早。节点N1的电位GVxn在比MOS晶体管TR1的栅极电压返回到Vdd前即在MOS晶体管TR1和TR2变为非导通状态之前(比定时t2前)恢复到灰度电压GVx。因此,能够更迅速地进行从IR压降的电位恢复。因此,与比较例中的到电位GVxnc的电位恢复的时间相比,能够大幅度地快地恢复灰度电压线Wx的电位。
再有,在上述中,对使用1个或2个p沟道型MOSFET来构成电荷供给电路CH、CH1和CH2的情况进行了说明。但是,也能够使用n沟道型MOSFET来构成电荷供给电路CH、CH1和CH2。例如,也可以对传输具有接近接地电位(第二电源电位)的电位的灰度电位(例如,灰度电位GV1、GV2等) 的灰度电压线(例如,灰度电压线W1、W2等)连接使用了n沟道型MOSFET的辅助电路。
再有,灰度电位GV1接近接地电位,因此,对使用了n沟道型MOSFET的辅助电路施加接地电位,对灰度电压线W1补充电荷,由此,能够加速从IR压降的电位的恢复。另一方面,针对传输具有接近电源电位(第一电源电位)的电位的灰度电位的灰度电压线,优选的是,如上述那样从使用了p沟道型MOSFET的辅助电路补充电荷。此外,也能够应用它们双方。例如,也能够对传输具有接近电源电位的电位的灰度电压的灰度电压线连接使用了p沟道型MOSFET的辅助电路,对传输具有接近接地电位的电位的灰度电压的灰度电压线连接使用了n沟道型MOSFET的辅助电路。即,构成电荷补充电路的MOS晶体管只要由p沟道型MOSFET或n沟道型MOSFET构成即可。
此外,使用于开始电荷的供给的MOS晶体管TR1的源极和漏极间的导通开始的栅极电压Vgs的阈值电压Vt能够根据想要进行电荷的供给的定时等来进行各种调整。例如,在能够在像素数据PD的切换定时以外也预测出电压降的产生的定时的情况下,只要以在该定时变为导通状态的方式来调整(设计)阈值电压Vt即可。
附图标记的说明
10、10A、10B、13、15 驱动器电路
40、40A、40B、50、60 源极驱动器
41 灰度电压生成电路
42 转换器电路
42(1)~42(n) 解码器电路
W1~Wm、Wx 灰度电压线
43 43A、43B、51、61 电荷补充电路
43(1)~43(m)、43(x)、43A(x)、43B1(x)、43B2(x)、51(x)、61(x) 辅助电路
DE 感测电路
CH、CH1、CH2 电荷供给电路。
Claims (7)
1.一种驱动器电路,其特征在于,具有:
灰度电压生成电路,生成表示m阶段的灰度电平的m个灰度电压,其中,m为2以上的整数;
n个解码器电路,基于所输入的n个灰度信号从所述m个灰度电压分别选择并输出与n个数据对应的n个驱动电压,其中,n为2以上的整数;
m个灰度电压线,将所述m个灰度电压的每一个分别传输到所述n个解码器电路的每一个中;以及
电荷补充电路,在所述m个灰度电压线的每一个产生了电压降的情况下,对产生了该电压降的灰度电压线补充电荷。
2.根据权利要求1所述的驱动器电路,其特征在于,
所述电荷补充电路由对所述m个灰度电压线的每一个分别补充电荷的m个辅助电路构成,
所述m个所述辅助电路的每一个连接于所述m个灰度电压线的每一个与所述n个解码器电路的连接节点之中的离所述灰度电压生成电路的布线距离最大的连接节点的每一个。
3.根据权利要求2所述的驱动器电路,其特征在于,所述m个所述辅助电路的每一个在所述n个所述灰度信号切换为下一灰度信号的定时对所述m个灰度电压线的每一个补充电荷。
4.根据权利要求2或3所述的驱动器电路,其特征在于,所述m个所述辅助电路的每一个具有:感测电路,对在成为电荷的补充对象的所述灰度电压线的电压降进行感测;以及电荷供给电路,在所述感测电路感测到所述电压降的情况下,对所述灰度电压线供给电荷。
5.根据权利要求4所述的驱动器电路,其特征在于,
所述感测电路由一端连接于所述灰度电压线的电容器构成;
所述电荷供给电路由漏极连接于所述电容器的所述一端并且栅极连接于所述电容器的另一端并且电源电位被施加到源极的第一MOS晶体管、以及栅极和漏极连接于所述电容器的所述另一端并且所述电源电位被施加到源极的第二MOS晶体管构成。
6.根据权利要求4所述的驱动器电路,其特征在于,
所述感测电路由一端连接于所述灰度电压线的电容器构成;
所述电荷供给电路由漏极连接于所述电容器的所述一端并且栅极连接于所述电容器的另一端并且电源电位被施加到源极的MOS晶体管、以及连接在所述MOS晶体管的源极和栅极间的电阻元件构成。
7.根据权利要求4所述的驱动器电路,其特征在于,
所述感测电路由一端连接于所述灰度电压线的电容器构成,
所述电荷供给电路具有:第一MOS晶体管,漏极连接于所述电容器的所述一端,电源电位被施加到源极;第二MOS晶体管,栅极和漏极连接于所述电容器的所述另一端,源极连接于所述第一MOS晶体管的源极;以及第一和第二反相器元件,在所述第一MOS晶体管的栅极和所述第二MOS晶体管的所述漏极间彼此串联地连接,
关于所述第一反相器元件,其输入端子连接于所述电容器CP的所述另一端和所述第二MOS晶体管的所述漏极,
关于所述第一反相器元件,其输出端子连接于所述第二反相器元件的输入端子,
关于所述第二反相器元件,其输出端子连接于所述第一MOS晶体管的所述栅极。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014183077A JP6545443B2 (ja) | 2014-09-09 | 2014-09-09 | ドライバ回路 |
JP2014-183077 | 2014-09-09 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105405419A CN105405419A (zh) | 2016-03-16 |
CN105405419B true CN105405419B (zh) | 2019-10-18 |
Family
ID=55438051
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510568636.0A Active CN105405419B (zh) | 2014-09-09 | 2015-09-09 | 驱动器电路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9767761B2 (zh) |
JP (1) | JP6545443B2 (zh) |
CN (1) | CN105405419B (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10706808B2 (en) | 2016-09-27 | 2020-07-07 | Sharp Kabushiki Kaisha | Display device |
CN108711403B (zh) * | 2016-11-10 | 2021-10-29 | 拉碧斯半导体株式会社 | 显示驱动器以及半导体装置 |
JP7253332B2 (ja) * | 2018-06-26 | 2023-04-06 | ラピスセミコンダクタ株式会社 | 表示装置及び表示コントローラ |
US20220246109A1 (en) * | 2019-06-27 | 2022-08-04 | Lapis Semiconductor Co., Ltd. | Display driver, semiconductor device, and amplifier circuit |
JP7282650B2 (ja) * | 2019-10-08 | 2023-05-29 | ラピスセミコンダクタ株式会社 | 表示ドライバ及び表示装置 |
JP7446800B2 (ja) * | 2019-12-06 | 2024-03-11 | ラピスセミコンダクタ株式会社 | 表示ドライバ及び表示装置 |
WO2023119861A1 (ja) * | 2021-12-20 | 2023-06-29 | ソニーグループ株式会社 | 表示装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07302066A (ja) * | 1994-05-06 | 1995-11-14 | Casio Comput Co Ltd | 液晶表示装置 |
JP3277106B2 (ja) * | 1995-08-02 | 2002-04-22 | シャープ株式会社 | 表示装置の駆動装置 |
WO2005111981A1 (en) * | 2004-05-19 | 2005-11-24 | Sharp Kabushiki Kaisha | Liquid crystal display device, driving method thereof, liquid crystal television having the liquid crystal display device and liquid crystal monitor having the liquid crystal display device |
CN100392720C (zh) * | 2004-07-02 | 2008-06-04 | 恩益禧电子股份有限公司 | 灰度电压选择电路和选择方法、液晶显示器和驱动电路 |
KR101230311B1 (ko) * | 2006-04-10 | 2013-02-06 | 삼성디스플레이 주식회사 | 표시 장치 및 그의 구동 방법 |
KR20070111791A (ko) * | 2006-05-19 | 2007-11-22 | 삼성전자주식회사 | 표시 장치, 그 구동 장치 및 방법 |
JP2007037191A (ja) * | 2006-10-06 | 2007-02-08 | Seiko Epson Corp | 電圧生成回路、データドライバ及び表示装置 |
JP2008102344A (ja) * | 2006-10-19 | 2008-05-01 | Nec Electronics Corp | 表示装置の駆動回路およびそのテスト方法 |
JP2008292926A (ja) * | 2007-05-28 | 2008-12-04 | Seiko Epson Corp | 集積回路装置、表示装置および電子機器 |
KR101272367B1 (ko) * | 2011-11-25 | 2013-06-07 | 박재열 | 전달 함수를 이용한 영상표시장치의 보정 시스템 및 그의 보정 방법 |
-
2014
- 2014-09-09 JP JP2014183077A patent/JP6545443B2/ja active Active
-
2015
- 2015-09-03 US US14/845,266 patent/US9767761B2/en active Active
- 2015-09-09 CN CN201510568636.0A patent/CN105405419B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
US9767761B2 (en) | 2017-09-19 |
JP2016057433A (ja) | 2016-04-21 |
CN105405419A (zh) | 2016-03-16 |
US20160071479A1 (en) | 2016-03-10 |
JP6545443B2 (ja) | 2019-07-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105405419B (zh) | 驱动器电路 | |
JP2020187818A (ja) | 半導体装置 | |
CN100520889C (zh) | 扫描驱动电路以及采用其的有机发光显示器 | |
CN108022562B (zh) | 栅极驱动器和使用其的显示装置 | |
US7808471B2 (en) | Scan driving circuit and organic light emitting display using the same | |
KR20170108931A (ko) | 반도체 장치 | |
US9317151B2 (en) | Low complexity gate line driver circuitry | |
US20180053471A1 (en) | Shift register module and display driving circuit thereof | |
US8872749B2 (en) | Display device | |
US20120169783A1 (en) | Display driving circuit and operating methods | |
CN105070243A (zh) | 栅极开启电压补偿电路、显示面板、驱动方法及显示装置 | |
US20100002163A1 (en) | Liquid crystal display device and driving method of the same | |
KR101022566B1 (ko) | 액정 표시 장치 | |
KR101977579B1 (ko) | 디스플레이 패널 그리고 디스플레이 패널을 위한 구동 회로 | |
KR101635670B1 (ko) | 표시 장치 | |
KR20120075828A (ko) | 유기발광다이오드 표시장치 및 그 구동방법 | |
JP2017016400A (ja) | 表示装置 | |
US10839762B2 (en) | Display device | |
TWI415083B (zh) | A semiconductor integrated circuit and a semiconductor integrated circuit for driving a liquid crystal display | |
CN102411910B (zh) | 显示装置及其画面显示方向的调节方法 | |
CN103426398A (zh) | 有机发光二极管显示器及其驱动方法 | |
JP6216129B2 (ja) | ゲートドライバ回路及び表示装置 | |
JP6650459B2 (ja) | 表示パネル及びその駆動回路 | |
CN101958099B (zh) | 显示设备的驱动方法 | |
KR102138664B1 (ko) | 표시장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |