CN105404604A - I2c设备的拓展方法、设备及系统 - Google Patents

I2c设备的拓展方法、设备及系统 Download PDF

Info

Publication number
CN105404604A
CN105404604A CN201510741633.2A CN201510741633A CN105404604A CN 105404604 A CN105404604 A CN 105404604A CN 201510741633 A CN201510741633 A CN 201510741633A CN 105404604 A CN105404604 A CN 105404604A
Authority
CN
China
Prior art keywords
equipment
port
chip
input
multiplexed chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510741633.2A
Other languages
English (en)
Inventor
尚剑锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Feixun Data Communication Technology Co Ltd
Original Assignee
Shanghai Feixun Data Communication Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Feixun Data Communication Technology Co Ltd filed Critical Shanghai Feixun Data Communication Technology Co Ltd
Priority to CN201510741633.2A priority Critical patent/CN105404604A/zh
Publication of CN105404604A publication Critical patent/CN105404604A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0016—Inter-integrated circuit (I2C)

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)

Abstract

本发明公开一种I2C设备的拓展方法，包括：提供多路复用芯片；建立所述多路复用芯片与I2C设备的连接；设置所述多路复用芯片的片选信号端口为低电平；以及控制所述I2C设备的地址线的高低电平来选择与所述多路复用芯片特定的独立输入/输出端口的接通。相应地，本发明还公开了一种I2C设备的拓展设备及电子系统。本发明降低了I2C设备的推展成本和对CPU资源的占用，提高了I2C设备的系统性能和拓展能力。

Description

I2C设备的拓展方法、设备及系统
技术领域
本发明涉及电子控制领域，尤其涉及一种I2C设备的拓展方法、设备及系统。
背景技术
由于I2C(Inter-IntegratedCircuit)总线具有信号线少、控制简单方便等优点，在现今计算机网络通讯设备中，越来越多的设备采用I2C总线实现设备之间的通信。现有的I2C从设备连接在同一个I2C主设备下，其访问地址为相同固定的地址，因此并不能直接访问多个具有同一设备地址的I2C从设备，而必须增加额外的方案来实现对每一I2C从设备的单独访问和控制。
现有技术中主要采用专用I2C拓展芯片或利用CPU的I/O接口用软件方式模拟I2C总线时序来打开I2C从设备并进行访问。但是专用I2C拓展芯片成本非常高，而采用软件模拟I2C总线时序的方式会占据大量CPU资源而影响系统性能。
发明内容
鉴于此，本发明提供一种I2C设备的拓展方法、设备及系统，解决现有I2C设备的拓展成本高和因占用大量CPU资源影响系统性能的技术问题。
根据本发明的一个实施例，提供一种I2C设备的拓展方法，包括：提供多路复用芯片；建立所述多路复用芯片与所述I2C设备连接；设置所述多路复用芯片的片选信号端口为低电平；以及控制所述I2C设备的地址线的高低电平来选择与所述多路复用芯片特定的独立输入/输出端口的接通。
优选的，所述建立所述多路复用芯片与所述I2C设备连接步骤包括：将所述I2C设备的多个地址线与所述多路复用芯片的选择输入端口连接；以及将所述I2C设备的数据线和时钟线与所述多路复用芯片的公共输入/输出端口连接。
优选的，所述多路复用芯片包括选择输入端口、独立输入/输出端口、公共输入/输出端口和片选信号端口。
优选的，所述I2C设备包括N个地址线，所述多路复用芯片包括N个选择输入端口、2N个独立输入/输出端口、一个公共输入/输出端口和一个片选信号端口。
优选的，所述多路复用芯片的独立输入/输出端口的数据线和时钟线分别拓展为所述I2C设备的数据线和时钟线。
根据本发明的又一实施例，提供一种I2C设备的拓展设备，包括I2C设备以及与所述I2C设备连接的多路复用芯片，所述多路复用芯片的片选信号端口设置为低电平，所述I2C设备控制地址线的高低电平来选择与所述多路复用芯片特定的独立输入/输出端口的接通。
优选的，所述I2C设备的多个地址线与所述多路复用芯片的选择输入端口连接，所述I2C设备的数据线和时钟线与所述多路复用芯片的公共输入/输出端口连接。
优选的，所述多路复用芯片包括选择输入端口、独立输入/输出端口、公共输入/输出端口和片选信号端口。
优选的，所述I2C设备包括N个地址线，所述多路复用芯片包括N个选择输入端口、2N个独立输入/输出端口、一个公共输入/输出端口和一个片选信号端口。
根据本发明的另一实施例，提供一种电子系统，所述电子设备包括上述的I2C设备的拓展设备。
本发明提供的I2C设备的拓展方法、设备及系统，提供多路复用芯片并建立其与I2C设备的连接，通过控制所述I2C设备地址线的高低电平控制与所述多路复用芯片特定的独立输入/输出端口的接通，实现对所述I2C设备的拓展，与现有I2C设备采用专用I2C推展芯片的高成本或通过软件模拟I2C总线时序占用大量CPU资源相比，降低了I2C设备的推展成本和对CPU资源的占用，提高了I2C设备系统的性能和拓展能力。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单的介绍。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明一个实施例中I2C设备的拓展方法的流程示意图。
图2为本发明一个实施例中I2C设备的拓展方法提供的多路复用芯片的结构示意图。
图3为本发明一个实施例中建立多路复用芯片与I2C设备的连接的流程示意图。
图4为本发明一个实施例中所述I2C设备与所述多路复用芯片连接的结构示意图。
图5为本发明一个实施例中I2C设备的拓展方法的拓展控制示意图。
图6为本发明另一个实施例中I2C设备的拓展系统的推展使用的流程示意图。
具体实施方式
下面结合附图和具体实施方式对本发明的技术方案作进一步更详细的描述。显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都应属于本发明保护的范围。
在本发明的描述中，需要理解的是，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性。在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。此外，在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。
流程图中或在此以其他方式描述的任何过程或方法描述可以被理解为，表示包括一个或更多个用于实现特定逻辑功能或过程的步骤的可执行指令的代码的模块、片段或部分，并且本发明的优选实施方式的范围包括另外的实现，其中可以不按所示出或讨论的顺序，包括根据所涉及的功能按基本同时的方式或按相反的顺序，来执行功能，这应被本发明的实施例所属技术领域的技术人员所理解。
图1为本发明一个实施例中I2C设备的拓展方法的流程示意图。如图1所示，所述I2C设备的拓展方法，包括：
步骤S101：提供多路复用芯片。
其中，所述多路复用芯片可包括选择输入端口、独立输入/输出端口、公共输入/输出端口和片选信号端口。图2为本发明实施例中提供的多路复用芯片的结构示意图。如图2所示，在本实施例中，为了实现对所述I2C设备的8路拓展，所述多路复用芯片包括三个选择选择输入端口S0-S2、八个独立输入/输出端口Y0-Y7、一个公共输入/输出端口Z和一个片选信号端口E。
具体的，所述片选信号端口E用于控制所述多路复用芯片工作和不工作，当所述片选信号端口E置为高电平时，所述多路复用芯片不工作而并无需对所述I2C设备进行拓展，当所述片选信号端口E置为低电平时，所述多路复用芯片开始工作从而实现对所述I2C设备的拓展。所述选择输入端口S0-S2用于通过对输入电平高低的控制，实现所述公共输入/输出端口Z与特定的独立输入/输出端口Y0-Y7的接通。在实际应用中，可根据实际拓展需求选择多路复用芯片，比如当需要拓展到2N路时，所述I2C设备设置有N个地址线，可选择包括N个选择输入端口、2N个独立输入/输出端口、一个公共输入/输出端口和一个片选信号端口的多路复用芯片。
步骤S102：建立所述多路复用芯片与I2C设备的连接。
图3为本发明实施例中建立多路复用芯片与I2C设备的连接的流程示意图。如图所示，所述建立多路复用芯片与I2C设备的连接步骤，包括：步骤S301：将所述I2C设备的多个地址线与所述多路复用芯片的选择输入端口连接；以及步骤S302：将所述I2C设备的数据线和时钟线与所述多路复用芯片的公共输入/输出端口连接。
图4为本发明实施例中所述I2C设备与所述多路复用芯片连接的结构示意图。具体的，在本实施例中，将所述I2C设备的数据线SDA和时钟线SCL与所述多路复用芯片的公共输入/输出端口Z连接，实现所述I2C设备数据线SDA和时钟线SCL对所述多路复用芯片的输入拓展，而将所述I2C设备的三个地址线与所述多路复用芯片的选择输入端口S0-S2连接，所述I2C设备可通过控制所述三个地址线的高低电平实现对所述多路复用芯片独立的输入/输出端口的选择接通。
步骤S103：设置所述多路复用芯片的片选信号端口为低电平。
其中，要实现所述I2C设备的拓展，所述多路复用芯片的片选信号端口必须设置为低电平，以使其可正常工作实现对所述特定的独立输入/输出端口的选择连接。当不需要对所述I2C设备进行拓展时，可简单地控制所述多路复用芯片的片选信号端口为高电平。
步骤S104：控制所述I2C设备的地址线的高低电平来选择与所述多路复用芯片特定的独立输入/输出端口的接通。
图5为本发明实施例中I2C设备的拓展方法的拓展控制示意图。如图5所示，所述多路复用芯片的片选信号端口E全部设置为低电平0，控制所述I2C设备的地址线S0、S1、S2的高低电平可实现所述多路复用芯片的公共输入/输出端口Z与所述八个独立的输入/输出端口的选择连接接通。
具体的，当S0、S1、S2均为低电平时，所述公共输入/输出端口Z与独立输入/输出端口Y0连接接通；当S0、S1、S2分别为高、低、低电平时，所述公共输入/输出端口Z与独立输入/输出端口Y1连接接通；当S0、S1、S2分别为低、高、低电平时，所述公共输入/输出端口Z与独立输入/输出端口Y2连接接通；当S0、S1、S2分别为高、高、低电平时，所述公共输入/输出端口Z与独立输入/输出端口Y3连接接通；当S0、S1、S2分别为低、低、高电平时，所述公共输入/输出端口Z与独立输入/输出端口Y4连接接通；当S0、S1、S2分别为高、低、高电平时，所述公共输入/输出端口Z与独立输入/输出端口Y5连接接通；当S0、S1、S2分别为低、高、高电平时，所述公共输入/输出端口Z与独立输入/输出端口Y6连接接通；当S0、S1、S2分别为高、高、高电平时，所述公共输入/输出端口Z与独立输入/输出端口Y7连接接通。当然，在其他实施例中，可以重新定义所述多路复用芯片的选择接通规则和拓展控制方式。这样，所述多路复用芯片的独立输入/输出端口的数据线SDA和时钟线SCL分别拓展为所述I2C设备的数据线SDAn和时钟线SCLn。
在本发明实施例中，提供多路复用芯片并建立其与I2C设备的连接，通过控制所述I2C设备地址线的高低电平控制与所述多路复用芯片特定的独立输入/输出端口的接通，实现对所述I2C设备的拓展，与现有I2C设备采用专用I2C推展芯片的高成本或通过软件模拟I2C总线时序占用大量CPU资源相比，降低了I2C设备的推展成本和对CPU资源的占用，提高了I2C设备的系统性能和拓展能力。
基于上述方法实施例，本发明另一实施例提供一种I2C设备的拓展设备，包括I2C设备以及与所述I2C设备连接的多路复用芯片，所述多路复用芯片的片选信号端口设置为低电平，所述I2C设备控制地址线的高低电平来选择与所述多路复用芯片特定的独立输入/输出端口的接通。
在本实施例中，为了实现对所述I2C设备的8路拓展，所述多路复用芯片包括三个选择选择输入端口S0-S2、八个独立输入/输出端口Y0-Y7、一个公共输入/输出端口Z和一个片选信号端口E。
具体的，所述片选信号端口E用于控制所述多路复用芯片工作和不工作，当所述片选信号端口E置为高电平时，所述多路复用芯片不工作而并无需对所述I2C设备进行拓展，当所述片选信号端口E置为低电平时，所述多路复用芯片开始工作从而实现对所述I2C设备的拓展。所述选择输入端口S0-S2用于通过对输入电平高低的控制，实现所述公共输入/输出端口Z与特定的独立输入/输出端口Y0-Y7的接通。在实际应用中，可根据实际拓展需求选择多路复用芯片，比如当需要拓展到2N路时，所述I2C设备设置有N个地址线，可选择包括N个选择输入端口、2N个独立输入/输出端口、一个公共输入/输出端口和一个片选信号端口的多路复用芯片。
在本实施例中，所述I2C设备的数据线SDA和时钟线SCL与所述多路复用芯片的公共输入/输出端口Z连接，实现所述I2C设备数据线SDA和时钟线SCL对所述多路复用芯片的输入拓展，而所述I2C设备的三个地址线与所述多路复用芯片的选择输入端口S0-S2连接，所述I2C设备可通过控制所述三个地址线的高低电平实现对所述多路复用芯片独立的输入/输出端口的选择接通。
图6为本发明实施例中I2C设备的拓展系统的推展使用的流程示意图。如图6所示，所述I2C设备的拓展系统的推展使用步骤包括：
步骤S601：设置所述多路复用芯片的片选信号端口为低电平。
步骤S602：所述I2C设备控制地址线的高低电平来选择与所述多路复用芯片特定的独立输入/输出端口的接通。
步骤S603：所述多路复用芯片特定的独立输入/输出端口的数据线和时钟线分别拓展为所述I2C设备的数据线和时钟线。
其中，所述多路复用芯片的片选信号端口为低电平。要实现所述I2C设备的拓展，所述多路复用芯片的片选信号端口必须设置为低电平，以使其可正常工作实现对所述特定的独立输入/输出端口的选择连接。当不需要对所述I2C设备进行拓展时，可简单地控制所述多路复用芯片的片选信号端口为高电平。
所述I2C设备控制地址线的高低电平来选择与所述多路复用芯片特定的独立输入/输出端口的接通。所述多路复用芯片的片选信号端口E全部设置为低电平0，控制所述I2C设备的地址线S0、S1、S2的高低电平可实现所述多路复用芯片的公共输入/输出端口Z与所述八个独立的输入/输出端口的选择连接接通。
具体的，当S0、S1、S2均为低电平时，所述公共输入/输出端口Z与独立输入/输出端口Y0连接接通；当S0、S1、S2分别为高、低、低电平时，所述公共输入/输出端口Z与独立输入/输出端口Y1连接接通；当S0、S1、S2分别为低、高、低电平时，所述公共输入/输出端口Z与独立输入/输出端口Y2连接接通；当S0、S1、S2分别为高、高、低电平时，所述公共输入/输出端口Z与独立输入/输出端口Y3连接接通；当S0、S1、S2分别为低、低、高电平时，所述公共输入/输出端口Z与独立输入/输出端口Y4连接接通；当S0、S1、S2分别为高、低、高电平时，所述公共输入/输出端口Z与独立输入/输出端口Y5连接接通；当S0、S1、S2分别为低、高、高电平时，所述公共输入/输出端口Z与独立输入/输出端口Y6连接接通；当S0、S1、S2分别为高、高、高电平时，所述公共输入/输出端口Z与独立输入/输出端口Y7连接接通。当然，在其他实施例中，可以重新定义所述多路复用芯片的选择接通规则和拓展控制方式。这样，所述多路复用芯片的独立输入/输出端口的数据线SDA和时钟线SCL分别拓展为所述I2C设备的数据线SDAn和时钟线SCLn。
可以理解的是，所述I2C设备的拓展设备可以独立使用，也可以作为其他电子系统的控制部件来使用。为此，本发明的另一实施例提供一种电子系统，所述电子设备包括上述的I2C设备的拓展设备。
综上所述，本发明提供的I2C设备的拓展方法、设备及系统，提供多路复用芯片并建立其与I2C设备的连接，通过控制所述I2C设备地址线的高低电平控制与所述多路复用芯片特定的独立输入/输出端口的接通，实现对所述I2C设备的拓展，与现有I2C设备采用专用I2C推展芯片的高成本或通过软件模拟I2C总线时序占用大量CPU资源相比，降低了I2C设备的推展成本和对CPU资源的占用，提高了I2C设备的系统性能和拓展能力。
应当理解，本发明的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中，多个步骤或方法可以用存储在存储器中且由合适的指令执行系统执行的软件或固件来实现。例如，如果用硬件来实现，和在另一实施方式中一样，可用本领域公知的下列技术中的任一项或他们的组合来实现：具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路，具有合适的组合逻辑门电路的专用集成电路，可编程门阵列(PGA)，现场可编程门阵列(FPGA)等。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
尽管已经示出和描述了本发明的实施例，本领域的普通技术人员可以理解：在不脱离本发明的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由权利要求及其等同物限定。

Claims (10)

1.一种I2C设备的拓展方法，其特征在于，包括：
提供多路复用芯片；
建立所述多路复用芯片与I2C设备的连接；
设置所述多路复用芯片的片选信号端口为低电平；以及
控制所述I2C设备的地址线的高低电平来选择与所述多路复用芯片特定的独立输入/输出端口的接通。
2.如权利要求1所述的I2C设备的拓展方法，其特征在于，其中所述建立所述多路复用芯片与I2C设备的连接步骤包括：将所述I2C设备的多个地址线与所述多路复用芯片的选择输入端口连接；以及将所述I2C设备的数据线和时钟线与所述多路复用芯片的公共输入/输出端口连接。
3.如权利要求1所述的I2C设备的拓展方法，其特征在于，其中所述多路复用芯片包括选择输入端口、独立输入/输出端口、公共输入/输出端口和片选信号端口。
4.如权利要求1所述的I2C设备的拓展方法，其特征在于，其中所述I2C设备包括N个地址线，所述多路复用芯片包括N个选择输入端口、2N个独立输入/输出端口、一个公共输入/输出端口和一个片选信号端口。
5.如权利要求1所述的I2C设备的拓展方法，其特征在于，所述多路复用芯片的独立输入/输出端口的数据线和时钟线分别拓展为所述I2C设备的数据线和时钟线。
6.一种I2C设备的拓展设备，其特征在于，包括I2C设备以及与所述I2C设备连接的多路复用芯片，所述多路复用芯片的片选信号端口设置为低电平，所述I2C设备控制地址线的高低电平来选择与所述多路复用芯片特定的独立输入/输出端口的接通。
7.如权利要求6所述的I2C设备的拓展设备，其特征在于，其中所述I2C设备的多个地址线与所述多路复用芯片的选择输入端口连接，所述I2C设备的数据线和时钟线与所述多路复用芯片的公共输入/输出端口连接。
8.如权利要求6所述的I2C设备的拓展设备，其特征在于，其中所述多路复用芯片包括选择输入端口、独立输入/输出端口、公共输入/输出端口和片选信号端口。
9.如权利要求6所述的I2C设备的拓展设备，其特征在于，其中所述I2C设备包括N个地址线，所述多路复用芯片包括N个选择输入端口、2N个独立输入/输出端口、一个公共输入/输出端口和一个片选信号端口。
10.一种电子系统，其特征在于，所述电子设备包括如权利要求6至9任一项所述的I2C设备的拓展设备。
CN201510741633.2A 2015-11-04 2015-11-04 I2c设备的拓展方法、设备及系统 Pending CN105404604A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510741633.2A CN105404604A (zh) 2015-11-04 2015-11-04 I2c设备的拓展方法、设备及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510741633.2A CN105404604A (zh) 2015-11-04 2015-11-04 I2c设备的拓展方法、设备及系统

Publications (1)

Publication Number Publication Date
CN105404604A true CN105404604A (zh) 2016-03-16

Family

ID=55470099

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510741633.2A Pending CN105404604A (zh) 2015-11-04 2015-11-04 I2c设备的拓展方法、设备及系统

Country Status (1)

Country Link
CN (1) CN105404604A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105957491A (zh) * 2016-07-14 2016-09-21 深圳市华星光电技术有限公司 I2c传输电路及显示装置
CN110445731A (zh) * 2019-07-04 2019-11-12 苏州浪潮智能科技有限公司 一种交换机光模块i2c信号复用的方法、设备及可读介质
CN114579491A (zh) * 2022-01-28 2022-06-03 新华三技术有限公司合肥分公司 一种集成电路总线复用装置以及网络设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030033027A1 (en) * 2000-03-20 2003-02-13 Pepperl & Fuchs Method and device for data communication with a data processing device controlling an electronic device
CN202979183U (zh) * 2012-09-03 2013-06-05 青岛海信宽带多媒体技术有限公司 串行Flash电路及具有串行Flash电路的机顶盒
CN103367306A (zh) * 2012-04-06 2013-10-23 旺宏电子股份有限公司 芯片封装结构的输出入接口及其配置方法
CN103383851A (zh) * 2012-05-04 2013-11-06 鸿富锦精密工业(武汉)有限公司 光驱控制电路
CN103879149A (zh) * 2012-12-21 2014-06-25 北大方正集团有限公司 一种统计耗墨量的系统
CN104699192A (zh) * 2015-01-07 2015-06-10 英业达科技有限公司 计算机

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030033027A1 (en) * 2000-03-20 2003-02-13 Pepperl & Fuchs Method and device for data communication with a data processing device controlling an electronic device
CN103367306A (zh) * 2012-04-06 2013-10-23 旺宏电子股份有限公司 芯片封装结构的输出入接口及其配置方法
CN103383851A (zh) * 2012-05-04 2013-11-06 鸿富锦精密工业(武汉)有限公司 光驱控制电路
CN202979183U (zh) * 2012-09-03 2013-06-05 青岛海信宽带多媒体技术有限公司 串行Flash电路及具有串行Flash电路的机顶盒
CN103879149A (zh) * 2012-12-21 2014-06-25 北大方正集团有限公司 一种统计耗墨量的系统
CN104699192A (zh) * 2015-01-07 2015-06-10 英业达科技有限公司 计算机

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105957491A (zh) * 2016-07-14 2016-09-21 深圳市华星光电技术有限公司 I2c传输电路及显示装置
WO2018010412A1 (zh) * 2016-07-14 2018-01-18 深圳市华星光电技术有限公司 I2c传输电路及显示装置
US10467950B2 (en) 2016-07-14 2019-11-05 Shenzhen China Star Optoelectronics Technology Co., Ltd. I2C transmission circuit and display device
CN110445731A (zh) * 2019-07-04 2019-11-12 苏州浪潮智能科技有限公司 一种交换机光模块i2c信号复用的方法、设备及可读介质
CN114579491A (zh) * 2022-01-28 2022-06-03 新华三技术有限公司合肥分公司 一种集成电路总线复用装置以及网络设备

Similar Documents

Publication Publication Date Title
CN101582823B (zh) 基于spi总线的通讯方法、通讯系统和通讯路由装置
CN105404604A (zh) I2c设备的拓展方法、设备及系统
CN105573664A (zh) 多通道存储器系统及相关功率管理方法
US20180011713A1 (en) Bios control method for pci-e lane
US20150295817A1 (en) Redundancy device unit and method for determining fault in industrial control system, industrial control system and industrial system comprising redundancy device unit
CN111510122A (zh) 一种多电源系统的上电复位装置
US9684619B2 (en) I2C router system
CN104571294A (zh) 服务器系统
CN103268302A (zh) 一种接口扩展电路、接口扩展连接方法和嵌入式系统
CN111309665A (zh) 并行写操作、读操作控制系统及方法
CN110046119A (zh) 多控间串口管理方法、系统及多控间串口结构和存储介质
CN105490844A (zh) 一种PCIe端口重构方法
CN104486384A (zh) 一种存储系统及交换扩展装置
CN106297671B (zh) 显示面板及其扫描驱动电路
CN114020669B (zh) 一种基于cpld的i2c链路系统及服务器
US8330746B2 (en) Addressing method and structure for multiple chips and display system thereof
CN104142905A (zh) 一种扩展集成电路总线iic的方法及设备
CN104991881A (zh) 一种串行总线系统及地址分配方法
JP2010029876A (ja) 溶接電源
CN210804054U (zh) 一种can总线接口扩展接口的电路
CN100412837C (zh) 多通道内部集成电路
CN107590089B (zh) 基本输入输出系统对pci-e通道的控制方法
CN208888804U (zh) 一种多处理器电子设备
CN110850779A (zh) 一种can总线接口扩展接口的电路
JP4870144B2 (ja) 制御信号数量を拡充可能なチップバーンイン装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20160316

RJ01 Rejection of invention patent application after publication