CN202979183U - 串行Flash电路及具有串行Flash电路的机顶盒 - Google Patents
串行Flash电路及具有串行Flash电路的机顶盒 Download PDFInfo
- Publication number
- CN202979183U CN202979183U CN201220444506.8U CN201220444506U CN202979183U CN 202979183 U CN202979183 U CN 202979183U CN 201220444506 U CN201220444506 U CN 201220444506U CN 202979183 U CN202979183 U CN 202979183U
- Authority
- CN
- China
- Prior art keywords
- pin
- chip
- flash
- flash chip
- serial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Storage Device Security (AREA)
- Read Only Memory (AREA)
Abstract
本实用新型公开了一种具有串行Flash电路的机顶盒，包括主芯片和Flash芯片，所述Flash芯片包括数据输入管脚、数据输出管脚、时钟管脚、写保护管脚、片选管脚，所述数据输入管脚、数据输出管脚、时钟管脚、写保护管脚、片选管脚通过数据线与主芯片对应的管脚连接。与现有使用并行Flash电路的机顶盒相比，本实用新型中的机顶盒的串行Flash电路大大减少了PCB版图的面积和布线复杂度，实现了电路的简洁化，有利于产品的升级。
Description
技术领域
本实用新型属于机顶盒电路技术领域，具体涉及机顶盒内部flash电路部分。
背景技术
由于Flash电路具有强大的数据读写功能，在电子电路中起到非常关键的作用。因此市面上安全级别较高的机顶盒多采用Flash电路进行数据的读写。但现有机顶盒中的Flash电路采用并行Flash。并行Flash包含48个管脚，其中42个管脚用于与电路中的信号线连接，因此封装并行Flash的pcb占用面积较大，且布线复杂，不利于产品的升级。
因此有必要提供一种在不影响电路性能的情况下，优化Flash电路的串行Flash电路，使机顶盒内部电路布局简洁化。
实用新型内容
本实用新型实施例为解决现有机顶盒中并行Flash电路的pcb占用面积大、布线复杂的问题，提供一种优化的Flash电路，从而使机顶盒内部电路简洁，利于产品的升级。
根据本实用新型的实施例，提供一种串行Flash电路，包括主芯片和Flash芯片，所述Flash芯片包括数据输入管脚、数据输出管脚、时钟管脚、写保护管脚、片选管脚，所述数据输入管脚、数据输出管脚、时钟管脚、写保护管脚、片选管脚通过数据线与主芯片对应的管脚连接。
其中，所述Flash芯片的工作电压为3.3V，存储容量为8M。
所述Flash芯片为25系列SPI FLASH芯片MX25L6455E。
所述Flash芯片为单I/O工作模式。
所述Flash芯片在读模式下工作频率为16.9MHz。
根据本实用新型的实施例，还提供了一种具有串行Flash电路的机顶盒，包括主芯片和Flash芯片，其特征在于，所述Flash芯片包括数据输入管脚、数据输出管脚、时钟管脚、写保护管脚、片选管脚，所述数据输入管脚、数据输出管脚、时钟管脚、写保护管脚、片选管脚通过数据线与主芯片对应的管脚连接。
其中，所述Flash芯片的工作电压为3.3V，存储容量为8M。
所述Flash芯片为25系列SPI FLASH芯片MX25L6455E。
所述Flash芯片为单I/O工作模式。
所述Flash芯片在读模式下工作频率为16.9MHz。
由以上技术方案可知，本实用新型中串行Flash电路的Flash芯片设置有与主芯片的地址管脚连接的数据输入管脚、数据输出管脚、时钟管脚、写保护管脚、片选管脚。主芯片通过五根数据线与上述Flash芯片中的五个管脚连接就可实现对Flash芯片的读写（输出/输入）操作。与现有的并行Flash电路中Flash芯片与主芯片需42根信号线连接相比，本实用新型大大减少了PCB版图的面积和布线复杂度，实现电路的简洁化，有利于产品的升级。
附图说明
图1为实施例1中串行Flash电路的电路连接示意图；
图2为实施例1中Flash芯片的读写时序图。
具体实施方式
为使本实用新型的目的、技术方案及优点更加清楚明白，以下参照附图并列举实施例，对本实用新型进一步详细说明。
实施例1：
根据本实用新型的实施例提供了一种串行Flash电路。图1示出了串行Flash电路的电路图。如图1所示，串行Flash电路包括主芯片1和Flash芯片2。本实施例中Flash芯片2采用型号为MX25L6455E的SPI FLASH芯片2。Flash芯片2在读模式时工作频率为16.9MHz，存储容量为8M。MX25L6455E芯片的工作模式为单I/O工作模式。Flash芯片2包括24个管脚，其中，数据输入管脚（SI/SI00）、数据输出管脚（SO/SI01）、时钟管脚（SCLK）、写保护管脚（WP/SI02）和片选管脚（/CS）5个管脚分别通过数据线D2、数据线D3、串行时钟数据线B2、写保护数据线C4和片选数据线C2与主芯片1的SPIMOSI、SPIMISO、SPISCK、SPIWP、SPICSN五个管脚连接。
本实施例中的Flash芯片2的工作电压为3.3V，如图1所示，Flash芯片2的电源管脚（VCC）与3.3V电源电连接。
下面对本实施例中串行Flash电路的Flash芯片2的工作流程做详细阐述。
3.3V电源通过数据线B4与Flash芯片2的VCC管脚连接，为Flash芯片2提供工作电源。
Flash芯片2检测片选管脚（/CS）接收的电信号，若片选管脚（/CS）接收的电信号为低电平信号，则Flash芯片2可以进行读写工作；若片选管脚（/CS）接收的电信号为高电平，则Flash芯片2无响应。本实施例中的高、低电平由系统软件根据需求进行设置。
Flash芯片2检测写保护管脚（WP/SI02）接收的电信号，若写保护管脚（WP/SI02）为低电平，则Flash芯片2为写保护状态；若写保护管脚（WP/SI02）为高电平，则Flash芯片2可以读写。
当Flash芯片2可进行数据读写时，Flash芯片2根据串行时钟数据线(B2)的时序并通过数据线D2和数据线D3进行数据的输出和输入。
图2示出了Flash芯片2的读写时序图。如图2所示：
SCLK上升沿触发时，SI管脚工作，Flash芯片2进行数据输入（写操作）；SCLK下降沿触发时，SO管脚工作，Flash芯片2进行数据输出（读操作）。
实施例2：
结合图1和图2，具有串行Flash电路的机顶盒，串行Flash电路包括主芯片1和Flash芯片2。本实施例中Flash芯片2采用型号为MX25L6455E的SPI FLASH芯片2。Flash芯片2读模式工作频率为16.9MHz，存储容量为8M。MX25L6455E芯片的工作模式为单I/O工作模式。Flash芯片2包括24个管脚，其中，数据输入管脚（SI/SI00）、数据输出管脚（SO/SI01）、时钟管脚（SCLK）、写保护管脚（WP/SI02）和片选管脚（/CS）5个管脚分别通过数据线D2、数据线D3、串行时钟数据线B2、写保护数据线C4和片选数据线C2与主芯片1的SPIMOSI、SPIMISO、SPISCK、SPIWP、SPICSN五个管脚连接。
本实施例中的Flash芯片2的工作电压为3.3V，如图1所示，Flash芯片2的电源管脚（VCC）与3.3V电源电连接。
下面对本实施例中串行Flash电路的Flash芯片2的工作流程做详细阐述。
3.3V电源通过数据线B4与Flash芯片2的VCC管脚连接，为Flash芯片2提供工作电源。
Flash芯片2检测片选管脚（/CS）接收的电信号，若片选管脚（/CS）接收的电信号为低电平信号，则Flash芯片2可以进行读写工作；若片选管脚（/CS）接收的电信号为高电平，则Flash芯片2无响应。本实施例中的高、低电平由系统软件根据需求进行设置。
Flash芯片2检测写保护管脚（WP/SI02）接收的电信号，若写保护管脚（WP/SI02）为低电平，则Flash芯片2为写保护状态；若写保护管脚（WP/SI02）为高电平，则Flash芯片2可以读写。
当Flash芯片2可进行数据读写时，Flash芯片2根据串行时钟数据线(B2)的时序并通过数据线D2和数据线D3进行数据的输出和输入。
图2示出了Flash芯片2的读写时序图。如图2所示：
SCLK上升沿触发时，SI管脚工作，Flash芯片2进行数据输入（写操作）；SCLK下降沿触发时，SO管脚工作，Flash芯片2进行数据输出（读操作）。
以上所述仅是本实用新型的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本实用新型的保护范围。
Claims (10)
1.一种串行Flash电路，包括主芯片和Flash芯片，其特征在于，所述Flash芯片包括数据输入管脚、数据输出管脚、时钟管脚、写保护管脚、片选管脚，所述数据输入管脚、数据输出管脚、时钟管脚、写保护管脚、片选管脚通过数据线与主芯片对应的管脚连接。
2.如权利要求1所述的串行Flash电路，其特征在于，所述Flash芯片的工作电压为3.3V，存储容量为8M。
3.如权利要求1或2所述的串行Flash电路，其特征在于，所述Flash芯片为25系列SPI FLASH芯片MX25L6455E。
4.如权利要求3所述的串行Flash电路，其特征在于，所述Flash芯片为单I/O工作模式。
5.如权利要求4所述的串行Flash电路，其特征在于，所述Flash芯片在读模式下工作频率为16.9MHz。
6.一种具有串行Flash电路的机顶盒，包括主芯片和Flash芯片，其特征在于，所述Flash芯片包括数据输入管脚、数据输出管脚、时钟管脚、写保护管脚、片选管脚，所述数据输入管脚、数据输出管脚、时钟管脚、写保护管脚、片选管脚通过数据线与主芯片对应的管脚连接。
7.如权利要求6所述的机顶盒，其特征在于，所述Flash芯片的工作电压为3.3V，存储容量为8M。
8.如权利要求6或7所述的机顶盒，其特征在于，所述Flash芯片为25系列SPI FLASH芯片MX25L6455E。
9.如权利要求6或7所述的机顶盒，其特征在于，所述Flash芯片为单I/O工作模式。
10.如权利要求9所述的串行Flash电路，其特征在于，所述Flash芯片在读模式下工作频率为16.9MHz。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201220444506.8U CN202979183U (zh) | 2012-09-03 | 2012-09-03 | 串行Flash电路及具有串行Flash电路的机顶盒 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201220444506.8U CN202979183U (zh) | 2012-09-03 | 2012-09-03 | 串行Flash电路及具有串行Flash电路的机顶盒 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN202979183U true CN202979183U (zh) | 2013-06-05 |
Family
ID=48520199
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201220444506.8U Expired - Lifetime CN202979183U (zh) | 2012-09-03 | 2012-09-03 | 串行Flash电路及具有串行Flash电路的机顶盒 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN202979183U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105404604A (zh) * | 2015-11-04 | 2016-03-16 | 上海斐讯数据通信技术有限公司 | I2c设备的拓展方法、设备及系统 |
-
2012
- 2012-09-03 CN CN201220444506.8U patent/CN202979183U/zh not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105404604A (zh) * | 2015-11-04 | 2016-03-16 | 上海斐讯数据通信技术有限公司 | I2c设备的拓展方法、设备及系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104137184A (zh) | 固态驱动器存储系统 | |
| US20120320538A1 (en) | Serial advanced technology attachment dimm | |
| CN103460200B (zh) | 用于柔性可扩展系统结构的插槽设计 | |
| CN104345834A (zh) | 扩展卡 | |
| CN103219042B (zh) | 通过usb接口实现程序烧录的电路及存储器电路 | |
| CN202205050U (zh) | 一种电力系统保护控制用核心板 | |
| CN105446937A (zh) | 基于可编程芯片的电路板及其控制方法 | |
| TW201423760A (zh) | 固態硬碟及支援該固態硬碟的主機板 | |
| US8867251B2 (en) | Power supply device for solid state drive | |
| CN202979183U (zh) | 串行Flash电路及具有串行Flash电路的机顶盒 | |
| JP3129898U (ja) | マルチチップシステム機能ユニットインターフェース回路 | |
| CN106940645A (zh) | 一种可引导的fpga配置电路 | |
| CN103092300A (zh) | 内存储器电源控制电路 | |
| CN102176589A (zh) | Usb-8串口rs422集线器 | |
| US20150039797A1 (en) | Removable expansion interface device | |
| CN104679172A (zh) | 支持混合式存储设备的主板 | |
| CN205353855U (zh) | 嵌入式计算机主板 | |
| CN102222029A (zh) | 接口测试辅助装置 | |
| CN110309095B (zh) | 多功能工业控制器主板 | |
| CN202930048U (zh) | 闪存及包含该闪存的存储设备 | |
| CN201583987U (zh) | 兼容MS标准的自适应microSD存储卡 | |
| US20140229641A1 (en) | Method and apparatus for latency reduction | |
| CN101025727B (zh) | 连接spi的不对称接口装置 | |
| CN201054663Y (zh) | 串行Flash电路及具有串行Flash电路的电视机 | |
| CN102222030A (zh) | 接口测试辅助装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term |
Granted publication date: 20130605 |
|
| CX01 | Expiry of patent term |