CN105374859A - 一种沟槽栅型igbt芯片及其制作方法 - Google Patents

一种沟槽栅型igbt芯片及其制作方法 Download PDF

Info

Publication number
CN105374859A
CN105374859A CN201510766095.2A CN201510766095A CN105374859A CN 105374859 A CN105374859 A CN 105374859A CN 201510766095 A CN201510766095 A CN 201510766095A CN 105374859 A CN105374859 A CN 105374859A
Authority
CN
China
Prior art keywords
trench
secondary trenches
convention
gate
drift region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510766095.2A
Other languages
English (en)
Other versions
CN105374859B (zh
Inventor
刘国友
覃荣震
黄建伟
罗海辉
戴小平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuzhou CRRC Times Electric Co Ltd
Zhuzhou CRRC Times Semiconductor Co Ltd
Original Assignee
Zhuzhou CSR Times Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuzhou CSR Times Electric Co Ltd filed Critical Zhuzhou CSR Times Electric Co Ltd
Priority to CN201510766095.2A priority Critical patent/CN105374859B/zh
Publication of CN105374859A publication Critical patent/CN105374859A/zh
Application granted granted Critical
Publication of CN105374859B publication Critical patent/CN105374859B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种沟槽栅型IGBT芯片及其制作方法，位于所述基区背离所述漂移区一侧、且沿第二方向间隔设置的多个第一辅助沟槽和多个第二辅助沟槽，所述第一辅助沟槽和第二辅助沟槽均延伸至所述漂移区，所述第一辅助沟槽与所述第一常规沟槽相连通，所述第二辅助沟槽与所述第二常规沟槽相连通。由上述内容可知，本发明提供的技术方案，通过在第一常规沟槽和第二常规沟槽之间设置第一辅助沟槽和第二辅助沟槽，且第一辅助沟槽与第一常规沟槽相连通，第二辅助沟槽与第二常规沟槽相连通，以间接缩短第一常规沟槽和第二常规沟槽之间的间距，提高了沟槽栅型IGBT芯片的关断速度，提高了沟槽栅型IGBT芯片的性能。

Description

一种沟槽栅型IGBT芯片及其制作方法
技术领域
本发明涉及IGBT(InsultedGateBipolarTransistor，绝缘栅双极型晶体管)技术领域，更为具体的说，涉及一种沟槽栅型IGBT芯片及其制作方法。
背景技术
绝缘栅双极型晶体管具有通态压降低、电流容量大、输入阻抗高、响应速度快和控制简单等特点，被广泛应用于工业、信息、新能源、医学、交通等领域。
参考图1所示，为现有的一种沟槽栅型IGBT芯片的结构示意图，现有的沟槽栅IGBT芯片的元胞中，包括有两个常规沟槽栅1，两个常规沟槽栅之间包括有相对设置的源极区2和发射极金属电极3，其中，发射极金属电极3延伸至P-基区。现有的沟槽栅型IGBT芯片的关断速度慢，影响其性能。
发明内容
有鉴于此，本发明提供了一种沟槽栅型IGBT芯片及其制作方法，通过在第一常规沟槽和第二常规沟槽之间设置第一辅助沟槽和第二辅助沟槽，且第一辅助沟槽与第一常规沟槽相连通，第二辅助沟槽与第二常规沟槽相连通，以间接缩短第一常规沟槽和第二常规沟槽之间的间距，提高了沟槽栅型IGBT芯片的关断速度，提高了沟槽栅型IGBT芯片的性能。
为实现上述目的，本发明提供的技术方案如下：
一种沟槽栅型IGBT芯片，包括至少一个元胞，所述元胞包括：
漂移区；
位于所述漂移区一表面上的基区；
位于所述基区背离所述漂移区一侧、且沿第一方向设置的第一常规沟槽和第二常规沟槽，所述第一常规沟槽和第二常规沟槽均延伸至所述漂移区，所述第一常规沟槽内设置有第一常规栅层，所述第二常规沟槽内设置有第二常规栅层，且所述第一常规沟槽的内壁与第一常规栅层之间和所述第二常规沟槽的内壁与第二常规栅层之间均设置有一第一栅氧化层；
以及，位于所述述基区背离所述漂移区一侧、且沿第二方向间隔设置的多个第一辅助沟槽和多个第二辅助沟槽，所述第一辅助沟槽和第二辅助沟槽均延伸至所述漂移区，所述第一辅助沟槽与所述第一常规沟槽相连通，所述第二辅助沟槽与所述第二常规沟槽相连通，所述第一辅助沟槽内设置有第一辅助栅层，所述第一辅助沟槽的内壁与所述第一辅助栅层之间设置有第一辅助栅氧化层，所述第二辅助沟槽内设置有第二辅助栅层，所述第二辅助沟槽的内壁与所述第二辅助栅层之间设置有第二辅助栅氧化层，其中，所述第一方向与第二方向相交。
优选的，所述第一辅助沟槽和第二辅助沟槽的数量相同；
所述第一辅助沟槽和第二辅助沟槽相对设置。
优选的，所述第一辅助沟槽和第二辅助沟槽之间相连通。
优选的，沿所述第二方向，所述第一常规沟槽和第二常规沟槽之间区域被间隔设置的所述多个第一辅助沟槽划分为多个子区域；
至少一个所述子区域内设置有源极区。
优选的，所有所述源极区对应所述第一辅助沟槽、第二辅助沟槽、第一常规沟槽和第二常规沟槽的长度和，等于所述第一常规沟槽和第二常规沟槽的长度和。
优选的，所述第一辅助沟槽和第二辅助沟槽的边角区域通过倒角处理。
优选的，所述沟槽栅型IGBT芯片还包括：
位于所述基区背离所述漂移区一侧、且位于所述第一常规沟槽背离所述第二常规沟槽一侧的至少一个第一虚沟槽；
所述第一虚沟槽内设置有第一虚栅层；
所述第一虚沟槽的内壁与所述第一虚栅层之间设置有第二栅氧化层。
优选的，所述沟槽栅型IGBT芯片还包括：
位于所述基区背离所述漂移区一侧、且位于所述第二常规沟槽背离所述第一常规沟槽一侧的至少一个第二虚沟槽；
所述第二虚沟槽内设置有第二虚栅层；
所述第二虚沟槽的内壁与所述第二虚栅层之间设置有第三栅氧化层。
优选的，所述第一常规沟槽延伸至所述漂移区的深度、所述第二常规沟槽延伸至所述漂移区的深度、所述第一辅助沟槽延伸至所述漂移区的深度和所述第二辅助沟槽延伸至所述漂移区的深度均相同。
优选的，所述第一常规沟槽的宽度、所述第二常规沟槽的宽度、所述第一辅助沟槽的宽度和所述第二辅助沟槽的宽度均相同。
另外，本发明还提供了一种沟槽栅型IGBT芯片的制作方法，包括：
提供一衬底，所述衬底包括漂移区和位于所述漂移区一表面上的基区；
在所述基区背离所述漂移区一侧、且沿第一方向制作第一常规沟槽和第二常规沟槽，同时在所述述基区背离所述漂移区一侧、且沿第二方向间隔制作多个第一辅助沟槽和多个第二辅助沟槽，所述第一常规沟槽、第二常规沟槽、第一辅助沟槽和第二辅助沟槽均延伸至所述漂移区，且所述第一辅助沟槽与所述第一常规沟槽相连通，所述第二辅助沟槽与所述第二常规沟槽相连通；
在所述第一常规沟槽和第二常规沟槽栅的内壁制作第一栅氧化层，且在所述第一辅助沟槽的内壁制作第一辅助栅氧化层和在所述第二辅助沟槽的内壁制作第二辅助栅氧化层后，在所述第一常规沟槽内填充第一常规栅层、在所述第二常规沟槽内填充第二常规栅层、在所述第一辅助沟槽内填充第一辅助栅层和在所述第二辅助沟槽内填充第二辅助栅层。
相较于现有技术，本发明提供的技术方案至少具有以下优点：
本发明提供了一种沟槽栅型IGBT芯片及其制作方法，包括至少一个元胞，所述元胞包括：漂移区；位于所述漂移区一表面上的基区；位于所述基区背离所述漂移区一侧、且沿第一方向设置的第一常规沟槽和第二常规沟槽，所述第一常规沟槽和第二常规沟槽均延伸至所述漂移区，所述第一常规沟槽内设置有第一常规栅层，所述第二常规沟槽内设置有第二常规栅层，且所述第一常规沟槽的内壁与第一常规栅层之间和所述第二常规沟槽的内壁与第二常规栅层之间均设置有一第一栅氧化层；以及，位于所述述基区背离所述漂移区一侧、且沿第二方向间隔设置的多个第一辅助沟槽和多个第二辅助沟槽，所述第一辅助沟槽和第二辅助沟槽均延伸至所述漂移区，所述第一辅助沟槽与所述第一常规沟槽相连通，所述第二辅助沟槽与所述第二常规沟槽相连通，所述第一辅助沟槽内设置有第一辅助栅层，所述第一辅助沟槽的内壁与所述第一辅助栅层之间设置有第一辅助栅氧化层，所述第二辅助沟槽内设置有第二辅助栅层，所述第二辅助沟槽的内壁与所述第二辅助栅层之间设置有第二辅助栅氧化层，其中，所述第一方向与第二方向相交。
由上述内容可知，本发明提供的技术方案，通过在第一常规沟槽和第二常规沟槽之间设置第一辅助沟槽和第二辅助沟槽，且第一辅助沟槽与第一常规沟槽相连通，第二辅助沟槽与第二常规沟槽相连通，以间接缩短第一常规沟槽和第二常规沟槽之间的间距，提高了沟槽栅型IGBT芯片的关断速度，提高了沟槽栅型IGBT芯片的性能。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为现有的一种沟槽栅型IGBT芯片的结构示意图；
图2为本申请实施例提供的一种沟槽栅型IGBT芯片的结构示意图；
图3为本申请实施例提供的另一种沟槽栅型IGBT芯片的结构示意图；
图4为本申请实施例提供的又一种沟槽栅型IGBT芯片的结构示意图；
图5为本申请实施例提供的一种沟槽栅型IGBT芯片的制作方法。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
正如背景技术所述，现有的沟槽栅型IGBT芯片的关断速度慢，影响其性能。
基于此，本申请实施例提供了一种沟槽栅型IGBT芯片及其制作方法，通过在第一常规沟槽和第二常规沟槽之间设置第一辅助沟槽和第二辅助沟槽，且第一辅助沟槽与第一常规沟槽相连通，第二辅助沟槽与第二常规沟槽相连通，以间接缩短第一常规沟槽和第二常规沟槽之间的间距，提高了沟槽栅型IGBT芯片的关断速度，提高了沟槽栅型IGBT芯片的性能。为实现上述目的，本申请实施例提供的技术方案如下，其中，结合图2至图5所示，对本申请实施例提供的技术方案进行详细的描述。
需要说明的是，本申请下列实施例均以N型基材为例对沟槽栅型IGBT芯片进行描述。即，漂移区为N-漂移区、基区为P-基区、源极区为N+源极区。
具体的，参考图2所示，为本申请实施例提供的一种沟槽栅型IGBT芯片的结构示意图，其中，沟槽栅型IGBT芯片，包括至少一个元胞，所述元胞包括：
漂移区(未画出)；
位于所述漂移区一表面上的基区100；
位于所述基区100背离所述漂移区一侧、且沿第一方向X设置的第一常规沟槽和第二常规沟槽，所述第一常规沟槽和第二常规沟槽均延伸至所述漂移区，所述第一常规沟槽内设置有第一常规栅层201，所述第二常规沟槽内设置有第二常规栅层202，且所述第一常规沟槽的内壁与第一常规栅层201之间和所述第二常规沟槽的内壁与第二常规栅层202之间均设置有一第一栅氧化层203；
以及，位于所述述基区100背离所述漂移区一侧、且沿第二方向Y间隔设置的多个第一辅助沟槽和多个第二辅助沟槽，所述第一辅助沟槽和第二辅助沟槽均延伸至所述漂移区，所述第一辅助沟槽与所述第一常规沟槽相连通，所述第二辅助沟槽与所述第二常规沟槽相连通，所述第一辅助沟槽内设置有第一辅助栅层301a，所述第一辅助沟槽的内壁与所述第一辅助栅层301a之间设置有第一辅助栅氧化层301b，所述第二辅助沟槽内设置有第二辅助栅层302a，所述第二辅助沟槽的内壁与所述第二辅助栅层302a之间设置有第二辅助栅氧化层302b，其中，所述第一方向X与第二方向Y相交。
具体的，所述第一辅助沟槽与所述第一常规沟槽相连通，所述第二辅助沟槽与所述第二常规沟槽相连通，其中，第一辅助栅层和第一常规栅层相连接，第二辅助栅层和第二常规栅层相连接，且第一辅助栅氧化层和第二辅助栅氧化层分别与其相应的第一栅氧化层相连接。
本申请实施例提供的所述第一辅助沟槽和第二辅助沟槽的数量可以相同；
所述第一辅助沟槽和第二辅助沟槽相对设置。
其中，第一辅助沟槽和第二辅助沟槽可以不相连通，即，结合图2所示，相对设置的第一辅助沟槽和第二辅助沟槽不相连通，且对应的第一辅助栅层301a和第二辅助栅层302a不相连通。
另外，本申请实施例提供的所述第一辅助沟槽和第二辅助沟槽还可以相互连通，即，结合图3所示，为本申请实施例提供的另一种沟槽栅型IGBT芯片的结构示意图，其中，相对设置的所述第一辅助沟槽和第二辅助沟槽之间相连通，且相应的第一辅助栅层301a和第二辅助栅层302a相互连通。
其中，第一辅助沟槽和第二辅助沟槽相互连通，即在两个常规沟槽之间增加了载流子的通路，进一步提高沟槽栅型IGBT芯片的关断速度，改进了沟槽栅型IGBT芯片的反偏安全工作区性能。
此外，参考图2所示，沿所述第二方向Y，所述第一常规沟槽和第二常规沟槽之间区域被间隔设置的所述多个第一辅助沟槽划分为多个子区域；
至少一个所述子区域内设置有源极区400。
具体的，相对设置的第一辅助沟槽和第二辅助沟槽相当于将第一常规沟槽和第二常规沟槽之间分为了多个格子状区域。优选的，在第一辅助沟槽和第二辅助沟槽之间相互连通时，每个格子状区域优选为正方形。其中，本申请实施例提供的格子状区域的基区部分内形成有源极区。参考图2所示，任意一子区域中，源极区400可以占用整个格子状区域；或者，参考图3所示，任意一子区域中，源极区400可以占用格子状区域中一部分，而另一部分为基区结构，对此本申请实施例不作具体限制。
此外，在具有源极区的子区域中，需要在该子区域中设置发射极金属电极。其中，对于源极区占用整个格子状区域的情况，参考图2所示，发射极金属电极500可以全部设置于源极区400内，且发射极金属电极500向下延伸至基区100内；或者，对于格子状区域中既有源极区，又有基区的情况，参考图3所示，发射极金属电极500部分设置于源极区400内，而部分设置于该子区域内的基区100中，且发射极金属电极500向下延伸至基区100内；另外，对于格子状区域中既有源极区，又有基区的情况，发射极金属电极还可以完全设置于源极区内，本申请实施例对此不作具体限制。
进一步的，在保证不影响沟槽栅型IGBT芯片的通态压降的情况下，而提高沟槽栅型IGBT芯片的关断速度，本申请实施例提供的所有所述源极区对应所述第一辅助沟槽、第二辅助沟槽、第一常规沟槽和第二常规沟槽的长度和，等于所述第一常规沟槽和第二常规沟槽的长度和，保证了沟槽栅型IGBT芯片的总沟道宽度不变，不改变沟槽栅型IGBT芯片的导电调制效应的强度，即，不影响沟槽栅型IGBT芯片的通态压降。
其中，为了改善子区域的边角处的电场尖峰，本申请实施例提供的所述第一辅助沟槽和第二辅助沟槽的边角区域通过倒角处理，其中，倒角半径为常规沟槽宽度的一半。
进一步的，参考图4所示，为本申请实施例提供的又一种沟槽栅型IGBT芯片的结构示意图，其中，为了提高沟槽栅型IGBT芯片的性能，所述沟槽栅型IGBT芯片还包括：
位于所述基区100背离所述漂移区一侧、且位于所述第一常规沟槽背离所述第二常规沟槽一侧的至少一个第一虚沟槽；
所述第一虚沟槽内设置有第一虚栅层601a；
所述第一虚沟槽的内壁与所述第一虚栅层601a之间设置有第二栅氧化层601b。
以及，所述沟槽栅型IGBT芯片还包括：
位于所述基区100背离所述漂移区一侧、且位于所述第二常规沟槽背离所述第一常规沟槽一侧的至少一个第二虚沟槽；
所述第二虚沟槽内设置有第二虚栅层602a；
所述第二虚沟槽的内壁与所述第二虚栅层602a之间设置有第三栅氧化层602b。
需要说明的是，本申请实施例对于第一虚沟槽栅(即第一虚沟槽、第一虚栅层和第三栅氧化层的结构)的数量和第二虚沟槽栅(即第二虚沟槽、第二虚栅层和第四栅氧化层的结构)的数量不作具体限制，需要根据实际需要进行具体设计。
此外，参考图5所示，为本申请实施例提供的一种沟槽栅型IGBT芯片的制作方法，其中，沟槽栅型IGBT芯片的制作方法包括：
S1、提供一衬底。
提供一衬底，所述衬底包括漂移区和位于所述漂移区一表面上的基区；
S2、制作第一常规沟槽、第二常规沟槽、第一辅助沟槽和第二辅助沟槽。
在所述基区背离所述漂移区一侧、且沿第一方向制作第一常规沟槽和第二常规沟槽，同时在所述述基区背离所述漂移区一侧、且沿第二方向间隔制作多个第一辅助沟槽和多个第二辅助沟槽，所述第一常规沟槽、第二常规沟槽、第一辅助沟槽和第二辅助沟槽均延伸至所述漂移区，且所述第一辅助沟槽与所述第一常规沟槽相连通，所述第二辅助沟槽与所述第二常规沟槽相连通；
S3、在沟槽内制作栅氧化层后填充栅层。
在所述第一常规沟槽和第二常规沟槽栅的内壁制作第一栅氧化层，且在所述第一辅助沟槽的内壁制作第一辅助栅氧化层和在所述第二辅助沟槽的内壁制作第二辅助栅氧化层后，在所述第一常规沟槽内填充第一常规栅层、在所述第二常规沟槽内填充第二常规栅层、在所述第一辅助沟槽内填充第一辅助栅层和在所述第二辅助沟槽内填充第二辅助栅层。
在上述所有实施例中，所述第一常规沟槽延伸至所述漂移区的深度、所述第二常规沟槽延伸至所述漂移区的深度、所述第一辅助沟槽延伸至所述漂移区的深度和所述第二辅助沟槽延伸至所述漂移区的深度均相同。
另外，所述第一常规沟槽的宽度、所述第二常规沟槽的宽度、所述第一辅助沟槽的宽度和所述第二辅助沟槽的宽度均相同。此外，第一方向和第二方向相互垂直。
其中，所述第一常规栅层、第二常规栅层、第一辅助栅层和第二辅助栅层均为多晶硅栅层。以及，第一虚栅层和第二虚栅层同样为多晶硅栅层，对此本申请不作具体限制，还可以为其他材质栅层。
需要说明的是，本申请上述实施例提供的沟槽栅型IGBT芯片还包括有集电极区、集电极金属电极等结构，此与现有技术相同，故不作多余赘述。另外，为了提高沟槽栅型IGBT芯片的性能，在发射极金属电极的底部与基区的接触区域，还设置有欧姆接触区，对此需要根据实际需要进行具体选取。
此外，在所述基区和所述漂移区之间还设置有阱区。其中，以N-漂移区为例，阱区为N阱区，其浓度不小于1e16/cm3，优选为1e17/cm3。当沟槽栅型IGBT芯片包括有阱区时，由于辅助沟槽的加入，更加有效地抑制芯片内部靠近表面处的电场集中，使得阱区的掺杂浓度可以大幅提高而不影响耐压特性，从而可以大大地降低芯片导通时的压降，降低静态损耗。
本申请实施例提供了一种沟槽栅型IGBT芯片，包括至少一个元胞，所述元胞包括：漂移区；位于所述漂移区一表面上的基区；位于所述基区背离所述漂移区一侧、且沿第一方向设置的第一常规沟槽和第二常规沟槽，所述第一常规沟槽和第二常规沟槽均延伸至所述漂移区，所述第一常规沟槽内设置有第一常规栅层，所述第二常规沟槽内设置有第二常规栅层，且所述第一常规沟槽的内壁与第一常规栅层之间和所述第二常规沟槽的内壁与第二常规栅层之间均设置有一第一栅氧化层；以及，位于所述述基区背离所述漂移区一侧、且沿第二方向间隔设置的多个第一辅助沟槽和多个第二辅助沟槽，所述第一辅助沟槽和第二辅助沟槽均延伸至所述漂移区，所述第一辅助沟槽与所述第一常规沟槽相连通，所述第二辅助沟槽与所述第二常规沟槽相连通，所述第一辅助沟槽内设置有第一辅助栅层，所述第一辅助沟槽的内壁与所述第一辅助栅层之间设置有第一辅助栅氧化层，所述第二辅助沟槽内设置有第二辅助栅层，所述第二辅助沟槽的内壁与所述第二辅助栅层之间设置有第二辅助栅氧化层，其中，所述第一方向与第二方向相交。
由上述内容可知，本申请实施例提供的技术方案，通过在第一常规沟槽和第二常规沟槽之间设置第一辅助沟槽和第二辅助沟槽，且第一辅助沟槽与第一常规沟槽相连通，第二辅助沟槽与第二常规沟槽相连通，以间接缩短第一常规沟槽和第二常规沟槽之间的间距，提高了沟槽栅型IGBT芯片的关断速度，提高了沟槽栅型IGBT芯片的性能。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (12)

1.一种沟槽栅型IGBT芯片，其特征在于，包括至少一个元胞，所述元胞包括：
漂移区；
位于所述漂移区一表面上的基区；
位于所述基区背离所述漂移区一侧、且沿第一方向设置的第一常规沟槽和第二常规沟槽，所述第一常规沟槽和第二常规沟槽均延伸至所述漂移区，所述第一常规沟槽内设置有第一常规栅层，所述第二常规沟槽内设置有第二常规栅层，且所述第一常规沟槽的内壁与第一常规栅层之间和所述第二常规沟槽的内壁与第二常规栅层之间均设置有一第一栅氧化层；
以及，位于所述述基区背离所述漂移区一侧、且沿第二方向间隔设置的多个第一辅助沟槽和多个第二辅助沟槽，所述第一辅助沟槽和第二辅助沟槽均延伸至所述漂移区，所述第一辅助沟槽与所述第一常规沟槽相连通，所述第二辅助沟槽与所述第二常规沟槽相连通，所述第一辅助沟槽内设置有第一辅助栅层，所述第一辅助沟槽的内壁与所述第一辅助栅层之间设置有第一辅助栅氧化层，所述第二辅助沟槽内设置有第二辅助栅层，所述第二辅助沟槽的内壁与所述第二辅助栅层之间设置有第二辅助栅氧化层，其中，所述第一方向与第二方向相交。
2.根据权利要求1所述的沟槽栅型IGBT芯片，其特征在于，所述第一辅助沟槽和第二辅助沟槽的数量相同；
所述第一辅助沟槽和第二辅助沟槽相对设置。
3.根据权利要求2所述的沟槽栅型IGBT芯片，其特征在于，所述第一辅助沟槽和第二辅助沟槽之间相连通。
4.根据权利要求2或3所述的沟槽栅型IGBT芯片，其特征在于，沿所述第二方向，所述第一常规沟槽和第二常规沟槽之间区域被间隔设置的所述多个第一辅助沟槽划分为多个子区域；
至少一个所述子区域内设置有源极区。
5.根据权利要求4所述的沟槽栅型IGBT芯片，其特征在于，所有所述源极区对应所述第一辅助沟槽、第二辅助沟槽、第一常规沟槽和第二常规沟槽的长度和，等于所述第一常规沟槽和第二常规沟槽的长度和。
6.根据权利要求1所述的沟槽栅型IGBT芯片，其特征在于，所述第一辅助沟槽和第二辅助沟槽的边角区域通过倒角处理。
7.根据权利要求1所述的沟槽栅型IGBT芯片，其特征在于，所述沟槽栅型IGBT芯片还包括：
位于所述基区背离所述漂移区一侧、且位于所述第一常规沟槽背离所述第二常规沟槽一侧的至少一个第一虚沟槽；
所述第一虚沟槽内设置有第一虚栅层；
所述第一虚沟槽的内壁与所述第一虚栅层之间设置有第二栅氧化层。
8.根据权利要求1所述的沟槽栅型IGBT芯片，其特征在于，所述沟槽栅型IGBT芯片还包括：
位于所述基区背离所述漂移区一侧、且位于所述第二常规沟槽背离所述第一常规沟槽一侧的至少一个第二虚沟槽；
所述第二虚沟槽内设置有第二虚栅层；
所述第二虚沟槽的内壁与所述第二虚栅层之间设置有第三栅氧化层。
9.根据权利要求1所述的沟槽栅型IGBT芯片，其特征在于，所述第一常规沟槽延伸至所述漂移区的深度、所述第二常规沟槽延伸至所述漂移区的深度、所述第一辅助沟槽延伸至所述漂移区的深度和所述第二辅助沟槽延伸至所述漂移区的深度均相同。
10.根据权利要求1所述的沟槽栅型IGBT芯片，其特征在于，所述第一常规沟槽的宽度、所述第二常规沟槽的宽度、所述第一辅助沟槽的宽度和所述第二辅助沟槽的宽度均相同。
11.根据权利要求1所述的沟槽栅型IGBT芯片，其特征在于，所述沟槽栅型IGBT芯片还包括：
位于所述基区与所述漂移区之间的阱区。
12.一种沟槽栅型IGBT芯片的制作方法，其特征在于，包括：
提供一衬底，所述衬底包括漂移区和位于所述漂移区一表面上的基区；
在所述基区背离所述漂移区一侧、且沿第一方向制作第一常规沟槽和第二常规沟槽，同时在所述述基区背离所述漂移区一侧、且沿第二方向间隔制作多个第一辅助沟槽和多个第二辅助沟槽，所述第一常规沟槽、第二常规沟槽、第一辅助沟槽和第二辅助沟槽均延伸至所述漂移区，且所述第一辅助沟槽与所述第一常规沟槽相连通，所述第二辅助沟槽与所述第二常规沟槽相连通；
在所述第一常规沟槽和第二常规沟槽栅的内壁制作第一栅氧化层，且在所述第一辅助沟槽的内壁制作第一辅助栅氧化层和在所述第二辅助沟槽的内壁制作第二辅助栅氧化层后，在所述第一常规沟槽内填充第一常规栅层、在所述第二常规沟槽内填充第二常规栅层、在所述第一辅助沟槽内填充第一辅助栅层和在所述第二辅助沟槽内填充第二辅助栅层。
CN201510766095.2A 2015-11-10 2015-11-10 一种沟槽栅型igbt芯片及其制作方法 Active CN105374859B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510766095.2A CN105374859B (zh) 2015-11-10 2015-11-10 一种沟槽栅型igbt芯片及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510766095.2A CN105374859B (zh) 2015-11-10 2015-11-10 一种沟槽栅型igbt芯片及其制作方法

Publications (2)

Publication Number Publication Date
CN105374859A true CN105374859A (zh) 2016-03-02
CN105374859B CN105374859B (zh) 2018-09-14

Family

ID=55376864

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510766095.2A Active CN105374859B (zh) 2015-11-10 2015-11-10 一种沟槽栅型igbt芯片及其制作方法

Country Status (1)

Country Link
CN (1) CN105374859B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109755300A (zh) * 2018-11-28 2019-05-14 株洲中车时代电气股份有限公司 一种沟槽igbt芯片

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01198076A (ja) * 1988-02-02 1989-08-09 Mitsubishi Electric Corp 半導体装置
US20040166637A1 (en) * 2000-05-30 2004-08-26 Hiroyasu Ito Manufacturing method of semiconductor device
US20080003774A1 (en) * 2006-06-30 2008-01-03 Hynix Semiconductor Inc. Semiconductor device manufactured with a double shallow trench isolation process
JP2008252038A (ja) * 2007-03-30 2008-10-16 Toshiba Corp 半導体装置
CN100521207C (zh) * 2006-01-10 2009-07-29 株式会社电装 具有igbt和二极管的半导体器件

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01198076A (ja) * 1988-02-02 1989-08-09 Mitsubishi Electric Corp 半導体装置
US20040166637A1 (en) * 2000-05-30 2004-08-26 Hiroyasu Ito Manufacturing method of semiconductor device
CN100521207C (zh) * 2006-01-10 2009-07-29 株式会社电装 具有igbt和二极管的半导体器件
US20080003774A1 (en) * 2006-06-30 2008-01-03 Hynix Semiconductor Inc. Semiconductor device manufactured with a double shallow trench isolation process
JP2008252038A (ja) * 2007-03-30 2008-10-16 Toshiba Corp 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109755300A (zh) * 2018-11-28 2019-05-14 株洲中车时代电气股份有限公司 一种沟槽igbt芯片
CN109755300B (zh) * 2018-11-28 2020-11-10 株洲中车时代半导体有限公司 一种沟槽igbt芯片

Also Published As

Publication number Publication date
CN105374859B (zh) 2018-09-14

Similar Documents

Publication Publication Date Title
CN102842598B (zh) 用于功率半导体器件的改进的锯齿电场漂移区域结构
US10020388B2 (en) Insulated gate bipolar transistor including charge injection regions
CN101026161A (zh) 具有igbt和二极管的半导体器件
CN108461537B (zh) 一种沟槽栅电荷存储型igbt及其制作方法
JP6809586B2 (ja) 半導体装置
JPWO2019159391A1 (ja) 半導体装置
CN111146274B (zh) 一种碳化硅沟槽igbt结构及其制造方法
CN102214678A (zh) 一种功率半导体器件的3d-resurf结终端结构
CN104009072A (zh) 一种绝缘栅双极型晶体管及其制作方法
CN103681668A (zh) 半导体装置
CN106057888A (zh) 半导体装置以及半导体装置的制造方法
CN111755523A (zh) 一种具有低阻n型电子通道的超结soi-ldmos器件
CN106449741B (zh) 一种绝缘栅双极型晶体管器件结构
CN105226090A (zh) 一种绝缘栅双极晶体管及其制作方法
CN108899363B (zh) 能降低导通压降和关断损耗的沟槽栅igbt器件
CN109148572A (zh) 一种反向阻断型fs-gbt
CN107863383B (zh) 一种具有半封闭原胞的绝缘栅双极型晶体管器件结构
JP2013201287A (ja) パワー半導体装置
CN107068742B (zh) 具有不连续p型基区嵌入原胞结构的半导体器件
US20140159104A1 (en) Semiconductor device
CN106960867B (zh) 一种绝缘栅双极型晶体管器件
CN204668313U (zh) 一种新型轻穿通igbt器件
CN105374859A (zh) 一种沟槽栅型igbt芯片及其制作方法
CN103165670B (zh) 超级结器件
CN105390537A (zh) 一种沟槽栅igbt及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: The age of 412001 in Hunan Province, Zhuzhou Shifeng District Road No. 169

Patentee after: ZHUZHOU CRRC TIMES ELECTRIC Co.,Ltd.

Address before: The age of 412001 in Hunan Province, Zhuzhou Shifeng District Road No. 169

Patentee before: ZHUZHOU CSR TIMES ELECTRIC Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20201019

Address after: 412001 Room 309, floor 3, semiconductor third line office building, Tianxin hi tech park, Shifeng District, Zhuzhou City, Hunan Province

Patentee after: Zhuzhou CRRC times Semiconductor Co.,Ltd.

Address before: The age of 412001 in Hunan Province, Zhuzhou Shifeng District Road No. 169

Patentee before: ZHUZHOU CRRC TIMES ELECTRIC Co.,Ltd.