CN105355547B - 栅极的制作方法及存储器件的制作方法 - Google Patents
栅极的制作方法及存储器件的制作方法 Download PDFInfo
- Publication number
- CN105355547B CN105355547B CN201410415615.0A CN201410415615A CN105355547B CN 105355547 B CN105355547 B CN 105355547B CN 201410415615 A CN201410415615 A CN 201410415615A CN 105355547 B CN105355547 B CN 105355547B
- Authority
- CN
- China
- Prior art keywords
- grid
- protective layer
- layer
- preparation layers
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
本申请公开了一种栅极的制作方法及存储器件的制作方法。栅极的制作方法包括:将衬底分为第一区域和第二区域;在第一区域上形成第一栅极,在第二区域上形成上表面高于第一栅极上表面的第二栅极预备层;在衬底上形成连续覆盖第一栅极、第一区域裸露表面、以及第二栅极预备层的预保护层;处理预保护层,并形成上表面齐平的保护层;在保护层上形成掩膜;沿掩膜顺序刻蚀保护层和第二栅极预备层,形成第二栅极;去除掩膜以及剩余的保护层,形成包括第一栅极和第二栅极的栅极。上述栅极的制作方法通过形成满足厚度要求的掩膜,减少了刻蚀过程对栅极造成的损伤。
Description
技术领域
本发明涉及半导体集成电路制作领域,具体而言,涉及一种栅极的制作方法及存储器件的制作方法。
背景技术
存储器是集成电路中一种重要部件,其尺寸小,密度高,在半导体领域中应用广泛。随着集成电路的集成度不断提高,集成电路中存储器的集成密度也越来越大。现有存储器的栅极通常包括逻辑栅和控制栅,其中逻辑栅形成于逻辑电路区上,控制栅形成于核心存储区上。
如图1至图5所示,现有存储器的栅极的制作方法包括以下步骤:将衬底分为逻辑电路区110′和核心存储区130′,形成如图1所示的基体结构;在逻辑电路区110′上形成第一介质层210′和逻辑栅310′,在核心存储区130′上依次形成第二介质预备层230″和控制栅预备层330″,且控制栅预备层330″上表面高于逻辑栅310′上表面,形成如图2所示的基体结构;在衬底上形成连续覆盖逻辑栅310′、逻辑电路区110′裸露表面以及控制栅预备层330″的保护层410′,形成如图3所示的基体结构;在保护层410′上形成抗反射涂层510′和光刻胶层530′,形成如图4所示的基体结构;通过对核心存储区中控制栅预备层330″进行光刻及刻蚀,形成控制栅330′和第二介质层230′,去除剩余的抗反射涂层510′、光刻胶层530′和保护层410′,形成如图5所示的基体结构。
目前现有的储存器的栅极在制备过程中,在形成抗反射涂层510′的过程中通常采用旋涂法,将抗反射材料旋涂在保护层上,形成上表面齐平的抗反射涂层510′,并在该抗反射涂层510′上形成上表面齐平光刻胶层530′以符合后续的光刻要求。然而,在实际操作过程中,通常是根据预备形成的抗反射涂层510′的厚度调制适量的抗反射涂层材料,但往往所形成的抗反射涂层的厚度却无法满足刻蚀要求,进而造成所形成的控制栅的上表面受损或控制栅和逻辑栅的上表面同时受损(如图6所示),进而降低存储器的稳定性.。为了改善这一问题,操作人员曾试图通过增加抗反射涂层材料的用量,以增加抗反射涂层的厚度,然而,在增加抗反射涂层材料的用量的情况下,又会有部分抗反射涂层510′因为材料用量过多而发生溶解,进而无法完成后续的光刻及刻蚀工艺。如何解决上述问题,已经成为研发人员的一个新的研发课题。
发明内容
本发明旨在提供一种栅极的制作方法及存储器件的制作方法,以解决现有栅极的刻蚀制作过程中存在刻蚀工艺会对栅极的表面造成损伤的问题。
为了实现上述目的,根据本发明的一个方面,提供了一种栅极的制作方法,该栅极包括第一栅极和第二栅极,第二栅极的上表面高于第一栅极的上表面,该栅极的制作方法包括:将衬底分为第一区域和第二区域;在第一区域上形成第一栅极,在第二区域上形成上表面高于第一栅极上表面的第二栅极预备层;在衬底上形成连续覆盖第一栅极、第一区域裸露表面、以及第二栅极预备层的预保护层;处理预保护层,并形成上表面齐平的保护层;在保护层上形成掩膜;沿掩膜顺序刻蚀保护层和第二栅极预备层,形成第二栅极;去除掩膜以及剩余的保护层,形成包括第一栅极和第二栅极的栅极。
进一步地,在上述栅极的制作方法中,形成上表面齐平的保护层的步骤包括:在预保护层的表面上旋涂可牺牲材料,形成上表面齐平的可牺牲材料层;顺序刻蚀可牺牲材料层和预保护层,形成上表面齐平的保护层。
进一步地,在上述栅极的制作方法中,预保护层的厚度为可牺牲材料层的厚度为
进一步地,在上述栅极的制作方法中,保护层包括第一保护层和第二保护层,形成上表面齐平的保护层的步骤包括:在预保护层的表面上旋涂可牺牲材料,形成上表面齐平的可牺牲材料层;顺序刻蚀可牺牲材料层和预保护层,形成上表面齐平的第一保护层;在第一保护层上形成第二保护层,以形成保护层。
进一步地,在上述栅极的制作方法中,预保护层的厚度为第二保护层413的厚度为可牺牲材料层的厚度为
进一步地,在上述栅极的制作方法中,刻蚀可牺牲材料层和预保护层的工艺为干法刻蚀,可牺牲材料层的材料为与预保护层的材料刻蚀选择比为0.9~1.1的材料。
进一步地,在上述栅极的制作方法中,可牺牲材料层的材料选自旋涂的抗反射涂层或无定型碳的一种;保护层的材料为化学气相沉积的无定型碳。
进一步地,在上述栅极的制作方法中,第一区域为逻辑区,第二区域为核心存储区,第一栅极为逻辑栅极,第二栅极为控制栅极。
进一步地,在上述栅极的制作方法中,在第一区域上形成第一栅极,在第二区域上形成上表面高于第一栅极上表面的第二栅极预备层的步骤包括:在第一区域上形成第一介质预备层,以及在第二区域上形成上表面高于第一介质预备层上表面的第二介质预备层;在第一介质预备层和第二介质预备层上形成栅极预备层,栅极预备层包括位于第一区域上的第一栅极预备层和位于第二区域上的第二栅极预备层;刻蚀第一栅极预备层和第一介质预备层,形成第一栅极和第一介质层。
进一步地,在上述栅极的制作方法中,在第一区域上形成第一介质预备层,以及在第二区域上形成第二介质预备层的步骤包括:在第一区域和第二区域上形成介质预备层;蚀刻去除位于第一区域上的介质预备层,形成位于第二区域上的第二介质预备层;在第一区域上形成第一介质预备层;优选地,第二介质预备层为ONO层,第一介质预备层为氧化物层。
进一步地,在上述栅极的制作方法中,第二介质预备层比第一介质层高
进一步地,在上述栅极的制作方法中,栅极预备层为多层结构,形成栅极预备层的步骤包括:在第一介质预备层和第二介质预备层上依次形成除最外层栅极预备子层以外的各栅极预备子层;依次刻蚀位于第二区域上的各栅极预备子层相应于欲形成第二栅极的部分,以形成延伸至第二介质层中的连接通孔;在已形成的栅极预备子层外表面上以及连接通孔内形成最外层栅极预备子层,以形成栅极预备层。
进一步地,在上述栅极的制作方法中,在沿掩膜刻蚀保护层和第二栅极预备层,形成第二栅极的步骤中,同时刻蚀第二介质预备层,形成第二介质层。
进一步地,在上述栅极的制作方法中,掩膜包括依次设置于保护层上的抗反射涂层和具有开口的光刻胶层,形成掩膜的步骤包括:在保护层上依次形成抗反射涂层和光刻胶层;通过光刻在第二区域上的光刻胶层上形成开口,形成掩膜。
根据本发明的另一方面,提供了一种存储器件的制作方法,包括在衬底上制作栅极以及源、漏极的步骤,其中栅极的制作方法为本申请所提供的栅极的制作方法。
应用本申请的技术方案,增加形成上表面齐平的保护层的步骤,避免了形成厚度不均衡的掩膜的问题。进而通过形成满足厚度要求的掩膜,避免了刻蚀过程对栅极造成损伤。
附图说明
构成本申请的一部分的说明书附图用来提供对本发明的进一步理解,本发明的示意性实施例及其说明用于解释本发明,并不构成对本发明的不当限定。在附图中:
图1示出了在现有栅极的制作方法中,将衬底分为逻辑区和核心存储区后的基体的剖面结构示意图;
图2示出了在图1所示逻辑区上形成第一介质层和逻辑栅,核心存储区上形成第二介质预备层和上表面高于逻辑栅上表面的控制栅预备层后的基体的剖面结构示意图;
图3示出了形成连续覆盖图2所示逻辑栅、逻辑区裸露表面以及控制栅预备层的保护层后的基体的剖面结构示意图;
图4示出了在图3所示保护层上形成抗反射涂层和光刻胶后的基体的剖面结构示意图;
图5示出了刻蚀图4所示核心存储区上的控制栅预备层,形成控制栅和第二介质层后,去除剩余抗反射涂层、光刻胶和保护层后的基体的剖面结构示意图;
图6示出了用现有栅极的制作方法得到的栅极的电镜照片;
图7示出了根据本申请实施方式所提供的栅极的制作方法的流程示意图;
图8示出了根据本申请实施方式所提供的栅极的制作方法,将衬底分为第一区域和第二区域后的基体的剖面结构示意图;
图9示出了在图8所示衬底的第一区域上形成第一栅极,并在衬底的第二区域上形成上表面高于第一栅极上表面的第二栅极预备层后的基体的剖面结构示意图;
图10示出了形成连续覆盖图9所示第一栅极、第一区域裸露表面、以及第二栅极预备层的预保护层后的基体的剖面结构示意图;
图11示出了在图10所示预保护层上形成上表面平齐的可牺牲材料层后的基体的剖面结构示意图;
图12a示出了刻蚀图11所示可牺牲材料层以及预保护层,形成上表面齐平的保护层后的基体的剖面结构示意图;
图12b示出了刻蚀图11所示可牺牲材料层以及预保护层,形成第一保护层,并进一步在第一保护层上形成第二保护层,进而获得包括第一保护层和第二保护层的保护层后的基体的剖面结构示意图;
图13示出了在图12a所示保护层上形成掩膜后的基体的剖面结构示意图;
图14示出了沿图13所示掩膜顺序刻蚀保护层和第二栅极预备层后的基体的剖面结构示意图;
图15示出了去除图14所示掩膜以及剩余的保护层,形成包括第一栅极和第二栅极的栅极后的基体的剖面结构示意图。
具体实施方式
需要说明的是,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本发明。
需要注意的是,这里所使用的术语仅是为了描述具体实施方式,而非意图限制根据本申请的示例性实施方式。如在这里所使用的,除非上下文另外明确指出,否则单数形式也意图包括复数形式,此外,还应当理解的是,当在本说明书中使用属于“包含”和/或“包括”时,其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
为了便于描述,在这里可以使用空间相对术语,如“在……之上”、“在……上方”、“在……上表面”、“上面的”等,用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是,空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如,如果附图中的器件被倒置,则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而,示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位(旋转90度或处于其他方位),并且对这里所使用的空间相对描述作出相应解释。
由背景技术可知,现有栅极的刻蚀制作过程中存在刻蚀工艺会对栅极的表面造成损伤的问题,本申请的发明人对上述问题进行了大量研究。在一次偶然的机会,发明人发现在存储器栅极的制作步骤中,逻辑栅的上表面、控制栅预备层的上表面以及衬底之间具有一定的高度差。虽然这种高度差通常会小于100nm,但依然会造成逻辑栅、逻辑区裸露表面以及控制栅预备层上表面不等高的情况,就造成了在这些结构上所形成的保护层表面呈现不平整的“台阶结构”。其中,位于逻辑区裸露表上的保护层的高度最低,位于控制栅预备层上的保护层的高度最高。而在保护层上形成抗反射涂层的过程中,虽然所形成的抗反射涂层是齐平的,但是由于位于其下方的保护层的上表面呈现不平整的“台阶结构”。这就导致了抗反射涂层的厚度不均衡的问题。在随后刻蚀控制栅预备层形成控制栅的过程中,由于抗反射涂层的厚度不均衡,形成于逻辑栅上的抗反射涂层的厚度要小于形成于控制栅预备层表面上的抗反射涂层,更小于形成于衬底其他位置上的抗反射涂层的厚度。进而使得逻辑栅和控制栅预备层表面上的抗反射涂层的厚度不能满足后续光刻及刻蚀过程对抗反射涂层的厚度的要求。因此,在对第二栅极预备层进行光刻及刻蚀时,刻蚀工艺会对控制栅的上表面造成损害,或者同时在控制栅和逻辑栅的上表面造成不同程度的损伤。
为了克服上述问题,在本申请中提供了一种栅极的制作方法。该栅极包括第一栅极和第二栅极,第二栅极的上表面高于第一栅极的上表面。如图7所示,该栅极的制作方法包括:将衬底分为第一区域和第二区域;在第一区域上形成第一栅极,在第二区域上形成上表面高于第一栅极上表面的第二栅极预备层;在衬底上形成连续覆盖第一栅极、第一区域裸露表面、以及第二栅极预备层的预保护层;处理预保护层,并形成上表面齐平的保护层;在保护层上形成掩膜;沿掩膜顺序刻蚀保护层和第二栅极预备层,形成第二栅极;去除掩膜以及剩余的保护层,形成包括第一栅极和第二栅极的栅极。
在本申请所提供的上述栅极的制作方法中,增加形成上表面齐平的保护层的步骤,避免了形成厚度不均衡的掩膜的问题。进而通过形成满足厚度要求的掩膜,避免了刻蚀过程对栅极造成损伤。
下面将更详细地描述根据本申请的示例性实施方式。然而,这些示例性实施方式可以由多种不同的形式来实施,并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是,提供这些实施方式是为了使得本申请的公开彻底且完整,并且将这些示例性实施方式的构思充分传达给本领域普通技术人员,在附图中,为了清楚起见,扩大了层和区域的厚度,并且使用相同的附图标记表示相同的器件,因而将省略对它们的描述。
图8至图15示出了本申请提供的栅极的制作方法中,经过各个步骤后得到的栅极的剖面结构示意图。下面将结合图8至图15,进一步说明本申请所提供的栅极的制作方法。本申请所提供的栅极的制作方法包括以下步骤:
将衬底分为第一区域110和第二区域130,形成如图8所示的基体结构。本领域的技术人员可以根据所制作栅极的用途,将衬底划分为具有不同功能的区域。当所制作的栅极用于存储器件时,上述步骤的一种优选实施方式为:将衬底分为用于制作逻辑电路器件的逻辑区(相当于图7中第一区域110)和用于制作存储器件的核心存储区(相当于图8中第二区域130)。
将衬底分为第一区域110和第二区域130的步骤之后,在第一区域110上形成第一栅极310,在第二区域130上形成上表面高于第一栅极310上表面的第二栅极预备层330′,形成如图9所示的基体结构。本领域的技术人员可以根据所制作栅极的用途,制作上述第一栅极310和第二栅极预备层330′。其中第一栅极310和第二栅极预备层330′上表面之间高度差可以是因为栅极自身高度所引起的,也可以是通过在栅极和衬底之间设置不同高度的介质层所引起的。
当制作存储器件的栅极时,第一栅极310和第二栅极预备层330′上表面之间高度差通常是通过在栅极和衬底之间设置不同高度的介质层所引起的。此时,上述步骤的一种优选实施方式为:在第一区域110上形成第一介质预备层,以及在第二区域130上形成第二介质预备层230′;在第一介质预备层和第二介质预备层230′上形成栅极预备层,栅极预备层包括位于第一区域110上的第一栅极预备层和位于第二区域130上的第二栅极预备层330′;刻蚀第一栅极预备层和第一介质预备层,形成第一栅极310和位于第一栅极310和第一区域110的衬底之间的第一介质层210,进而形成如图9所示的基体结构。
在第一区域110上形成第一介质预备层,以及在第二区域130上形成第二介质预备层230′的步骤中,本领域的技术人员可以根据现有技术对第一介质预备层和第二介质预备层230′的组成及高度进行设置。在制作存储器件的栅极时,一种优选实施方式中,形成第一介质预备层和第二介质预备层230′的步骤包括:在第一区域110和第二区域130上形成介质预备层;蚀刻去除位于第一区域110上的介质预备层,形成位于第二区域130上的第二介质预备层230′;在第一区域110上形成第一介质预备层。优选地,第二介质预备层为ONO层,第一介质预备层为氧化物层;第二介质预备层比第一介质预备层高
在第一介质预备层和第二介质预备层230′上形成栅极预备层的步骤中,栅极预备层可以为一层或多层。当栅极预备层为多层时,形成栅极预备层的一种优选实施方式为:在第一介质预备层和第二介质预备层上依次形成除最外层栅极预备子层以外的各栅极预备子层;依次刻蚀位于第二区域130上的各栅极预备子层相应于欲形成第二栅极的部分形成延伸至第二介质层中的连接通孔;在上述已形成的栅极预备子层外表面上以及连接通孔内形成最外层栅极预备子层,以形成栅极预备层。当栅极预备层为多层时,沉积形成栅极预备层的过程中产生的应力较小,使得栅极预备层中的缺陷等较少,从而能够提高所制作栅极的稳定性。
在第一区域110上形成第一栅极310,在第二区域130上形成上表面高于第一栅极310上表面的第二栅极预备层330′的步骤之后,在衬底上形成连续覆盖第一栅极310、第一区域110裸露表面、以及第二栅极预备层330′的预保护层,形成如图10所示的基体结构。上述预保护层的材料为化学气相沉积的无定型碳。上述预保护层的厚度可以依照逻辑栅和第二栅极预备层330′之间的高度差以及后续工艺的窗口大小进行设置。在制作存储器件的栅极时,形成了厚度为的预保护层410′。
在衬底上形成连续覆盖第一栅极310、第一区域110裸露表面、以及第二栅极预备层330′的预保护层410′的步骤之后,处理预保护层410′,并形成上表面齐平的保护层410(如图12a和图12b所示)。这种处理预保护层410′,形成上表面齐平的保护层410的方法可以采用本领域技术人员的常用手段,例如采用化学机械抛光对保护层的表面进行平坦化的方法。
在本发明的一种优选的方式中,上述形成上表面齐平的保护层410步骤包括:在预保护层410′的表面上旋涂可牺牲材料,形成上表面齐平的可牺牲材料层430,形成如图11所示的基体结构。进一步顺序刻蚀可牺牲材料层430和所述预保护层410′,形成上表面齐平的保护层410,形成如图12a所示的基体结构。采用这种方式时,优选预保护层410′的厚度为可牺牲材料层430的厚度为所形成的保护层410的厚度(第二栅极上方的保护层的厚度)为
在本发明的另一种优选的方式中,上述形成上表面齐平的保护层410的步骤包括:在预保护层410′的表面上旋涂可牺牲材料,形成上表面齐平的可牺牲材料层430,形成如图11所示的基体结构。顺序刻蚀可牺牲材料层430和预保护层410′,形成上表面齐平的第一保护层411;在第一保护层411上形成第二保护层413,以形成包括第一保护层411和第二保护层413的保护层410,进而形成如图12b所示的基体结构。在采用这种实施方式时,优选预保护层410′的厚度为可牺牲材料层430′的厚度为第二保护层413的厚度为所形成的保护层410的厚度(第二栅极上方的保护层的厚度)为
在采用上述两种实施方式时,通过旋涂的方式形成可牺牲材料,一方面形成一个齐平的上表面,便于通过刻蚀的方法形成具有齐平上表面的保护层410,另一方面增加了后续刻蚀过程中的待刻蚀层的厚度,避免对预保护层410′刻蚀的过程中损伤位于其下方的功能区域。采用这种方式所形成的保护层410上表面齐平,有利于在后续的光刻及刻蚀工艺中,进一步在保护层410上形成满足厚度要求的抗反射涂层或光刻胶,从而避免了光刻及刻蚀过程对栅极造成损伤。在实际操作中可以根据预保护层410′的厚度以及后续所欲形成的保护层410的厚度在上述两种实施方式中选择更为适当的方法进行操作。
在本申请的上述步骤中,可牺牲材料层的材料可以与预保护层的材料相同,优选地,可牺牲材料层430的材料为与预保护层410′的材料刻蚀选择比为0.9~1.1的材料。当可牺牲材料层430的材料可以与预保护层410′的材料具有上述刻蚀选择比时,刻蚀后形成的保护层410的表面更加平齐。优选地,可牺牲材料层430的材料包括但不限于抗反射涂层材料和无定型碳;保护层410的材料包括但不限于无定型碳。刻蚀可牺牲材料层430和预保护层410′的工艺为干法刻蚀。
形成上表面齐平的保护层410的步骤之后,在保护层410上形成掩膜500,进而形成如图13所示的基体结构。本领域额技术人员可以根据现有技术,选择满足光刻工艺需求的掩膜材料,比如抗反射材料、光刻胶等。在本申请的一种优选实施方式中,掩膜500包括依次设置于保护层410上的抗反射涂层510和光刻胶层530,形成掩膜500的步骤包括:在保护层410上依次形成抗反射涂层510和光刻胶层530;通过光刻在第二区域130上的光刻胶层530上形成开口531,形成掩膜500,进而形成如图13所示的基体结构。
完成在保护层上形成掩膜500的步骤之后,沿掩膜500顺序刻蚀保护层410和第二栅极预备层330′,形成第二栅极330,形成如图14所示的基体结构。上述保护层410和第二栅极预备层330′的刻蚀工艺为干法刻蚀,优选为等离子刻蚀。在本申请的一种优选实施方式中,上述步骤为:在刻蚀保护层410和第二栅极预备层330′,形成第二栅极330,进而形成如图14所示的基体结构。
在本申请的上述步骤中,本领域的技术人员可以根据需刻蚀的保护层410和第二栅极预备层330′的厚度,选择合适的刻蚀工艺条件。在本申请的一种优选实施方式中,采用等离子工艺刻蚀保护层和第二栅极预备层330′,其工艺条件为:以C4F8和N2为刻蚀气体,刻蚀压力为20~100毫托,刻蚀功率为1000~2500瓦。
沿掩膜500顺序刻蚀保护层410和第二栅极预备层330′,形成第二栅极330的步骤之后,去除掩膜500以及剩余的保护层410,形成包括第一栅极310和第二栅极330的栅极,形成了如图15所示的基体结构。去除掩膜以及剩余的保护层的工艺包括但不限于采用湿法工艺、灰化,上述工艺为本领域的现有技术,在此不再赘述。
同时,本申请还提供了一种存储器件的制作,包括在衬底上制作栅极以及源、漏极,其中栅极的制作方法为本申请所提供的栅极的制作方法。
从以上的描述中,可以看出,本发明上述的实施例实现了如下技术效果:
(1)通过在栅极制作的过程中,增加形成上表面齐平的保护层的步骤,避免了形成厚度不均衡的掩膜的问题。进而通过形成满足厚度要求的掩膜,避免了刻蚀过程对栅极造成损伤。
(2)在栅极制作的过程中,通过旋涂的方式在保护层上形成可牺牲材料,一方面形成一个齐平的上表面,便于通过刻蚀的方法形成具有齐平上表面的保护层,另一方面增加了后续刻蚀过程中的待刻蚀层的厚度,避免对预保护层刻蚀的过程中损伤位于其下方的功能区域。
以上所述仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (14)
1.一种栅极的制作方法,所述栅极包括第一栅极和第二栅极,所述第二栅极的上表面高于所述第一栅极的上表面,其特征在于,所述栅极的制作方法包括:
将衬底分为第一区域和第二区域;
在所述第一区域上形成第一栅极,在所述第二区域上形成上表面高于所述第一栅极上表面的第二栅极预备层;
在所述衬底上形成连续覆盖所述第一栅极、所述第一区域裸露表面、以及所述第二栅极预备层的预保护层;
处理所述预保护层,并形成上表面齐平的保护层;
在所述保护层上形成掩膜;
沿所述掩膜顺序刻蚀所述保护层和第二栅极预备层,形成第二栅极;
去除所述掩膜以及剩余的所述保护层,形成包括第一栅极和第二栅极的所述栅极;
所述保护层包括第一保护层和第二保护层,所述形成上表面齐平的保护层的步骤包括:
在所述预保护层的表面上旋涂可牺牲材料,形成上表面齐平的可牺牲材料层;
顺序刻蚀所述可牺牲材料层和所述预保护层,形成上表面齐平的第一保护层;
在所述第一保护层上形成第二保护层,以形成所述保护层。
2.根据权利要求1所述的制作方法,其特征在于,形成上表面齐平的所述保护层的步骤包括:
在所述预保护层的表面上旋涂可牺牲材料,形成上表面齐平的可牺牲材料层;
顺序刻蚀所述可牺牲材料层和所述预保护层,形成上表面齐平的所述保护层。
3.根据权利要求2所述的制作方法,其特征在于,所述预保护层的厚度为所述可牺牲材料层的厚度为
4.根据权利要求1所述的制作方法,其特征在于,所述预保护层的厚度为所述第二保护层的厚度为所述可牺牲材料层的厚度为
5.根据权利要求1或2所述的制作方法,其特征在于,刻蚀所述可牺牲材料层和所述预保护层的工艺为干法刻蚀,所述可牺牲材料层的材料为与所述预保护层的材料刻蚀选择比为0.9~1.1的材料。
6.根据权利要求5所述的制作方法,其特征在于,所述可牺牲材料层的材料选自旋涂的抗反射涂层或无定型碳的一种;所述保护层的材料为化学气相沉积的无定型碳。
7.根据权利要求1所述的制作方法,其特征在于,所述第一区域为逻辑区,所述第二区域为核心存储区,所述第一栅极为逻辑栅极,所述第二栅极为控制栅极。
8.根据权利要求7所述的制作方法,其特征在于,在所述第一区域上形成第一栅极,在所述第二区域上形成上表面高于所述第一栅极上表面的第二栅极预备层的步骤包括:
在所述第一区域上形成第一介质预备层,以及在第二区域上形成上表面高于所述第一介质预备层上表面的第二介质预备层;
在所述第一介质预备层和所述第二介质预备层上形成栅极预备层,所述栅极预备层包括位于所述第一区域上的第一栅极预备层和位于所述第二区域上的第二栅极预备层;
刻蚀所述第一栅极预备层和所述第一介质预备层,形成所述第一栅极和第一介质层。
9.根据权利要求8所述的制作方法,其特征在于,在所述第一区域上形成第一介质预备层,以及在所述第二区域上形成所述第二介质预备层的步骤包括:
在所述第一区域和第二区域上形成介质预备层;
蚀刻去除位于所述第一区域上的介质预备层,形成位于所述第二区域上的所述第二介质预备层;
在所述第一区域上形成所述第一介质预备层;
优选地,所述第二介质预备层为ONO层,所述第一介质预备层为氧化物层。
10.根据权利要求9所述的制作方法,其特征在于,所述第二介质预备层比所述第一介质层高
11.根据权利要求8所述的制作方法,其特征在于,所述栅极预备层为多层结构,形成所述栅极预备层的步骤包括:
在所述第一介质预备层和所述第二介质预备层上依次形成除最外层栅极预备子层以外的各栅极预备子层;
依次刻蚀位于所述第二区域上的各所述栅极预备子层相应于欲形成所述第二栅极的部分,以形成延伸至所述第二介质预备层中的连接通孔;
在已形成的所述栅极预备子层外表面上以及所述连接通孔内形成最外层栅极预备子层,以形成所述栅极预备层。
12.根据权利要求8所述的制作方法,其特征在于,在沿所述掩膜刻蚀所述保护层和第二栅极预备层,形成第二栅极的步骤中,同时刻蚀部分所述第二介质预备层,形成第二介质层。
13.根据权利要求1所述的制作方法,其特征在于,所述掩膜包括依次设置于所述保护层上的抗反射涂层和具有开口的光刻胶层,形成所述掩膜的步骤包括:
在所述保护层上依次形成抗反射涂层和光刻胶层;以及
通过光刻在所述第二区域上的光刻胶层上形成开口,形成所述掩膜。
14.一种存储器件的制作方法,包括在衬底上制作栅极以及源、漏极的步骤,其特征在于,所述栅极的制作方法为权利要求1至13中任一项所述的制作方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410415615.0A CN105355547B (zh) | 2014-08-21 | 2014-08-21 | 栅极的制作方法及存储器件的制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410415615.0A CN105355547B (zh) | 2014-08-21 | 2014-08-21 | 栅极的制作方法及存储器件的制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105355547A CN105355547A (zh) | 2016-02-24 |
CN105355547B true CN105355547B (zh) | 2019-04-12 |
Family
ID=55331489
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410415615.0A Active CN105355547B (zh) | 2014-08-21 | 2014-08-21 | 栅极的制作方法及存储器件的制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105355547B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107993922B (zh) * | 2017-11-30 | 2020-12-01 | 上海华力微电子有限公司 | 避免控制栅形成中刻蚀返工导致无定型碳膜剥落的方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1239826A (zh) * | 1998-06-24 | 1999-12-29 | 世大积体电路股份有限公司 | 快闪存储器分离栅极结构的制造方法 |
CN1424761A (zh) * | 2001-12-04 | 2003-06-18 | 株式会社东芝 | 半导体装置及其制造方法 |
KR100832024B1 (ko) * | 2006-12-27 | 2008-05-26 | 주식회사 하이닉스반도체 | 반도체 소자의 절연막 평탄화방법 |
CN101770954A (zh) * | 2008-12-29 | 2010-07-07 | 中芯国际集成电路制造(上海)有限公司 | 快闪存储器的形成方法 |
-
2014
- 2014-08-21 CN CN201410415615.0A patent/CN105355547B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1239826A (zh) * | 1998-06-24 | 1999-12-29 | 世大积体电路股份有限公司 | 快闪存储器分离栅极结构的制造方法 |
CN1424761A (zh) * | 2001-12-04 | 2003-06-18 | 株式会社东芝 | 半导体装置及其制造方法 |
KR100832024B1 (ko) * | 2006-12-27 | 2008-05-26 | 주식회사 하이닉스반도체 | 반도체 소자의 절연막 평탄화방법 |
CN101770954A (zh) * | 2008-12-29 | 2010-07-07 | 中芯国际集成电路制造(上海)有限公司 | 快闪存储器的形成方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105355547A (zh) | 2016-02-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107731846B (zh) | 提高沟道通孔均一性的三维存储器形成方法 | |
TWI691106B (zh) | 磁穿隧接面結構、磁穿隧接面單元的形成方法、與包含多個磁穿隧接面單元的記憶裝置的形成方法 | |
US9831117B2 (en) | Self-aligned double spacer patterning process | |
KR101573954B1 (ko) | 포토레지스트 더블 패터닝 | |
US9230809B2 (en) | Self-aligned double patterning | |
US8278223B2 (en) | Method for forming hole pattern | |
JP2008518463A5 (zh) | ||
CN108565216B (zh) | 双大马士革通孔工艺的返工方法 | |
KR20170135896A (ko) | 듀얼 주파수 용량성 결합 플라즈마(ccp)를 사용한 euv 내성이 있는 트렌치 및 홀 패터닝 | |
TW200947554A (en) | Reducing damage to low-k materials during photoresist stripping | |
US20150144883A1 (en) | Forming recessed structure with liquid-deposited solution | |
US10256110B2 (en) | Self-aligned patterning process utilizing self-aligned blocking and spacer self-healing | |
TW201203311A (en) | Method for forming contact hole of semiconductor device | |
EP3618103A1 (en) | A patterning method | |
CN105355547B (zh) | 栅极的制作方法及存储器件的制作方法 | |
CN105575784B (zh) | 分离栅极式闪存的制作方法及分离栅极式闪存 | |
CN110783341A (zh) | 3d存储器件中台阶结构的形成方法 | |
TW201025418A (en) | Methods of forming a photoresist-comprising pattern on a substrate | |
Aydemir et al. | Prevention of sidewall redeposition of etched byproducts in the dry Au etch process | |
TW201901806A (zh) | 半導體裝置的製作方法 | |
CN108091555A (zh) | 一种半导体器件的制造方法 | |
CN105374736B (zh) | 接触孔的制作方法 | |
CN109216185A (zh) | 一种半导体器件的制备方法 | |
JP6307851B2 (ja) | ステンシルマスク及びその製造方法 | |
CN104347516B (zh) | 一种制作嵌入式闪存的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |