CN105336794B - 沟渠式肖特基二极管 - Google Patents

沟渠式肖特基二极管 Download PDF

Info

Publication number
CN105336794B
CN105336794B CN201410401583.9A CN201410401583A CN105336794B CN 105336794 B CN105336794 B CN 105336794B CN 201410401583 A CN201410401583 A CN 201410401583A CN 105336794 B CN105336794 B CN 105336794B
Authority
CN
China
Prior art keywords
semiconductor layer
schottky diode
layer
epitaxial layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410401583.9A
Other languages
English (en)
Other versions
CN105336794A (zh
Inventor
叶昇平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PANJIT CO Ltd
Original Assignee
PANJIT CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PANJIT CO Ltd filed Critical PANJIT CO Ltd
Priority to CN201410401583.9A priority Critical patent/CN105336794B/zh
Publication of CN105336794A publication Critical patent/CN105336794A/zh
Application granted granted Critical
Publication of CN105336794B publication Critical patent/CN105336794B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes
    • H01L29/8725Schottky diodes of the trench MOS barrier type [TMBS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种沟渠式肖特基二极管,包含:一基板、一n型的磊晶层、数个p型的半导体层、数个氧化层、一连接该基板的第一电极,以及一连接该磊晶层的第二电极。该磊晶层位于该基板上,并包括数个沟槽。所述半导体层分别位于所述沟槽,每一半导体层的材料功函数大于或等于4.8电子伏特。所述氧化层分别位于所述沟槽并且分别位于每一半导体层与该磊晶层之间。通过所述沟槽填入具有高功函数的p型半导体层,使本发明具有较佳的顺向偏压特性。因此,本发明在能承受高逆向偏压的同时,还具有良好的顺偏特性,同时还保有肖特基元件切换快速的优点。

Description

沟渠式肖特基二极管
技术领域
本发明涉及一种二极管,特别是涉及一种结合有肖特基(Schottky)接面的沟渠式肖特基二极管。
背景技术
参阅图1,为一种现有沟渠式肖特基二极管,包含:一基板11、一位于该基板11上的磊晶层12、数个半导体层13、数个氧化层14、一第一电极15,以及一第二电极16。该基板11为n型的硅基板。该磊晶层12为n型半导体,并具有数个彼此间隔且自其顶面向下凹陷的沟槽121。所述半导体层13分别填入所述沟槽121,其材料为n型多晶硅。所述氧化层14分别位于所述沟槽121,并且分别位于每一半导体层13与该磊晶层12之间。该第一电极15位于该基板11的底面。该第二电极16位于该磊晶层12的顶面。其中,该磊晶层12、所述氧化层14与所述半导体层13三者之间形成类似于MOS(Metal-Oxide-Semiconductor)结构。而该第二电极16与该磊晶层12的接面之间则形成金属-半导体接触的肖特基(Schottky)接面,进而形成肖特基位障(Schottky Barrier)。具有上述沟渠设计及肖特基接面的结构,一般又可称为TMBS(Trench MOS Barrier Schottky)。
结合有肖特基特性的元件,通常具有可高速切换、开关快速的优点。然而,实务上发现,上述结构的沟渠式肖特基二极管,当制作为可承受较高的逆向偏压的元件时(也就是具有高崩溃电压(Breakdown Voltage)),其顺向偏压特性会变差,换句话说,要产生相同电流时所需的顺向偏压必须加大。故该沟渠式肖特基二极管有待改良。
发明内容
本发明的目的在于提供一种可承受高逆向偏压,且顺向偏压特性佳的沟渠式肖特基二极管。
本发明沟渠式肖特基二极管,包含:一个基板、一个位于该基板上的n型的磊晶层、一个连接该基板的第一电极,以及一个第二电极,该磊晶层包括一个朝向该基板的第一面、一个相反于该第一面的第二面,以及数个自该第二面朝向该第一面凹设的沟槽。该沟渠式肖特基二极管还包含数个p型的半导体层以及数个氧化层,所述半导体层分别位于所述沟槽,每一个半导体层的材料功函数大于或等于4.8电子伏特,所述氧化层分别位于所述沟槽并且分别位于每一个半导体层与该磊晶层之间;该第二电极位于该磊晶层的第二面上且覆盖所述半导体层。
本发明所述的沟渠式肖特基二极管,所述半导体层为p型多晶硅,该磊晶层为n型多晶硅,该基板为n型的硅基板,且该基板的载子浓度大于该磊晶层的载子浓度。
本发明所述的沟渠式肖特基二极管,所述半导体层的材料功函数为4.8~5.27电子伏特。
本发明所述的沟渠式肖特基二极管,所述氧化层的厚度为1500~3000埃。
本发明所述的沟渠式肖特基二极管,该磊晶层的阻抗值为0.8~5.0欧姆。
本发明所述的沟渠式肖特基二极管,所述沟槽的深度为1.5~3.0微米,宽度为0.3~1.0微米。
本发明所述的沟渠式肖特基二极管,该沟渠式肖特基二极管的崩溃电压大于或等于60伏特。
本发明所述的沟渠式肖特基二极管,该沟渠式肖特基二极管的崩溃电压大于或等于100伏特。
本发明所述的沟渠式肖特基二极管,该沟渠式肖特基二极管的崩溃电压大于或等于100伏特,所述半导体层的材料功函数为4.9~5.27电子伏特。
本发明所述的沟渠式肖特基二极管,每一个半导体层的载子浓度为10-19cm-3~10-21cm-3
本发明的有益效果在于:通过所述沟槽填入具有高功函数的p型半导体层,从而使本发明具有较佳的顺向偏压特性,而且本发明可承受高逆向偏压。因此,本发明在能承受高逆向偏压的同时,还具有良好的顺偏特性,确实达到本发明的目的。
附图说明
图1是一种现有沟渠式肖特基二极管的侧视剖视示意图;
图2是本发明沟渠式肖特基二极管的一实施例的侧视剖视示意图;
图3是本发明与一比较例1的逆向电流-逆向偏压特性曲线;
图4是本发明与该比较例1的顺向电流-顺向偏压特性曲线;
图5是本发明与一比较例2的逆向电流-逆向偏压特性曲线;及
图6是本发明与该比较例2的顺向电流-顺向偏压特性曲线。
具体实施方式
下面结合附图及实施例对本发明进行详细说明。
参阅图2,本发明沟渠式肖特基二极管的一实施例包含:一基板21、一磊晶层22、数个半导体层23、数个氧化层24、一第一电极25,以及一第二电极26。
该基板21为n型的硅基板,且该基板21的载子浓度大于该磊晶层22的载子浓度。
该磊晶层22位于该基板21上,并包括一朝向该基板21的第一面221、一相反于该第一面221的第二面222,以及数个自该第二面222朝向该第一面221凹设的沟槽223。该磊晶层22为n型的半导体材料,具体而言为n型多晶硅。
所述半导体层23分别位于所述沟槽223,并且未接触该磊晶层22。所述半导体层23为p型多晶硅,每一半导体层23的材料功函数较佳地大于或等于4.8电子伏特(eV)。通过调整所述半导体层23的载子浓度,可以改变其功函数,每一半导体层23的载子浓度较佳地为10-19cm-3~10-21cm-3
所述氧化层24分别位于所述沟槽223,并且分别位于每一半导体层23与该磊晶层22之间,进而将所述半导体层23与该磊晶层22隔开。本实施例的氧化层24为二氧化硅。
该第一电极25大致呈薄层状地覆盖该基板21的一远离该磊晶层22的表面上,在本实施例中相当于位于基板21的下表面。该第一电极25可以使用具有导电性的金属材料。
该第二电极26位于该磊晶层22的第二面222上,且覆盖所述半导体层23与所述氧化层24。该第二电极26使用可导电的金属材料,并且依据本发明制作成不同工作电压的元件时,可以选择使用不同材料,例如可以使用钼(Mo)、镍钒合金(NiV)、铂(Pt)等金属。
本发明使用时,该磊晶层22、所述氧化层24与所述半导体层23三者之间形成类似于MOS(Metal-Oxide-Semiconductor)结构。其中该磊晶层22为n型多晶硅,相当于MOS中的半导体,所述氧化层24相当于MOS中的氧化物,所述半导体层23虽非金属材料,但扮演着类似于MOS中的金属的角色。此外,该第二电极26与该磊晶层22之间则形成金属-半导体接面,进而形成具有肖特基位障(Schottky Barrier)的肖特基接触。其中,本发明以p型的半导体层23填入所述沟槽223,相较于现有使用n型多晶硅材料(功函数约为4.17eV左右),本发明的所述半导体层23的功函数为4.8eV以上,属于高功函数材料。由于材料功函数会影响MOS特性,故本发明使用高功函数的p型半导体层23,可以改变元件的能带分布、电位分布、电容、电压等特性,进而造成电流特性改变,如此使本发明可制作为能应用于高逆向偏压元件(也就是高崩溃电压的元件),同时于顺向偏压下的电流特性又可大幅改善,也就是说,只要较低的顺向偏压就能使元件产生足够的电流。
本发明沟渠式肖特基二极管的崩溃电压(相当于额定工作电压)可以大于或等于60伏特(V),较佳地大于或等于100伏特。当本发明应用于耐受较高逆向偏压的元件时,由于逆向偏压愈高,该磊晶层22的阻抗值就必须愈高才能耐高电压。而要提升磊晶层22的阻抗值时,表示其载子浓度必须愈低,此时填入所述沟槽223中的半导体层23材料对于MOS整体的效能控制与影响性就会愈高,加上所述半导体层23为高功函数材料时,对整个电场、电位与电流等效应都有较大影响。此外,元件的崩溃电压愈大时,所述氧化层24的厚度必须愈大以耐受高压。
更进一步来说,本发明崩溃电压大于或等于60伏特时,较佳地,所述半导体层23的功函数为4.8~5.27电子伏特,所述氧化层24的厚度为1500~3000埃该磊晶层22的阻抗值为0.8~5.0欧姆(Ω),所述沟槽223的深度为1.5~3.0微米(μm),宽度为0.3~1.0μm,上述的厚度、阻抗值、深度、宽度等尺寸设计,皆是为了配合该崩溃电压大于或等于60伏特而设计。而当本发明崩溃电压大于或等于100伏特时,较佳地,所述半导体层23的功函数为4.9~5.27电子伏特,所述氧化层24的厚度为2000~3000埃,该磊晶层22的阻抗值为0.9~5.0Ω,所述沟槽223的深度为2~3.0μm,宽度为0.6~1.0μm,上述的厚度、阻抗值、深度、宽度等尺寸设计,皆是为了配合该崩溃电压大于或等于100伏特而设计。
举例来说,以崩溃电压为60~100V而言,可作如下设计:所述氧化层24的厚度可以为1500~2000埃,该磊晶层22的阻抗值可以为0.8~1.2Ω,所述沟槽223的深度可以为1.5~2.5μm,宽度可以为0.3~0.5μm。以崩溃电压为100~120V而言,可作如下设计:所述氧化层24的厚度可以为2000~3000埃,该磊晶层22的阻抗值可以为0.9~1.3Ω,所述沟槽223的深度可以为2~3μm,宽度可以为0.6~0.8μm。
本发明上述数值限定的原因在于:当半导体层23的功函数太小时,会有顺向偏压特性不佳的缺点,但由于材料载子浓度的限制,功函数最高为5.27电子伏特。当氧化层24厚度太薄时无法耐受高逆向偏压,而氧化层24至一定厚度即可达到足够耐受逆向偏压的效果,因此氧化层24亦不需过厚。而该磊晶层22的阻抗值限定亦是为了具有足够的耐受逆向偏压效果。所述沟槽223深度太浅时,有逆向偏压不足,逆向漏电流过高的缺点,太深时有顺向偏压增加的缺点;所述沟槽223宽度太小时,有顺向偏压增加的缺点,太大时有逆向漏电流过大的缺点。
参阅图3、图4,图3为本发明与一比较例1的逆向电流-逆向偏压特性曲线。该比较例1与本发明的结构大致相同,两者的崩溃电压皆为100V,不同处在于该比较例1为现有肖特基二极管,填入其沟槽的材料为功函数约为4.17eV的n型半导体,本发明则使用功函数约为4.8eV的p型半导体。图3显示本发明与该比较例1的逆向偏压特性接近。图4为本发明与该比较例1的顺向电流-顺向偏压特性曲线,显示本发明在较低的顺向偏压下,即能产生与该比较例1相同大小的电流,故本发明相较于比较例1具有较佳的顺向偏压特性。
参阅图5、图6,图5为本发明与一比较例2的逆向电流-逆向偏压特性曲线。该比较例2与本发明的结构大致相同,而且两者的崩溃电压皆为200V左右。不同处在于,该比较例2为现有肖特基二极管,填入其沟槽的材料为n型半导体,本发明则使用功函数约为5.02eV的p型半导体。图5显示本发明与该比较例2的逆向偏压特性接近。图6为本发明与该比较例2的顺向电流-顺向偏压特性曲线,显示本发明在较低的顺向偏压下,即能产生与该比较例2相同大小的电流,故本发明具有较佳的顺向偏压特性。
综上所述,通过于所述沟槽223填入具有高功函数的p型半导体层23,从而使本发明具有较佳的顺向偏压特性,而且本发明可承受高逆向偏压,可应用于60伏特、100伏特、200伏特、250伏特或是更高工作电压的元件。因此,本发明在能承受高逆向偏压的同时,还具有良好的低顺向偏压特性,同时还保有肖特基元件的切换快速的优点。而且由于半导体层23的p型多晶硅材料可以利用化学气相沉积(CVD)设备形成,能与现有制程设备相容。此外,由于以往要改变沟渠式肖特基二极管的元件特性,大部分都是于沟槽的宽度、深度、间距等尺寸上作变化,而本发明通过改良填入沟槽中的材料来达到改善顺向偏压特性的目的,实为前所未见的创新设计。

Claims (6)

1.一种沟渠式肖特基二极管,包含:一个基板、一个位于该基板上的n型的磊晶层、一个连接该基板的第一电极,以及一个第二电极,该磊晶层包括一个朝向该基板的第一面、一个相反于该第一面的第二面,以及数个自该第二面朝向该第一面凹设的沟槽,其特征在于:该沟渠式肖特基二极管还包含数个p型的半导体层以及数个氧化层,所述半导体层分别位于所述沟槽,所述氧化层分别位于所述沟槽并且分别位于每一个半导体层与该磊晶层之间;该第二电极位于该磊晶层的第二面上且覆盖所述半导体层;所述半导体层的材料功函数为4.8~5.27电子伏特;所述氧化层的厚度为1500~3000埃;该磊晶层的阻抗值为0.8~5.0欧姆;所述沟槽的深度为1.5~3.0微米,宽度为0.3~1.0微米。
2.如权利要求1所述的沟渠式肖特基二极管,其特征在于:所述半导体层为p型多晶硅,该磊晶层为n型多晶硅,该基板为n型的硅基板,且该基板的载子浓度大于该磊晶层的载子浓度。
3.如权利要求1至2中任一权利要求所述的沟渠式肖特基二极管,其特征在于:该沟渠式肖特基二极管的崩溃电压大于或等于60伏特。
4.如权利要求3所述的沟渠式肖特基二极管,其特征在于:该沟渠式肖特基二极管的崩溃电压大于或等于100伏特。
5.如权利要求1所述的沟渠式肖特基二极管,其特征在于:该沟渠式肖特基二极管的崩溃电压大于或等于100伏特,所述半导体层的材料功函数为4.9~5.27电子伏特。
6.如权利要求1所述的沟渠式肖特基二极管,其特征在于:每一个半导体层的载子浓度为10-19cm-3~10-21cm-3
CN201410401583.9A 2014-08-14 2014-08-14 沟渠式肖特基二极管 Active CN105336794B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410401583.9A CN105336794B (zh) 2014-08-14 2014-08-14 沟渠式肖特基二极管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410401583.9A CN105336794B (zh) 2014-08-14 2014-08-14 沟渠式肖特基二极管

Publications (2)

Publication Number Publication Date
CN105336794A CN105336794A (zh) 2016-02-17
CN105336794B true CN105336794B (zh) 2018-10-19

Family

ID=55287209

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410401583.9A Active CN105336794B (zh) 2014-08-14 2014-08-14 沟渠式肖特基二极管

Country Status (1)

Country Link
CN (1) CN105336794B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102290350A (zh) * 2010-06-18 2011-12-21 飞兆半导体公司 利用cmp技术的具有平坦表面的沟槽mos势垒肖特基整流器
CN102326256A (zh) * 2009-02-19 2012-01-18 飞兆半导体公司 用于改进沟槽屏蔽式半导体装置和肖特基势垒整流器装置的结构和方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8227855B2 (en) * 2009-02-09 2012-07-24 Fairchild Semiconductor Corporation Semiconductor devices with stable and controlled avalanche characteristics and methods of fabricating the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102326256A (zh) * 2009-02-19 2012-01-18 飞兆半导体公司 用于改进沟槽屏蔽式半导体装置和肖特基势垒整流器装置的结构和方法
CN102290350A (zh) * 2010-06-18 2011-12-21 飞兆半导体公司 利用cmp技术的具有平坦表面的沟槽mos势垒肖特基整流器

Also Published As

Publication number Publication date
CN105336794A (zh) 2016-02-17

Similar Documents

Publication Publication Date Title
TWI724160B (zh) 溝槽式金氧半型肖特基二極體
US11631765B2 (en) Method of manufacturing insulated gate semiconductor device with injection suppression structure
CN110352498B (zh) 沟槽mos型肖特基二极管
JP5774205B2 (ja) 半導体装置
US9263515B2 (en) Super-junction schottky PIN diode
TWI593119B (zh) 高壓渠溝接合屏障肖特基二極體
CN101783345A (zh) 一种沟槽型半导体整流器及其制造方法
CN106601789B (zh) 一种氮化镓基肖特基势垒整流器
CN102945806B (zh) 集成肖特基二极管的mos器件的制造方法
CN105810754A (zh) 一种具有积累层的金属氧化物半导体二极管
KR20150078759A (ko) 실리콘 카바이드 쇼트키 다이오드 및 그의 제조 방법
US20200287060A1 (en) Schottky barrier diode
JP7284721B2 (ja) ダイオード
CN105633172A (zh) 肖特基势垒二极管及其制备方法
CN104465793B (zh) 肖特基势垒二极管和用于制造肖特基势垒二极管的方法
CN108735808A (zh) 半导体开关元件及其制造方法
CN110223980A (zh) 半导体装置
US7709864B2 (en) High-efficiency Schottky rectifier and method of manufacturing same
KR101669987B1 (ko) 경사 이온 주입을 이용한 실리콘 카바이드 트렌치 모스 장벽 쇼트키 다이오드 및 그의 제조 방법
JP2006352006A (ja) 整流素子およびその製造方法
CN109119489A (zh) 一种复合结构的金属氧化物半导体二极管
US20150255629A1 (en) Semiconductor device
TW201125129A (en) Schottkydiode
CN105336794B (zh) 沟渠式肖特基二极管
CN102456570A (zh) 一种肖特基二极管的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant