CN105336778B - 场效应管的制造方法和场效应管 - Google Patents

场效应管的制造方法和场效应管 Download PDF

Info

Publication number
CN105336778B
CN105336778B CN201410356202.XA CN201410356202A CN105336778B CN 105336778 B CN105336778 B CN 105336778B CN 201410356202 A CN201410356202 A CN 201410356202A CN 105336778 B CN105336778 B CN 105336778B
Authority
CN
China
Prior art keywords
layer
grid column
epitaxial layer
sections
effect tube
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410356202.XA
Other languages
English (en)
Other versions
CN105336778A (zh
Inventor
赵圣哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Founder Microelectronics Co Ltd
Original Assignee
Peking University Founder Group Co Ltd
Shenzhen Founder Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University Founder Group Co Ltd, Shenzhen Founder Microelectronics Co Ltd filed Critical Peking University Founder Group Co Ltd
Priority to CN201410356202.XA priority Critical patent/CN105336778B/zh
Publication of CN105336778A publication Critical patent/CN105336778A/zh
Application granted granted Critical
Publication of CN105336778B publication Critical patent/CN105336778B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种场效应管的制造方法和场效应管,其中,制造方法包括:在硅片中的外延层的表面形成分隔设置的两段栅列,每一段栅列包括栅氧化部和多晶硅部,所述栅氧化部形成在所述外延层和多晶硅部之间;在所述外延层中形成体区;在所述两段栅列之间形成导电硅化物;在所述外延层中形成源区;在所述外延层、两段栅列和导电硅化物的表面形成介质层,并刻蚀接触孔;在所述介质层表面和接触孔中形成金属层,以形成场效应管。本发明提供的场效应管的制造方法和场效应管能够降低场效应管中寄生的氧化物电容和耗尽层电容,以提高场效应管的动态性能。

Description

场效应管的制造方法和场效应管
技术领域
本发明涉及半导体芯片制造技术,尤其涉及一种场效应管的制造方法和场效应管。
背景技术
场效应管是电压控制的一种放大器件,是组成数字集成电路的基本单元。其中,垂直双扩散金属氧化物半导体场效应管(Vertical Double-diffused Metal OxideSemiconductor,简称VDMOS)是场效应管中的一种,其具有接近无限大的静态输入阻抗特性,具有较快的开关时间等优点,并广泛的应用于电机调速、逆变器、不间断电源、电子开关、高保真音响、汽车电器以及电子镇流器等领域中。
VDMOS器件的结构通常是在形成有外延层的硅片表面依次形成有栅氧化层、多晶硅层、介质层和金属层,且在外延层的边缘形成有P-体区和N+源区。由于外延层和多晶硅层都是导电物质,栅氧化层是绝缘物质,因此,多晶硅层、栅氧化层和外延层之间会形成了一种寄生的氧化物电容,该氧化物电容属于寄生电容的一种,会影响VDMOS器件的动态特性。并且,在VDMOS器件工作的过程中,由于在P-体区与外延层的交界处会形成一个高阻区域,该高阻区域称为耗尽层,该耗尽层的存在相当于产生了一个耗尽层电容,也属于寄生电容中的一种,因此同样会影响VDMOS器件的动态特性。
发明内容
本发明提供一种场效应管的制造方法和场效应管,用于降低场效应管中寄生的氧化物电容和耗尽层电容,以提高场效应管的动态性能。
本发明实施例提供一种场效应管的制造方法,包括:
在硅片中的外延层表面形成分隔设置的两段栅列,每一段栅列包括栅氧化部和多晶硅部,所述栅氧化部形成在所述外延层和多晶硅部之间;
在所述两段栅列之间形成导电硅化物;
在所述外延层中形成体区和源区;
在所述外延层、两段栅列和导电硅化物的表面形成介质层,并刻蚀接触孔;
在所述介质层表面和接触孔中形成金属层,以形成场效应管。
如上所述的场效应管的制造方法,在外延层的表面形成分隔设置的两段栅列,每一段栅列包括栅氧化部和多晶硅部,所述栅氧化部形成在所述外延层和多晶硅部之间,包括:
在外延层的表面依次形成栅氧化层和多晶硅层;
对所述栅氧化层和多晶硅层进行刻蚀,以形成分隔设置的两段栅列,每一段栅列包括栅氧化部和多晶硅部。
如上所述的场效应管的制造方法,在所述两段栅列之间形成导电硅化物之前,所述方法还包括:
分别在每段所述栅列的两侧形成氧化硅墙。
如上所述的场效应管的制造方法,在所述两段栅列之间形成导电硅化物,包括:
在所述两段栅列之间的两个氧化硅墙之间形成金属钛区;
对所述金属钛区进行退火处理,以使所述金属钛区与所述外延层中的硅材料融合而形成导电硅化物。
如上所述的场效应管的制造方法,在所述两段栅列之间的两个氧化硅墙之间形成金属钛区,包括:
在所述外延层表面形成金属钛层;
对所述金属钛层进行光刻,以在所述两段栅列之间的两个氧化硅墙之间形成金属钛区。
如上所述的场效应管的制造方法,分别在每段所述栅列的两侧形成氧化硅墙,包括:
在所述外延层表面形成氧化硅层;
对所述氧化硅层进行刻蚀,以分别在两段所述栅列的两侧形成氧化硅墙。
如上所述的场效应管的制造方法,在所述外延层中形成体区,包括:
在所述外延层的表面涂覆胶体;
去除所述外延层中待形成体区部分表面的胶体;
对所述待形成体区部分注入P型离子;
对所述P型离子进行驱入,以形成体区。
如上所述的场效应管的制造方法,在所述外延层中形成源区,包括:
在所述外延层的表面涂覆胶体;
去除所述外延层中待形成源区部分表面的胶体;
对所述待形成源区部分注入N型离子,以形成源区。
如上所述的场效应管的制造方法,对所述栅氧化层和多晶硅层进行刻蚀,包括:
采用干法刻蚀对所述栅氧化层和多晶硅层进行刻蚀。
本发明实施例还提供一种场效应管,包括:形成有外延层的硅片,在所述外延层中形成的体区和源区;
所述外延层的表面设置有分隔设置的两段栅列,每一段栅列包括栅氧化部和多晶硅部,所述栅氧化部设置在所述外延层和多晶硅部之间;
所述两段栅列之间设置有导电硅化物结构;
所述外延层、两段栅列和导电硅化物结构的表面设置有介质层,所述介质层上开设有接触孔;
在所述介质层表面和接触孔中设置有金属层。
本发明实施例提供的技术方案通过在外延层的表面形成分隔设置的包含栅氧化部和多晶硅部的两段栅列,且在两段栅列之间形成导电硅化物,不但能够减小场效应管中寄生的氧化物电容,还能够减小寄生的耗尽层电容,进一步提高场效应管的动态性能。
附图说明
图1为本发明实施例提供的场效应管制造方法的流程图;
图2为本发明实施例提供的场效应管制造方法中形成栅氧化层的结构示意图;
图3为本发明实施例提供的场效应管制造方法中形成多晶硅层的结构示意图;
图4为本发明实施例提供的场效应管制造方法中形成栅列的结构示意图;
图5为本发明实施例提供的场效应管制造方法中形成体区的结构示意图;
图6为本发明实施例提供的场效应管制造方法中形成氧化硅层的结构示意图;
图7为本发明实施例提供的场效应管制造方法中形成氧化硅墙的结构示意图;
图8为本发明实施例提供的场效应管制造方法中形成金属钛区的结构示意图;
图9为本发明实施例提供的场效应管制造方法中形成源区的结构示意图;
图10为本发明实施例提供的场效应管制造方法中形成介质层和金属层的结构示意图。
附图标记:
1-衬底; 2-外延层; 3-栅氧化层;
4-多晶硅层; 5-栅列; 6-体区;
7-氧化硅层; 8-氧化硅墙; 9-金属钛区;
10-源区; 11-介质层; 12-金属层。
具体实施方式
图1为本发明实施例提供的场效应管制造方法的流程图。本实施例提供的制造方法可适用于VDMOS,也适用于其他类型的场效应管。如图1所示,该方法可以包括如下几个步骤:
步骤10、在硅片中的外延层的表面形成分隔设置的两段栅列,每一段栅列包括栅氧化部和多晶硅部,栅氧化部形成在外延层和多晶硅部之间。
步骤20、在两段栅列之间形成导电硅化物。
步骤30、在外延层中形成体区和源区。
步骤40、在外延层、两段栅列和导电硅化物的表面形成介质层,并刻蚀接触孔。
步骤50、在介质层表面和接触孔中形成金属层,以形成场效应管。
上述步骤10中,选用形成有衬底和外延层的硅片,其中,衬底为N+型,外延层为N-型。在外延层的表面形成相互分离的两段栅列,每一段栅列都包括有栅氧化部和多晶硅部,其中,栅氧化部设置在外延层和多晶硅部之间。两段栅列之间的距离可以根据硅片的尺寸以及将要执行步骤30中待形成体区部分的尺寸来确定,例如:两段栅列之间的距离可以略小于待形成体区部分之间的距离,以减少外延层与栅氧化部的接触面积,进而减少多晶硅部、栅氧化部与外延层产生寄生的氧化物电容。
在步骤20中,在两段栅列之间形成导电硅化物,在场效应管工作的过程中,导电硅化物的存在能够使得耗尽层变薄,也相当于降低了寄生的耗尽层电容。导电硅化物可采用金属材料,并与硅片中的硅材料相融合而形成导电硅化物。
本实施例提供的技术方案通过在外延层的表面形成分隔设置的包含栅氧化部和多晶硅部的两段栅列,且在两段栅列之间形成导电硅化物,不但能够减小场效应管中寄生的氧化物电容,还能够减小寄生的耗尽层电容,进一步提高场效应管的动态性能。
下面对上述各步骤的具体操作过程进行详细的说明:
步骤10中,在外延层的表面形成分隔设置的两段栅列,其具体实现方式有很多中,可以先形成其中的栅氧化部,再形成多晶硅部;或者可以采用如下方式:
在外延层的表面依次形成栅氧化层和多晶硅层,具体的,可参照图2,图2为本发明实施例提供的场效应管制造方法中形成栅氧化层的结构示意图。硅片上依次形成有N+型衬底1和N-型外延层2,首先在外延层2的表面形成栅氧化层3,栅氧化层3的材料可以为二氧化硅,可采用现有技术中常用的技术手段来实现。
图3为本发明实施例提供的场效应管制造方法中形成多晶硅层的结构示意图。如图3所示,在形成栅氧化层3之后,在栅氧化层3的表面再形成多晶硅层4,具体可采用气相沉淀法先在栅氧化层3的表面形成多晶硅层4。
图4为本发明实施例提供的场效应管制造方法中形成栅列的结构示意图。如图4所示,在栅氧化层3和多晶硅层4形成之后,可对栅氧化层3和多晶硅层4进行刻蚀,具体可采用干法刻蚀,将栅氧化层3和多晶硅层4的中心和边缘分别刻蚀并去除,保留下来的部分形成两段栅列5,两段栅列5之间相互分隔。并且每段栅列5均包含栅氧化部和多晶硅部。
由于外延层的物质和多晶硅层的物质都是导电物质,栅氧化层的物质是绝缘物质,则在多晶硅层4、栅氧化层3和外延层2之间可形成了一种寄生的氧化物电容。但执行上述步骤10之后,形成两端栅列,减少了栅氧化层3与外延层2的接触面积,也就降低了由多晶硅层4、栅氧化层3和外延层2之间形成的寄生的氧化物电容,在一定程度上提高了场效应管的动态性能。
在执行步骤10之后,可以形成体区,可采用现有技术中常用的实现方式。本实施例提供一种具体的实现方式:
图5为本发明实施例提供的场效应管制造方法中形成体区的结构示意图。如图5所示,可以在外延层2的表面涂覆胶体,形成胶层,然后将待形成体区部分表面的胶体去除。具体可采用曝光显影法,例如采用正性光敏树脂胶,将正性光敏树脂胶涂覆在外延层2的表面。由于正性光敏树脂胶的特性为受光照而发生变性,从而易溶于氢氧化钾KOH等溶剂,因此,可采用相应的光照掩膜遮盖在外延层2上方,并对待形成体区部分表面的正性光敏树脂胶进行光照,以使该部分胶体受光照而发生变性,之后采用氢氧化钾等溶剂对胶层进行清洗,以去除待形成体区部分表面的胶体,而保留外延层2表面其余部分的胶体。然后,在待形成体区部分形成P型体区,具体的,可对待形成体区部分注入P型离子,并对P型离子进行驱入,以形成体区6。P型离子可以为硼离子。之后,将外延层2表面的胶层全部去除,例如,可采用能溶解该正性光敏树脂胶的溶液对胶层进行清洗,形成图5所示的结构。
图6为本发明实施例提供的场效应管制造方法中形成氧化硅层的结构示意图,图7为本发明实施例提供的场效应管制造方法中形成氧化硅墙的结构示意图。进一步的,可以分别在两段栅列5的两侧形成氧化硅墙,氧化硅墙将多晶硅部和栅氧化部的侧部围起来,以对其进行保护。形成氧化硅墙的过程可参照如图6和图7的方式:首先,在外延层2和两段栅列5的表面形成氧化硅层7,然后对氧化硅层7进行刻蚀,仅保留每段栅列5两侧的氧化硅物质,以形成氧化硅墙8,而将其与部分的氧化硅物质去除。
上述形成氧化硅墙8的步骤可以在形成体区6之前执行,也可以在形成体区6之后执行,具体执行顺序和方式可以由技术人员来设定。
在形成氧化硅墙8之后,可以执行步骤20,即在两段栅列5之间形成导电硅化物。图8为本发明实施例提供的场效应管制造方法中形成金属钛区的结构示意图,如图8所示,具体的,是在两段栅列5之间相对的氧化硅墙8的中间形成导电硅化物。例如,在两个相对的氧化硅墙8之间生长金属钛,形成金属钛区9,然后对金属钛区9进行退火处理,以使金属钛与外延层2中的硅材料融合而形成导电硅化物,具体为硅化钛。在场效应管工作的过程中,导电硅化物的存在能够降低耗尽层的厚度,相当于减小了耗尽层电容。
上述形成金属钛区9的实现方式具体可以为:在外延层2的表面形成金属钛层,然后对金属钛层进行光刻,保留相对的两个氧化硅墙之间的金属钛,以形成金属钛区9,将其与部分的金属钛去除。
在形成导电硅化物之后,可以在外延层2中形成源区。图9为本发明实施例提供的场效应管制造方法中形成源区的结构示意图,如图9所示,首先,在外延层2的表面涂覆胶体,然后将待形成源区部分表面的胶体去除,然后对待形成源区部分注入N型离子,以形成源区10。具体的实现方式可参照现有技术中常用的方式。
上述形成源区10可以在形成导电硅化物之后执行,也可以在形成导电硅化物之前执行,具体可由本领域技术人员自行设定。
图10为本发明实施例提供的场效应管制造方法中形成介质层和金属层的结构示意图。如图10所示,在形成源区10之后,在两段栅列5的表面以及金属钛区9的表面形成介质层11,并刻蚀形成接触孔13,具体可参照现有技术中常用的方式。最后在硅片表面淀积形成金属层12,也即在外延层2表面、介质层11表面以及接触孔13中淀积形成金属层12,完成场效应管的制造过程。
上述技术方案通过在外延层的表面形成分隔设置的包含栅氧化部和多晶硅部的两段栅列,且在两段栅列之间形成导电硅化物,不但能够减小场效应管中寄生的氧化物电容,还能够减小寄生的耗尽层电容,进一步提高场效应管的动态性能。
另外,本实施例还提供一种场效应管,如图10所示的结构,该场效应管可以包括:硅片、设置在硅片上的外延层2、设置在外延层2上的体区6和源区10、设置在外延层2表面上的两段栅列5、设置在两段栅列5之间的导电硅化物结构、介质层11和金属层12。
其中,两段栅列5分隔设置,每一段栅列5包括栅氧化部和多晶硅部,栅氧化部设置在多晶硅部和外延层2之间。介质层11设置在外延层2、两段栅列5和导电硅化物结构的表面,外延层2上还开设有接触孔13。金属层12设置在介质层11表面和接触孔13中。
上述场效应管的制造过程可参照上述内容,此处不再赘述。本实施例提供的场效应管通过在外延层的表面形成分隔设置的包含栅氧化部和多晶硅部的两段栅列,且在两段栅列之间形成导电硅化物,不但能够减小场效应管中寄生的氧化物电容,还能够减小寄生的耗尽层电容,进一步提高场效应管的动态性能。
最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (7)

1.一种场效应管的制造方法,其特征在于,包括:
在硅片中的外延层表面形成分隔设置的两段栅列,每一段栅列包括栅氧化部和多晶硅部,所述栅氧化部形成在所述外延层和多晶硅部之间;
在所述两段栅列之间形成导电硅化物;
在所述外延层中形成体区和源区;
在所述外延层、两段栅列和导电硅化物的表面形成介质层,并刻蚀接触孔;
在所述介质层表面和接触孔中形成金属层,以形成场效应管;
在外延层的表面形成分隔设置的两段栅列,每一段栅列包括栅氧化部和多晶硅部,所述栅氧化部形成在所述外延层和多晶硅部之间,包括:
在外延层的表面依次形成栅氧化层和多晶硅层;
对所述栅氧化层和多晶硅层进行刻蚀,以形成分隔设置的两段栅列,每一段栅列包括栅氧化部和多晶硅部;
在所述两段栅列之间形成导电硅化物之前,所述方法还包括:
分别在每段所述栅列的两侧形成氧化硅墙;
在所述两段栅列之间形成导电硅化物,包括:
在所述两段栅列之间的两个氧化硅墙之间形成金属钛区;
对所述金属钛区进行退火处理,以使所述金属钛区与所述外延层中的硅材料融合而形成导电硅化物。
2.根据权利要求1所述的场效应管的制造方法,其特征在于,在所述两段栅列之间的两个氧化硅墙之间形成金属钛区,包括:
在所述外延层表面形成金属钛层;
对所述金属钛层进行光刻,以在所述两段栅列之间的两个氧化硅墙之间形成金属钛区。
3.根据权利要求1所述的场效应管的制造方法,其特征在于,分别在每段所述栅列的两侧形成氧化硅墙,包括:
在所述外延层表面形成氧化硅层;
对所述氧化硅层进行刻蚀,以分别在两段所述栅列的两侧形成氧化硅墙。
4.根据权利要求1所述的场效应管的制造方法,其特征在于,在所述外延层中形成体区,包括:
在所述外延层的表面涂覆胶体;
去除所述外延层中待形成体区部分表面的胶体;
对所述待形成体区部分注入P型离子;
对所述P型离子进行驱入,以形成体区。
5.根据权利要求1所述的场效应管的制造方法,其特征在于,在所述外延层中形成源区,包括:
在所述外延层的表面涂覆胶体;
去除所述外延层中待形成源区部分表面的胶体;
对所述待形成源区部分注入N型离子,以形成源区。
6.根据权利要求2-3任一项所述的场效应管的制造方法,其特征在于,对所述栅氧化层和多晶硅层进行刻蚀,包括:
采用干法刻蚀对所述栅氧化层和多晶硅层进行刻蚀。
7.一种场效应管,由权利要求1所述的制造方法得到,其特征在于,包括:硅片、设置在所述硅片上的外延层、设置在所述外延层上的体区和源区、设置在所述外延层表面上的两段栅列、设置在所述两段栅列之间的导电硅化物结构、介质层和金属层;
其中,两段所述栅列分隔设置,每一段栅列包括栅氧化部和多晶硅部,所述栅氧化部设置在所述外延层和多晶硅部之间,每段所述栅列的两侧设置有氧化硅墙,两段栅列之间相对的氧化硅墙的中间设置有所述导电硅化物结构;
所述介质层设置在所述外延层、两段栅列和导电硅化物结构的表面,所述外延层上还开设有接触孔;
所述金属层设置在所述介质层表面和所述接触孔中。
CN201410356202.XA 2014-07-24 2014-07-24 场效应管的制造方法和场效应管 Active CN105336778B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410356202.XA CN105336778B (zh) 2014-07-24 2014-07-24 场效应管的制造方法和场效应管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410356202.XA CN105336778B (zh) 2014-07-24 2014-07-24 场效应管的制造方法和场效应管

Publications (2)

Publication Number Publication Date
CN105336778A CN105336778A (zh) 2016-02-17
CN105336778B true CN105336778B (zh) 2019-04-23

Family

ID=55287195

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410356202.XA Active CN105336778B (zh) 2014-07-24 2014-07-24 场效应管的制造方法和场效应管

Country Status (1)

Country Link
CN (1) CN105336778B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103035726A (zh) * 2011-09-30 2013-04-10 马克西姆综合产品公司 双栅极vdmos器件
CN103035725A (zh) * 2011-09-30 2013-04-10 马克西姆综合产品公司 双栅极捆扎的vdmos器件

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9136352B2 (en) * 2009-07-31 2015-09-15 Fuji Electric Co., Ltd. Manufacturing method of semiconductor apparatus and semiconductor apparatus

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103035726A (zh) * 2011-09-30 2013-04-10 马克西姆综合产品公司 双栅极vdmos器件
CN103035725A (zh) * 2011-09-30 2013-04-10 马克西姆综合产品公司 双栅极捆扎的vdmos器件

Also Published As

Publication number Publication date
CN105336778A (zh) 2016-02-17

Similar Documents

Publication Publication Date Title
CN104040693B (zh) 一种金属氧化物tft器件及制造方法
CN105448983B (zh) 一种半导体器件及其制造方法和电子装置
TW200903655A (en) Method of fabricating high-voltage MOS having doubled-diffused drain
JP2010157720A (ja) 半導体素子及びその製造方法
CN104752180B (zh) 半导体器件的形成方法
CN105845727B (zh) 一种高耐压半导体器件及其制造方法
US20150325671A1 (en) Transistor device
CN105336778B (zh) 场效应管的制造方法和场效应管
CN102751198B (zh) 半导体器件中mos晶体管的形成方法
CN102376578A (zh) 实现双应力应变技术的方法
CN103123898B (zh) 超级结双扩散金属氧化物半导体器件的制作方法
CN103928342B (zh) 一种硅纳米线隧穿场效应晶体管及其制作方法
CN104022034B (zh) 半导体结构的形成方法
CN103367159B (zh) 半导体结构的形成方法
CN102446857B (zh) 一种用于提高半导体器件性能的硅化物掩模刻蚀方法
US9818774B2 (en) Fabrication method of pixel structure
CN106356304A (zh) 半导体制作工艺
CN105097540B (zh) 平面vdmos器件的制造方法
CN103295913B (zh) 改善半导体器件负偏压温度不稳定性的方法
CN102610528B (zh) 减小半导体器件栅诱导漏极泄漏的方法、mos器件制造方法
CN106158961B (zh) 平面型vdmos器件制作方法
CN102738008A (zh) 沟槽场效应晶体管的制作方法
CN103187248B (zh) 一种混合晶向绝缘体上锗晶片及器件的制备方法
CN101800179A (zh) 一种非对称型mosfet的制造方法
CN104157579B (zh) 一种多沟道全包围栅极的半导体器件结构的制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20220718

Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province

Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd.

Address before: 100871, Beijing, Haidian District, Cheng Fu Road, No. 298, Zhongguancun Fangzheng building, 9 floor

Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd.

Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd.

TR01 Transfer of patent right