CN105336666A

CN105336666A - 基于金属硬掩膜的超低k互连的制造方法及制造的产品

Info

Publication number: CN105336666A
Application number: CN201410276464.5A
Authority: CN
Inventors: 张海洋; 王冬江; 黄瑞轩
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp
Priority date: 2014-06-19
Filing date: 2014-06-19
Publication date: 2016-02-17
Anticipated expiration: 2034-06-19
Also published as: CN105336666B

Abstract

本发明公开了一种基于金属硬掩膜的超低K互连的制造方法及制造的产品。该方法对超低K电介质的损坏很小且对后续清洗工艺更坚固，从而使得从干法蚀刻至湿法清洗之间的等待时间能够延长。该方法包括：在衬底上依次形成超低K电介质层和金属硬掩膜层；图案化金属硬掩膜层，以在金属硬掩膜层中形成开口；以及蚀刻开口位置的超低K电介质层，其中所述蚀刻工艺的蚀刻气体包括溴化物。

Description

基于金属硬掩膜的超低K互连的制造方法及制造的产品

技术领域

本发明涉及半导体制造领域，尤其涉及基于金属硬掩膜的超低K互连的制造方法及制造的产品。

背景技术

用于形成互连的已知工艺包括“镶嵌工艺”(damasceneprocess)。在一般的镶嵌工艺中，使用光刻胶作为掩膜蚀刻电介质层以形成开口，该开口包括通孔和沟槽。然后去除光刻胶，用导电材料填充该开口以便形成用于互连的通孔和迹线。

由于器件密度和连线密度的增加、线宽减小，导致阻容(RC)耦合增大，从而使信号传输延时、干扰噪声增强和功耗增大，这给超大规模集成电路的应用带来了挑战。

利用金属或金属化合物作为硬掩膜层可有利于形成更小临界尺寸的互连通孔和迹线。

同时，在生产线的后端采用超低K电介质(Ultra-low-kDielectrics)作为层间电介质层，可减少半导体芯片上晶体管间连接导线的延误率，获得较低的RC延迟。目前的低介电常数(K)材料K值为3.0，而介电常数(K)值不大于2.6的电介质可被称为超低K电介质。采用超低K电介质无疑有助于芯片整体效能的提高。

目前已知基于氟(F)的刻蚀工艺用于形成超低K双镶嵌结构。申请号为201010285728.5的中国专利申请中介绍了一种双镶嵌结构及其制造方法，其中利用四氟化碳蚀刻超低K电介质。在基于氟的蚀刻过程中，等离子体活性基与被蚀刻的材料发生化学反应，形成挥发性的聚合物并随气流离开。然而，在蚀刻之后，在晶片上仍然会残留一部分聚合物，因此需要后续的清洗工艺来去除聚合物残留，使得这种基于氟的刻蚀工艺不可避免地会导致超低K电介质层的损坏，使轮廓弯曲或临界尺寸增加。

图1示出了根据现有技术的基于金属硬掩膜在超低K电介质中进行蚀刻的过程的剖面示意图。

如图1A所示，在半导体衬底100上依次形成超低K电介质层110和金属硬掩膜层120。如图1B所示，通过常用的蚀刻工艺在金属硬掩膜120中形成开口。如图1C所示，以金属硬掩膜120作为掩膜层，通过基于F的干法蚀刻工艺对超低K电介质层110进行蚀刻，以在超低K电介质层110中形成开口。然后利用DHF溶液对半导体晶片进行清洗，以便去除在超低K电介质层110的蚀刻期间形成的残留在晶片100上的基于F的聚合物，其中DHF溶液可包括H₂O，HF。

在实际制造过程中，对超低K电介质层110的干法蚀刻过程和利用DHF清洗过程之间有一定的等待时间。由于基于TiN的硬掩膜方法对基于F的聚合物敏感，因此要求干法刻蚀和湿法清洗之间的等待时间必须很短，否则基于F的残留聚合物将会在晶片结构中造成缺陷，并且使后续的间隙填充开口劣化。

因此，需要一种形成超低k互连的方法，其能够减小对超低K电介质的损坏，获得更加坚固的蚀刻结构，从而使得从干法蚀刻至湿法清洗之间的等待时间能够延长。

发明内容

本发明的目的是提供一种基于金属硬掩膜的超低K互连的制造方法，该制造方法对超低K电介质的损坏很小且对后续清洗工艺而言更坚固，从而使得从干法蚀刻至湿法清洗之间的等待时间能够延长。

根据本发明的一个方面，提供一种基于金属硬掩膜的超低K互连的制造方法，包括：a)在衬底上依次形成超低K电介质层和金属硬掩膜层；b)图案化金属硬掩膜层，以在金属硬掩膜层中形成开口；以及c)蚀刻开口位置的超低K电介质层，其中所述蚀刻工艺的蚀刻气体包括溴化物。

根据本发明的一个方面，前述方法的蚀刻工艺是利用HBr、氩气、氮气和氧气的混合气体的干法蚀刻工艺。

根据本发明的一个方面，前述方法的干法蚀刻工艺所采用的射频功率是2MHz-60MHz，蚀刻腔室内的压力为10-200mTorr，HBr气体的流量为10-200sccm，Ar气体的流量100-1000sccm，N₂气体的流量为50-500sccm，O₂气体的流量为5-100sccm，腔室内的温度为0-100℃。

根据本发明的一个方面，前述方法通过所述干法蚀刻工艺在所述超低K电介质层中形成倒梯形开口。

根据本发明的一个方面，前述方法的超低K电介质层的介电常数不大于2.6。

根据本发明的一个方面，前述方法的超低K电介质层的介电常数为2.45或2.2。

根据本发明的一个方面，前述方法的金属硬掩膜是TiN、BN、AlN或其组合。

根据本发明的一个方面，前述方法中，在金属硬掩膜层中形成的所述开口包括第一开口和第二开口，所述第一开口用于在超低K电介质中形成通孔，所述第二开口用于在超低K电介质中形成沟槽。

根据本发明的一个方面，前述方法中，在步骤b)和c)之间进行以下步骤：在金属硬掩膜层上以及所述第一开口和第二开口内形成底部抗反射涂层和光刻胶层；图案化所述光刻胶层和底部抗反射涂层以在所述第一开口处暴露所述超低K电介质层；以光刻胶层作为掩膜，通过所述第一开口，蚀刻所述超低K电介质层以形成部分通孔；以及去除所述底部抗反射涂层和光刻胶层。

根据本发明的一个方面，前述方法中，所述部分通孔的厚度是所述超低K电介质层厚度的约70％。

根据本发明的一个方面，前述方法中，通过所述第一开口蚀刻所述超低K电介质层的步骤采用基于氟的蚀刻工艺或基于溴的蚀刻工艺。

根据本发明的一个方面，前述方法中，所述蚀刻工艺用于在所述超低K电介质中形成通孔和沟槽。

根据本发明的一个方面，前述方法还包括对蚀刻后的半导体晶片进行清洗过程，所述清洗过程包括DHF清洗、EKC、H₂O₂或其组合。

与现有技术相比，本发明的优点包括：

由于本发明所描述的方法不使用基于氟(F)的蚀刻工艺，可避免基于F的蚀刻工艺引起的对超低K电介质的损坏、使轮廓弯曲或临界尺寸增加等问题。由于在基于溴化物(例如HBr)的干法蚀刻后，晶片上不会残留基于F的聚合物，使得干法蚀刻至湿法清洗之间的等待时间能够延长，这有利于整体的半导体制造过程灵活、稳定。利用基于溴化物(例如HBr)的蚀刻工艺，可在超低K电介质氧化物中形成倒梯形开口，这种倒梯形开口有利于后续清洗液离开超低K电介质。基于溴化物(例如HBr)的蚀刻工艺还产生疏水侧壁，进一步减轻后续清洗过程对超低K电介质的影响，从而获得更加坚固的超低K互连结构。

附图说明

为了进一步阐明本发明的各实施例的以上和其他优点和特征，将参考附图来呈现本发明的各实施例的更具体的描述。可以理解，这些附图只描绘本发明的典型实施例，因此将不被认为是对其范围的限制。在附图中，为了清楚明了，放大了层和区域的厚度。相同或相应的部件将用相同或类似的标记表示。

图1A-1C示出了根据现有技术的基于金属硬掩膜在超低K电介质中进行蚀刻的过程的剖面示意图。

图2A-2H示出根据本发明的一个实施例的利用在金属硬掩膜中形成开口的过程的剖面示意图。

图3A-3F示出根据本发明的一个实施例的利用基于HBr的蚀刻工艺在超低K电介质中形成开口的过程的剖面示意图。

图4示出本发明的一个实施例的利用基于HBr的蚀刻工艺在超低K电介质中形成开口的流程图

具体实施方式

在以下的描述中，参考各实施例对本发明进行描述。然而，本领域的技术人员将认识到可在没有一个或多个特定细节的情况下或者与其它替换和/或附加方法、材料或组件一起实施各实施例。在其它情形中，未示出或未详细描述公知的结构、材料或操作以免使本发明的各实施例的诸方面晦涩。类似地，为了解释的目的，阐述了特定数量、材料和配置，以便提供对本发明的实施例的全面理解。然而，本发明可在没有特定细节的情况下实施。此外，应理解附图中示出的各实施例是说明性表示且不一定按比例绘制。

在现有的技术互连结构中，随着集成电路布线宽度的不断减小，更高的布线密度将使得金属互连结构中的电迁移问题日益突出。采用超低K电介质作为层间电介质层将会极大地改善半导体器件连接线的性能。

在现有技术中，利用基于氟的蚀刻工艺蚀刻超低K电介质层，以形成开口。然而，由于基于氟的蚀刻工艺会对超低K电介质和金属硬掩膜造成损坏，本发明提出一种利用溴化物(例如HBr)代替氟化物的蚀刻工艺。从基于氟化物的蚀刻工艺，到基于氯化物的蚀刻工艺，再到本发明的基于溴化物(例如HBr)的蚀刻工艺，所刻蚀的超低K氧化物层的通孔和沟槽的剖面轮廓从垂直过渡到向外倾斜，即在超低K氧化物层中形成倒梯形开口。倒梯形开口有利于进行后续的清洗工艺。同时，基于溴化物(例如HBr)的蚀刻工艺还产生疏水侧壁，进一步减轻后续清洗过程对超低K电介质的影响。

下面将结合示例性实施例的剖面示意图描述根据本发明的基于金属硬掩膜的超低K互连的制造方法。

图2A-2H示出根据本发明的一个实施例的在金属硬掩膜中形成开口的过程的剖面示意图。为了便于说明，图2A至2H中未示出半导体晶体管及该晶体管的源极、漏极和栅极等结构。如图2A所示，衬底200可以是包括半导体元素的硅材料，例如单晶、多晶或非晶结构的硅或硅锗(SiGe)，也可以是绝缘体上的硅(SOI)。在半导体衬底200上形成有金属布线层201，该金属布线层201的材料可以为铝、银、铬、钼、镍、钯、铂、钛、钽、铜中的一种或几种，且优选为铜。

如图2B所示，在金属布线层201上形成电介质层210，该电介质层210是介电常数不大于2.6的超低介电常数(K)材料，以降低金属互连线的寄生电容，从而降低RC延迟，并缓解金属互连线之间的干扰，进而改善器件的操作速度。在一个实施例中，电介质层210的材料为纳米多孔二氧化硅、掺氟的氧化硅、掺碳的氧化硅中的一种或其组合。超低K电介质层210的K值可以是2.45、2.2等。

如图2C所示，在电介质层210上形成金属硬掩膜层220，该金属硬掩膜层220的材料可以是TiN、BN、AlN或其组合。金属硬掩膜层220可利用化学气相沉积(CVD)或物理气相沉积(PVD)来形成。

如图2D所示，在金属硬掩膜层220上依次形成氧化物层230、底部抗反射涂层(BARC)240、Si抗反射涂层250和光刻胶层260。如图2E所示，通过常规的曝光显影工艺在光刻胶层260上形成所需图案。然后，利用光刻胶层260作为掩膜，蚀刻Si抗反射涂层250、BARC层240、氧化物层230，该蚀刻过程可采用干法蚀刻或湿法蚀刻。然后去除光刻胶层260和Si抗反射涂层250，所产生的结构如图2F所示。然后利用BARC层240作为掩膜蚀刻金属硬掩膜层220，以在其中形成开口221，所产生的结构如图2G所示。最后去除BARC层240、氧化物层230，得到如图2H所示的结构。

在金属硬掩膜层中形成期望的结构之后，可对超低K电介质层进行蚀刻，以便形成开口，在本文中开口可包括用于层间互连的通孔和用于形成布线的沟槽。

图3A-3F示出根据本发明的一个实施例的利用基于HBr的蚀刻工艺在超低K电介质中形成开口的过程的剖面示意图。其中图3中的衬底300、超低K电介质层310和金属硬掩膜层320与图2A-2H中描述的相应结构类似，并且半导体衬底300中已经形成有半导体器件和相应的金属布线层，为了简化说明而未示出。

如图3A所示，可通过图2A-2H所示的工艺在金属硬掩膜层320中形成适当的开口。其中这些开口可包括用于在超低K电介质层中形成通孔的第一开口321和用于在超低K电介质中形成沟槽的第二开口322。

在图3B所示，在超低K电介质层310和金属硬掩膜层320上形成底部抗反射涂层330和光刻胶层340。然后如图3C所示，通过已知的光刻和蚀刻工艺，在第一开口321上方的底部抗反射涂层330和光刻胶层340中形成开口以便暴露超低K电介质层310。

然后，如图3D所示，以光刻胶层340作为掩膜，通过第一开口321，在超低K电介质中蚀刻部分通孔。所采用的蚀刻气体可以是氮气、氩气和四氟化碳的混合气体。在一个特定实施例中，所采用的蚀刻气体是基于HBr的蚀刻气体。例如，所采用的蚀刻气体是HBr、氩气、氮气和氧气的混合气体。如图3E所示，在超低K电介质层310中形成部分通孔后，剥离底部抗反射涂层330和光刻胶层340。在一个实施例中，部分通孔的厚度可以是超低K电介质层310的70％。

然后，如图3F所示，将图案化后的金属硬掩膜层320作为掩膜，蚀刻超低K电介质层310，以在超低K电介质层310中形成通孔311和沟槽312。在一个实施例中，通孔311可用于层间互连的形成，而沟槽312可用于金属布线的形成。在该蚀刻步骤中，所采用的蚀刻气体是HBr、氩气、氮气和氧气的混合气体。在一个实施例中，蚀刻所采用射频功率是2MHz-60MHz，蚀刻腔室内的压力为10-200mTorr，HBr气体的流量为10-200sccm，Ar气体的流量100-1000sccm，N₂气体的流量为50-500sccm，O₂气体的流量为5-100sccm，腔室内的温度为0-100℃。如图3F所示，利用基于HBr的蚀刻工艺，所形成的超低K电介质氧化物通孔311和沟槽312的剖面轮廓为倒梯形。倒梯形开口有利于进行后续的清洗工艺。同时，基于HBr的蚀刻工艺还在通孔311和沟槽312中产生疏水侧壁，进一步减轻后续清洗过程对超低K电介质的影响。因此，基于HBr的蚀刻工艺所形成的结构对后续的清洗过程更加稳固，不易引起超低K电介质层的损坏。因此，在实际的生产中，在干法蚀刻超低K电介质之后，不要求必须立即对其进行清洗。干法蚀刻和湿法清洗之间的间隔时间可以适当延长，而不会损坏超低K电介质和金属硬掩膜的结构。从而使得整个半导体的制造工艺更加灵活稳定。

在图3F所示的蚀刻过程之后，可对蚀刻后的半导体晶片进行湿法清洗，该湿法清洗过程可包括DHF清洗、EKC、H₂O₂或其组合。

图4示出本发明的一个实施例的利用基于HBr的蚀刻工艺在超低K电介质中形成开口的流程图。首先，在步骤401，在超低K电介质层和图案化的金属硬掩膜层上形成底部抗反射涂层和光刻胶层，其中图案化的金属硬掩膜层具有用于在超低K电介质中形成通孔的第一开口和用于在超低K电介质中形成沟槽的第二开口。在步骤402，通过已知的光刻和蚀刻工艺，在金属硬掩膜的第一开口上方的底部抗反射涂层和光刻胶层中形成开口以便暴露超低K电介质层。在步骤403，以光刻胶层作为掩膜，通过第一开口，在超低K电介质中蚀刻部分通孔。在步骤404，剥离底部抗反射涂层和光刻胶层。在步骤405，以金属硬掩膜层作为掩膜，蚀刻超低K电介质层，以在超低K电介质层中形成通孔和沟槽。在步骤406，对蚀刻后的半导体晶片进行湿法清洗。

以上描述了本发明的若干实施例。然而，本发明可具体化为其它具体形式而不背离其精神或本质特征。所描述的实施例在所有方面都应被认为仅是说明性而非限制性的。因此，本发明的范围由所附权利要求书而非前述描述限定。落入权利要求书的等效方案的含义和范围内的所有改变被权利要求书的范围所涵盖。

Claims

1.一种基于金属硬掩膜的超低K互连的制造方法，包括：

a)在衬底上依次形成超低K电介质层和金属硬掩膜层；

b)图案化金属硬掩膜层，以在金属硬掩膜层中形成开口；以及

c)掩膜掩膜蚀刻开口位置的超低K电介质层，其中所述蚀刻工艺的蚀刻气体包括溴化物。

2.如权利要求1所述的方法，其特征在于，所述蚀刻工艺是利用HBr、氩气、氮气和氧气的混合气体的干法蚀刻工艺。

3.如权利要求2所述的方法，其特征在于，所述干法蚀刻工艺所采用的射频功率是2MHz-60MHz，蚀刻腔室内的压力为10-200mTorr，HBr气体的流量为10-200sccm，Ar气体的流量100-1000sccm，N₂气体的流量为50-500sccm，O₂气体的流量为5-100sccm，腔室内的温度为0-100℃。

4.如权利要求2所述的方法，其特征在于，通过所述干法蚀刻工艺在所述超低K电介质层中形成倒梯形开口。

5.如权利要求1所述的方法，其特征在于，所述超低K电介质层的介电常数不大于2.6。

6.如权利要求5所述的方法，其特征在于，所述超低K电介质层的介电常数为2.45或2.2。

7.如权利要求1所述的方法，其特征在于，所述金属硬掩膜是TiN、BN、AlN或其组合。

8.如权利要求1所述的方法，其特征在于，在金属硬掩膜层中形成的所述开口包括第一开口和第二开口，所述第一开口用于在超低K电介质中形成通孔，所述第二开口用于在超低K电介质中形成沟槽。

9.如权利要求8所述的方法，其特征在于，在步骤b)和c)之间进行以下步骤：

在金属硬掩膜层上以及所述第一开口和第二开口内形成底部抗反射涂层和光刻胶层；

图案化所述光刻胶层和底部抗反射涂层以在所述第一开口处暴露所述超低K电介质层；

以光刻胶层作为掩膜，通过所述第一开口，蚀刻所述超低K电介质层以形成部分通孔；以及

去除所述底部抗反射涂层和光刻胶层。

10.如权利要求9所述的方法，其特征在于，所述部分通孔的厚度是所述超低K电介质层厚度的约70％。

11.如权利要求9所述的方法，其特征在于，通过所述第一开口蚀刻所述超低K电介质层的步骤采用基于氟的蚀刻工艺或基于溴的蚀刻工艺。

12.如权利要求9所述的方法，其特征在于，所述蚀刻工艺用于在所述超低K电介质中形成通孔和沟槽。

13.如权利要求1所述的方法，还包括对蚀刻后的半导体晶片进行清洗过程，所述清洗过程包括DHF清洗、EKC、H₂O₂或其组合。

14.一种半导体器件，包括通过权利要求1至13中的任一项所述方法制造的超低K互连结构。