CN105324840A - 用于制造多个结构的工艺 - Google Patents

用于制造多个结构的工艺 Download PDF

Info

Publication number
CN105324840A
CN105324840A CN201480034615.4A CN201480034615A CN105324840A CN 105324840 A CN105324840 A CN 105324840A CN 201480034615 A CN201480034615 A CN 201480034615A CN 105324840 A CN105324840 A CN 105324840A
Authority
CN
China
Prior art keywords
chamber
gas flow
active layer
longitudinal axis
supporting member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480034615.4A
Other languages
English (en)
Other versions
CN105324840B (zh
Inventor
D·朗德吕
O·科农丘克
C·古德尔
C·达维德
S·穆热尔
X·施奈德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of CN105324840A publication Critical patent/CN105324840A/zh
Application granted granted Critical
Publication of CN105324840B publication Critical patent/CN105324840B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67303—Vertical boat type carrier whereby the substrates are horizontally supported, e.g. comprising rod-shaped elements
    • H01L21/67309—Vertical boat type carrier whereby the substrates are horizontally supported, e.g. comprising rod-shaped elements characterized by the substrate support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/6719—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68764—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a movable susceptor, stage or support, others than those only rotating on their own vertical axis, e.g. susceptors on a rotating caroussel

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Thin Film Transistor (AREA)

Abstract

该工艺包括下列步骤：a)提供适于接收多个结构(S)的腔室(10)，b)使气体流(F)在腔室(10)中循环，使得腔室(10)具有非氧化性气氛，c)在高于阈值的温度下对多个结构(S)进行热处理，在高于阈值的温度下，电介质的氧化物中存在的氧扩散通过有源层，与有源层的半导体材料反应，并生成挥发性材料；该方法的特征在于，步骤b)进行为使得气体流(F)在多个结构(S)之间的循环速度大于挥发性材料扩散进入气体流的速度。

Description

用于制造多个结构的工艺
技术领域
本发明涉及用于制造多个结构的工艺，所述多个结构每个相继包括衬底、包括氧化物的电介质以及包括半导体材料的有源层。
术语“有源层”指的是在其上或其中将制造旨在用于尤其是在微电子、光学和光电子的领域中的应用的部件的层(或多个子层)。
背景技术
如图1A所示，现有技术已知的制造工艺包括下列步骤：
a)提供适于接收多个结构S的腔室10，
b)使气体流F(由箭头显示)在腔室10中循环，使得腔室10具有非氧化性气氛，
c)在高于阈值的温度下对多个结构S进行热处理，在高于阈值的温度下，电介质的氧化物中存在的氧会扩散通过有源层，与有源层的半导体材料反应，并生成挥发性材料。
在步骤a)中提供的腔室是设备1的一部分，该腔室配备有适于对结构S进行支撑的支撑系统4。
在步骤b)中，可以通过惰性气体(例如氩)或还原性气体的连续气体流F来获得非氧化性气氛。术语“非氧化性”应当理解为是指氧含量小于10ppm的气氛。气体流F通过入口2注入腔室10，并且通过出口3从腔室10排出。
步骤c)中，热处理在高温下进行，常规上在大约1200℃的温度下进行。
应当注意，优选地，步骤b)和步骤c)同时进行。
尤其在电介质包括二氧化硅以及有源层的半导体材料包括硅时使用这样的现有技术工艺。于是所生成的挥发性材料包括一氧化硅。因此，步骤c)使得能够部分溶解电介质。对于需要电介质厚度小于200nm的结构的制造，这样的现有技术工艺尤其有益。
本领域技术人员将在Kononchuk的文章(Kononchuk等,NoveltrendsinSOItechnologyforCMOSapplications,SolidStatePhenomena,Vols.156-158(2010)pp.69-76,以及Kononchuk等,InternalDissolutionofBuriedOxideinSOIWafers,SolidStatePhenomena,Vols.131-133(2008)pp.113-118)中找到对这样的工艺的技术描述。
然而，这样的现有技术工艺不是完全令人满意的，正如申请人所注意到的，电介质在步骤c)中的溶解是不均匀的，这导致在所制造的结构中的电介质的厚度的非均匀性。该非均匀性在所希望的电介质厚度很小(例如，小于20nm或10nm)而结构直径很大(300mm、450mm)时会更加有害。
发明内容
本发明目的为克服上述缺陷，本发明涉及用于制造多个结构的工艺，所述多个结构各相继包括衬底、包括氧化物的电介质以及包括半导体材料的有源层，所述工艺包括下列步骤：
a)提供适于接收多个结构的腔室，
b)使气体流在腔室中循环，使得腔室具有非氧化性气氛，
c)在高于阈值的温度下对多个结构进行热处理，在高于阈值的温度下，电介质的氧化物中存在的氧扩散通过有源层，与有源层的半导体材料反应，并生成挥发性材料；所述工艺的特征在于，步骤b)和步骤c)进行为使得气体流在多个结构之间的循环的记为Vf的速率大于挥发性材料扩散进入气体流的记为Vd的速率。
申请人已经观察到，步骤c)中的电介质的溶解的非均匀性主要是由于挥发性材料在有源层附近的积累，该积累在结构的中心处比在结构的边缘处更大。这种挥发性材料的浓度梯度导致在结构的中心处的电介质厚度过大。具体地，气体流在多个结构之间的循环的速率相对于挥发性材料扩散进入气体流的速率而言非常小；一般而言，Vf/Vd<10。从而，挥发性材料的排出主要通过向结构的边缘扩散来进行(其速率在mm/s的量级)。因而在有源层附近的挥发性材料的浓度梯度导致在结构的中心的电介质的溶解相对于结构的边缘而言减慢了。
通过使得气体流在多个结构之间的循环的速率(记为Vf)大于挥发性材料扩散进入气体流的速率(记为Vd)，本发明解决了该问题。从而，通过形成挥发性材料的强制循环，防止产生在结构之间的挥发性材料的浓度梯度，而且使得步骤c)中的电介质的溶解变得均匀，这使得所制造的结构中的电介质的厚度均匀。
应当注意，优选地，步骤b)和步骤c)同时进行。
有益地，步骤b)和步骤c)进行为使得Vf/Vd≥100，优选为Vf/Vd≥1000。
从而，腔室中的气体流的循环速率与挥发性材料扩散进入气体流的速率之间的这样的比使得在每个结构之间的有用层附近的挥发性材料的浓度梯度显著降低。
根据一个实施方案，步骤b)进行为使得气体流在每个结构的有源层附近循环。
从而，在多个结构之间产生了挥发性材料的强制循环。
根据一个实施方案，在步骤a)中提供的腔室沿着纵向轴线延伸，步骤b)包括将气体流注入到腔室中，该注入的方向平行于纵向轴线，步骤a)包括为腔室配备导引装置的步骤，该导引装置布置为将注入的气体流导引到每个结构的有源层附近，该导引装置优选包括鳍，所述鳍定位为围绕腔室的周界。
根据一个实施方案变形，在步骤a)中提供的腔室沿着纵向轴线延伸，步骤b)包括将气体流注入到腔室中，该注入的方向平行于纵向轴线，步骤a)包括为腔室配备支撑构件的步骤，该支撑构件布置为对多个结构进行支撑，该支撑构件能够相对于腔室绕纵向轴线旋转运动，使得气体流在每个结构的有源层附近循环。
根据一个特征，结构的支撑构件形成部分地围绕纵向轴线的螺旋，结构的每个支撑构件形成该螺旋的叶片。
从而，通过气体流的搅动，这样的支撑构件能够显著降低在每个结构之间的有用层附近的挥发性材料的浓度梯度。
根据一个实施方案变形，在步骤a)中提供的腔室沿着纵向轴线延伸，步骤b)包括将气体流注入到腔室中，该注入的方向垂直于纵向轴线并且朝向每个结构，使得气体流在每个结构的有源层附近循环。
有益地，所述工艺包括将在每个结构的有源层附近循环的气体流排出的步骤，气体流从腔室排出的方向垂直于腔室的纵向轴线。
从而，这样的专用于每个结构的排出能够防止产生沿着纵向轴线的挥发性材料的浓度梯度。
根据另一个实施方案变形，步骤b)包括将气体流注入到腔室中的步骤，该注入指向每个结构的中心。
从而，产生了从结构的中心向结构的边缘的挥发性材料的强制循环，这是为了防止产生在每个结构之间的有用层附近的挥发性材料的浓度梯度。
有益地，步骤a)包括为腔室配备支撑构件的步骤，该支撑构件布置为对多个结构进行支撑，支撑构件形成了导管，该导管布置为将注入的气体流导引到结构的中心。
从而，这样的支撑构件执行双重功能：对结构进行支撑，以及将气体流注入。
根据一个实施方案，所述工艺包括将气体流从腔室排出的步骤，而排出的气体流的一部分再次注入到腔室中。
从而，除了结构的中心和边缘之间的浓度均一性外，还沿着腔室使挥发性材料的浓度均一化。
有益地，每个结构的有源层具有自由表面，步骤a)包括为腔室配备支撑装置的步骤，该支撑装置布置为对多个结构进行支撑，并且该工艺包括将支撑构件设定为绕垂直于每个结构的有源层的自由表面的轴线进行旋转运动的步骤。
从而，这样的运动设定能够防止在每个结构的有源层附近循环的气体流不对称。
根据一个实施方案，电介质包括二氧化硅，有源层的半导体材料包括硅，而所生成的挥发性材料包括一氧化硅。
附图说明
其他特征和益处将在下面的对根据本发明的制造工艺的实施方案的描述中显现，这些实施方案是参考所附附图通过非限制性示例给出的，在附图中：
-图1A(上文已提及)是用于实施根据现有技术的实施方案的设备的纵向横截面视图，
-图1B是用于实施本发明的第一实施方案的设备的纵向横截面图，
-图2是用于实施本发明的第二实施方案的设备的横向横截面图，
-图3是用于实施本发明的第二实施方案的设备的纵向横截面图，
-图4是用于实施本发明的第三实施方案的设备的横向横截面图，
-图5是用于实施本发明的第四实施方案的设备的横向横截面图。
具体实施方式
对于各个实施方案，出于简化描述的考虑，对于相同的部件或完成相同功能的部件使用了相同的附图标记。
图1B所示的设备1是用于制造多个结构S的设备，所述多个结构各相继包括衬底、包括氧化物的电介质以及包括半导体材料的有源层。
设备1包括：
-腔室10，其适于接收多个结构S，
-用于使气体流F在腔室10中循环、从而使得腔室10能够具有非氧化性气氛的装置，
-加热装置，其能够在高于阈值的温度下对多个结构S进行热处理，在高于阈值的温度下，电介质的氧化物中存在的氧扩散通过有源层，与有源层的半导体材料反应，并生成挥发性材料。
术语“非氧化性”应当理解为是指氧含量小于10ppm的气氛。
腔室10配备有支撑系统4，其适于对结构S进行支撑。腔室10沿竖直纵向轴线Z'-Z延伸。
循环装置包括多个注入导管20，以用于将气体流注入腔室10。注入导管20通过气体流F的入口2而彼此连接。每个注入导管20专用于一个结构S。注入导管20配置为使得气体流F在结构S之间循环的速率(记为Vf)大于挥发性材料扩散进入气体流F中的速率(记为Vd)。更具体地，每个注入导管20的直径可以小于预定值；在该预定值之下，Vf/Vd≥100，优选地，Vf/Vd≥1000。每个注入导管20的直径可以是不变的，其优选在0.5mm与1.5mm之间，更优选为大致等于1mm。气体流F注入到腔室10中的方向垂直于纵向轴线Z’-Z且朝向每个结构S，使得气体流F在每个结构S的有源层附近循环。
循环装置包括多个排出导管30，以用于将气体流F排出腔室10。多个排出导管30布置为与多个注入导管20相对。排出导管30通过气体流F的出口3而彼此连接。
在图2和图3所示的实施方案中，设备1与图1B所示的设备的不同之处在于：
-气体流F注入到腔室10中的方向平行于纵向轴线Z’-Z，
-腔室10配备有导引装置，所述导引装置布置为将注入的气体流F导引到每个结构S的有源层附近。
导引装置包括鳍50，所述鳍定位为围绕腔室10的周界。鳍50垂直于纵向轴线Z’-Z并且平行于结构S地延伸。鳍50沿着纵向轴线Z’-Z分布，使得每个鳍50与结构S共面。当属于支撑系统4的支撑构件40将结构S(图2中的虚线)支撑时，对应的鳍50符合(follows)结构S的周界的第一部分70。对应的鳍50以结构S的周界的第二部分71以及设备1的壳体11而限定了开口6。从而，气体流F的循环被强制通过开口6。鳍50相对于结构S沿着纵向轴线Z’-Z布置，使得气体流F在每个结构S的有源层附近循环。
在图4所示的实施方案中，设备1与图1B所示的设备以及图2和图3所示的设备的不同之处在于，循环装置包括用于将气体流F注入到腔室10中的多个注入导管20，所述注入导管指向结构S的中心。每个注入导管20形成了用于对结构S进行支撑的支撑装置，该支撑装置位于结构S上方，对应的注入导管20指向结构的中心。图4的虚线示出了气体流F的注入。
在图5所示的实施方案中，设备1包括用于将气体流F从腔室10排出的排出导管30。设备1包括连接通道8，所述连接通道布置为将注入导管20连接至排出导管30。连接通道8的直径相对于注入导管20的直径以及排出导管30的直径足够小，从而实现文丘里效应。
在图6所示的实施方案中，设备1与图2和图3所示的设备1的不同之处在于，支撑构件40能够相对于腔室10绕纵向轴线Z’-Z旋转运动(以图6所示的旋转方向Ω)，使得气体流F在每个结构S的有源层附近循环。结构S的支撑构件40形成部分地围绕纵向轴线Z’-Z的螺旋。对应的结构S的每个支撑构件40形成该螺旋的叶片。
根据一个实施方案，根据本发明的工艺是用于制造多个结构S的工艺，所述多个结构各相继包括衬底、包括氧化物的电介质以及包括半导体材料的有源层，所述工艺包括下列步骤：
a)提供适于接收多个结构S的腔室10，
b)使气体流F在腔室10中循环，使得腔室10具有非氧化性气氛，
c)在高于阈值的温度下对多个结构S进行热处理，在高于阈值的温度下，电介质的氧化物中存在的氧扩散通过有源层，与有源层的半导体材料反应，并生成挥发性材料。
步骤b)和步骤c)进行为使得气体流F在结构S之间的循环的速率(记为Vf)大于挥发性材料扩散进入气体流F的速率(记为Vd)。步骤b)和步骤c)可以进行为使得Vf/Vd≥100，优选为Vf/Vd≥1000。步骤b)进行为使得气体流F在每个结构S的有源层附近循环。步骤c)中的热处理在高温下进行，常规上在大约1200℃的温度下进行。有益地，热处理在高于1150℃的温度下进行，并且进行少于4小时的时长。例如，热处理可以在1200℃下进行少于一小时，或甚至少于30分钟；或者，热处理可以在1175℃下进行少于3小时。
根据一个实施方案，在步骤a)中提供的腔室10沿着纵向轴线Z’-Z延伸。步骤b)包括将气体流F注入到腔室10中，该注入的方向平行于纵向轴线(见图3)。步骤a)包括这样的步骤，其包括：为腔室10配备导引装置，该导引装置布置为将注入的气体流F导引到每个结构S的有源层附近。导引装置优选包括鳍50，所述鳍定位为围绕腔室10的周界。如图2和图3所示，鳍50垂直于纵向轴线Z’-Z并且平行于结构S而延伸。鳍50沿着纵向轴线Z’-Z分布，使得每个鳍50与结构S共面。当属于支撑系统4的支撑构件40支撑结构S(图2中的虚线)时，对应的鳍50符合结构S的周界的第一部分70。对应的鳍50以结构S的周界的第二部分71以及设备1的壳体11而限定了开口6。从而，气体流F的循环被强制通过开口6。鳍50相对于结构S沿着纵向轴线Z’-Z进行布置，使得气体流F在每个结构S的有源层附近循环。
根据图1B所示的一个实施方案变形，在步骤a)中提供的腔室10沿着纵向轴线Z’-Z延伸，步骤b)包括通过注入导管20将气体流F注入到腔室10中。注入导管20通过气体流F的入口2而彼此连接。注入的方向垂直于纵向轴线Z’-Z并且朝向每个结构S，使得气体流F在每个结构S的有源层附近循环。
如图1B所示，该工艺包括下述步骤：通过排出导管30，将在每个结构S的有源层附近循环的气体流F排出。气体流F从腔室10排出的方向垂直于纵向轴线Z’-Z。多个排出导管30布置为与多个注入导管20相对。排出导管30通过气体流F的出口3而彼此连接。
根据图4所示的一个实施方案，步骤b)包括下述步骤：将气体流F注入到腔室10中，该注入指向每个结构S的中心。步骤a)包括这样的步骤，其包括：为腔室10配备支撑构件40，该支撑构件布置为对多个结构S进行支撑。至少一个支撑构件40形成了注入导管20，该注入导管布置为将注入的气体流F导引到结构S的中心。
根据图5所示的一个实施方案，该工艺包括下述步骤：通过排出导管30，将气体流F从腔室10排出。排出的气体流F的一部分通过注入导管20再次注入到腔室10中。连接通道8布置为将注入导管20连接至排出导管30。连接通道8的直径相对于注入导管20的直径以及排出导管30的直径足够小，从而实现文丘里效应。
根据未显示的一个实施方案，每个结构S的有源层具有自由表面，并且该工艺包括下述步骤：将多个结构S的支撑系统4设定为绕垂直于每个结构S的有源层的自由表面的轴线进行旋转运动。该实施方案在与图1B、图2、图3和图6所示的实施方案结合时尤其有益。
根据一个实施方案，电介质包括二氧化硅，有源层的半导体材料包括硅，而所生成的挥发性材料包括一氧化硅。
当然，上述本发明的实施方案并不具有限制性的。在不实际偏离本发明的范围的情况下，在其他实施方案变形中，可以对本发明进行细化和改进。
特别是以这样的方式，纵向轴线Z’-Z可以是水平的。

Claims (14)

1.一种用于制造多个结构(S)的工艺，所述多个结构各相继包括衬底、包括氧化物的电介质以及包括半导体材料的有源层，所述工艺包括下列步骤：
a)提供适于接收多个结构(S)的腔室(10)，
b)使气体流(F)在腔室(10)中循环，使得腔室(10)具有非氧化性气氛，
c)在高于阈值的温度下对多个结构(S)进行热处理，在高于阈值的温度下，电介质的氧化物中存在的氧扩散通过有源层，与有源层的半导体材料反应，并生成挥发性材料，所述工艺的特征在于，步骤b)和步骤c)进行为使得气体流(F)在多个结构(S)之间的循环的记为Vf的速率大于挥发性材料扩散进入气体流的记为Vd的速率。
2.根据权利要求1所述的工艺，其特征在于，步骤b)和步骤c)进行为使得Vf/Vd≥100，优选为Vf/Vd≥1000。
3.根据权利要求1或2所述的工艺，其特征在于，步骤b)进行为使得气体流(F)在每个结构(S)的有源层附近循环。
4.根据权利要求3所述的工艺，其特征在于，在步骤a)中提供的腔室(10)沿着纵向轴线(Z’-Z)延伸，步骤b)包括将气体流(F)注入到腔室(10)中，注入的方向平行于纵向轴线(Z’-Z)，并且步骤a)包括为腔室(10)配备导引装置的步骤，该导引装置布置为将注入的气体流(F)导引到每个结构(S)的有源层附近，该导引装置优选包括鳍(50)，所述鳍定位为围绕腔室(10)的周界。
5.根据权利要求3所述的工艺，其特征在于，在步骤a)中提供的腔室(10)沿着纵向轴线(Z’-Z)延伸，而步骤b)包括将气体流(F)注入到腔室(10)中，该注入的方向平行于纵向轴线(Z’-Z)，且步骤a)包括为腔室(10)配备支撑构件(40)的步骤，该支撑构件布置为对多个结构(S)进行支撑，并且该支撑构件(40)能够相对于腔室(10)绕纵向轴线(Z’-Z)旋转运动，使得气体流(F)在每个结构(S)的有源层附近循环。
6.根据权利要求5所述的工艺，其特征在于，结构(S)的支撑构件(40)形成部分地围绕纵向轴线(Z’-Z)的螺旋，结构(S)的每个支撑构件(40)形成该螺旋的叶片。
7.根据权利要求3所述的工艺，其特征在于，在步骤a)中提供的腔室(10)沿着纵向轴线(Z’-Z)延伸，步骤b)包括将气体流(F)注入到腔室(10)中，该注入的方向垂直于纵向轴线(Z’-Z)并且朝向每个结构(S)，使得气体流(F)在每个结构(S)的有源层附近循环。
8.根据权利要求7所述的工艺，其特征在于，所述工艺包括将在每个结构(S)的有源层附近循环的气体流(F)排出的步骤，气体流(F)从腔室(10)排出的方向垂直于纵向轴线(Z’-Z)。
9.根据权利要求3所述的工艺，其特征在于，步骤b)包括将气体流(F)注入到腔室(10)中的步骤，该注入指向每个结构(S)的中心。
10.根据权利要求9所述的工艺，其特征在于，步骤a)包括为腔室(10)配备支撑构件(40)的步骤，该支撑构件布置为对多个结构(S)进行支撑，支撑构件(40)形成了导管(20)，该导管布置为将注入的气体流(F)导引到结构(S)的中心。
11.根据权利要求1至10中的任一项所述的工艺，其特征在于，所述工艺包括将气体流(F)从腔室(10)排出的步骤，排出的气体流(F)的一部分再次注入到腔室(10)中。
12.根据权利要求1至11中的任一项所述的工艺，其特征在于，每个结构(S)的有源层具有自由表面，步骤a)包括为腔室(10)配备支撑装置的步骤，该支撑装置布置为对多个结构(S)进行支撑，并且所述工艺包括将支撑构件设定为绕垂直于每个结构(S)的有源层的自由表面的轴线进行旋转运动的步骤。
13.根据权利要求1至12中的任一项所述的工艺，其特征在于，电介质包括二氧化硅，有源层的半导体材料包括硅，所生成的挥发性材料包括一氧化硅。
14.根据权利要求1至13中的任一项所述的工艺，其特征在于，多个结构的热处理在高于1150℃的温度下进行，并且进行少于4小时的时长。
CN201480034615.4A 2013-06-18 2014-06-11 用于制造多个结构的工艺 Active CN105324840B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1301437A FR3007194B1 (fr) 2013-06-18 2013-06-18 Procede de fabrication d'une pluralite de structures
FR1301437 2013-06-18
PCT/FR2014/051406 WO2014202866A1 (fr) 2013-06-18 2014-06-11 Procédé de fabrication d'une pluralité de structures

Publications (2)

Publication Number Publication Date
CN105324840A true CN105324840A (zh) 2016-02-10
CN105324840B CN105324840B (zh) 2018-11-27

Family

ID=49322431

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480034615.4A Active CN105324840B (zh) 2013-06-18 2014-06-11 用于制造多个结构的工艺

Country Status (7)

Country Link
US (1) US9875914B2 (zh)
EP (1) EP3011590B1 (zh)
JP (1) JP2016526786A (zh)
KR (2) KR102259876B1 (zh)
CN (1) CN105324840B (zh)
FR (1) FR3007194B1 (zh)
WO (1) WO2014202866A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3046877B1 (fr) * 2016-01-14 2018-01-19 Soitec Procede de lissage de la surface d'une structure

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3513639B2 (ja) * 1997-03-28 2004-03-31 光洋サーモシステム株式会社 半導体熱処理装置およびこれを用いた半導体基板の昇降温方法
CN1224924A (zh) * 1997-12-26 1999-08-04 佳能株式会社 热处理soi衬底的方法和设备及利用其制备soi衬底的方法
NL1009171C2 (nl) * 1998-05-14 1999-12-10 Asm Int Waferrek voorzien van een gasverdeelinrichting.
JP2001110736A (ja) * 1999-10-14 2001-04-20 Toshiba Ceramics Co Ltd 縦型熱処理炉
US20070137794A1 (en) * 2003-09-24 2007-06-21 Aviza Technology, Inc. Thermal processing system with across-flow liner
JP5211464B2 (ja) * 2006-10-20 2013-06-12 東京エレクトロン株式会社 被処理体の酸化装置
JP2011504655A (ja) 2007-11-23 2011-02-10 エス． オー． アイ． テック シリコン オン インシュレーター テクノロジーズ 精密な酸化物の溶解
JP2011222677A (ja) 2010-04-07 2011-11-04 Hitachi Kokusai Electric Inc 基板処理装置
KR101223489B1 (ko) * 2010-06-30 2013-01-17 삼성디스플레이 주식회사 기판 가공 장치

Also Published As

Publication number Publication date
US9875914B2 (en) 2018-01-23
US20160372342A1 (en) 2016-12-22
EP3011590A1 (fr) 2016-04-27
KR20160021785A (ko) 2016-02-26
FR3007194A1 (fr) 2014-12-19
EP3011590B1 (fr) 2020-07-29
CN105324840B (zh) 2018-11-27
FR3007194B1 (fr) 2015-06-12
KR20210068137A (ko) 2021-06-08
JP2016526786A (ja) 2016-09-05
WO2014202866A1 (fr) 2014-12-24
KR102259876B1 (ko) 2021-06-02

Similar Documents

Publication Publication Date Title
KR101326894B1 (ko) 기판처리방법 및 기판처리장치
US20110042791A1 (en) Method for treating an oxygen-containing semiconductor wafer, and semiconductor component
TWI621731B (zh) 用於應力裝置之低溫可流動固化
CN101241835B (zh) 贴合晶片的制造方法
TWI534306B (zh) 磊晶晶圓的製造方法及磊晶晶圓
CN101118845A (zh) 用于制造键合晶片的方法
KR102546486B1 (ko) 도금 처리 방법, 도금 처리 장치 및 기억 매체
CN105324840A (zh) 用于制造多个结构的工艺
EP2579298A1 (en) Heat-treatment furnace
JP2008124091A (ja) 半導体装置の処理装置および処理方法
JP4867518B2 (ja) 半導体装置の製造方法
JP2010027959A (ja) 高抵抗ｓｉｍｏｘウェーハの製造方法
JP2008199015A (ja) Ｐｓｚ膜の熱処理方法及びこれを適用した半導体素子の素子分離膜形成方法
KR101146210B1 (ko) 아닐 웨이퍼의 제조방법 및 아닐 웨이퍼
JP6787268B2 (ja) 半導体エピタキシャルウェーハおよびその製造方法、ならびに固体撮像素子の製造方法
JP2010041000A (ja) 窒素ドープシリコンウェーハの製造方法及び該方法により得られる窒素ドープシリコンウェーハ
TWI463560B (zh) 濕式蝕刻方法與基板承載裝置
KR20220029585A (ko) 탄소도프 실리콘 단결정 웨이퍼 및 그의 제조방법
KR102046162B1 (ko) 기판 처리 방법
CN103456611A (zh) 提高锗材料n型掺杂载流子浓度的方法与应用
US9779964B2 (en) Thermal processing method for wafer
JP2005302947A (ja) Ｓｏｉ基板の製造方法
US20170256420A1 (en) Thermal processing method for wafer
JP2010003764A (ja) シリコンウェーハの製造方法
RU2261937C2 (ru) Способ формирования слоев поликристаллического кремния

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant