CN105321571B - 数据储存装置及其操作方法 - Google Patents

数据储存装置及其操作方法 Download PDF

Info

Publication number
CN105321571B
CN105321571B CN201510178014.7A CN201510178014A CN105321571B CN 105321571 B CN105321571 B CN 105321571B CN 201510178014 A CN201510178014 A CN 201510178014A CN 105321571 B CN105321571 B CN 105321571B
Authority
CN
China
Prior art keywords
read
failure resolution
read failure
group
resolution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510178014.7A
Other languages
English (en)
Other versions
CN105321571A (zh
Inventor
朴锺元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN105321571A publication Critical patent/CN105321571A/zh
Application granted granted Critical
Publication of CN105321571B publication Critical patent/CN105321571B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

一种数据储存装置的操作方法包括：执行第一静态读取失败解决操作，其中通过施加第一组中包括的读取失败解决电压至所述存储器单元来读取存储器单元；以及在所述第一静态读取失败解决操作失败之后，执行第二静态读取失败解决操作，其中通过施加第二组中包括的读取失败解决电压至所述存储器单元来读取所述存储器单元，其中，所述第一组中包括的相应读取失败解决电压的读取成功数目大于所述第二组中包括的相应读取失败解决电压的读取成功数目。

Description

数据储存装置及其操作方法
相关申请的交叉引用
本申请要求2014年7月23日向韩国知识产权局提交的申请号为10-2014-0093273的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
各种实施例涉及一种数据储存装置，更具体而言涉及一种数据储存装置以及其操作方法。
背景技术
近来，计算机环境范例已经变成普适计算，让人们可以在任何时间、任何地点使用计算机。此种现象迅速增加了可携式电子装置例如手机、数码相机、笔记本电脑的使用。基本上，这些可携式电子装置采用具有存储器件的数据储存装置。数据储存装置用作可携式电子装置的主存储装置或辅助存储装置。
使用存储器件的数据储存装置因为不具有移动部件，故其具有相当好的稳定性及耐久性、快速的信息访问以及低功耗的优点。具有上述优点的数据储存装置包括通用串行总线(USB)存储装置、具有不同接口的存储卡、通用快闪存储(UFS)装置以及固态驱动器(SSD)。
储存在存储器件的存储器单元中的数据可能由于存储器单元之间的干扰和反复擦除/编程操作引起的存储器单元的磨损而损坏。当储存在存储器单元内的数据被损坏时，储存在存储器单元内的数据具有错误，这会导致数据储存装置的读取操作失败。数据储存装置使用了各种方法来解决读取操作的失败。
发明内容
各种实施例针对一种数据储存装置及其操作方法，其可减少从存储器件读取的数据的错误发生率，从而降低读取操作失败的数目。
在一个实施例中，一种数据储存装置的操作方法可包括：执行第一静态读取失败解决操作，其中通过施加第一组中包括的读取失败解决电压至所述存储器单元来读取存储器单元；以及在所述第一静态读取失败解决操作失败之后，执行第二静态读取失败解决操作，其中通过施加第二组中包括的读取失败解决电压至所述存储器单元来读取所述存储器单元，其中，所述第一组中包括的相应读取失败解决电压的读取成功数目大于所述第二组中包括的相应读取失败解决电压的读取成功数目。
在一个实施例中，一种数据储存装置的操作方法可包括：使用第一组中包括的读取失败解决电压执行第一静态读取失败解决操作；使用在解决电压范围内动态地选择的读取失败解决电压来执行动态读取失败解决操作；以及在所述第一静态读取失败解决操作失败之后，使用第二组中包括的读取失败解决电压来执行第二读取失败解决操作，其中，所述第一组中包括的相应读取失败解决电压的读取成功数目大于所述第二组中包括的相应读取失败解决电压的读取成功数目。
在一个实施例中，一种数据储存装置可包括：非易失性存储器件；以及控制器，适用于使用第一组中包括的读取失败解决电压来执行第一静态读取失败解决操作，以及在所述第一静态读取失败解决操作失败之后，使用第二组中包括的读取失败解决电压来执行第二静态读取失败解决操作，其中，所述第一组中包括的相应读取失败解决电压的读取成功数目大于所述第二组中包括的相应读取失败解决电压的读取成功数目。
根据实施例，可减少数据储存装置读取操作的失败次数，并且因此可改善数据的可靠性。
附图说明
图1示出根据实施例的数据储存装置的框图。
图2及图3是示出图1中所示的非易失性存储器件的存储器单元的阈值电压分布的图。
图4是示出根据实施例的数据储存装置的操作方法的图。
图5及图6是示出根据实施例的读取失败解决电压表的图。
图7及图8是示出根据实施例的数据储存装置的操作方法的图。
图9是示出根据实施例的数据储存装置的操作方法的流程图。
图10及图11是示出根据实施例的数据储存装置的操作方法的流程图。
图12是示出根据实施例的包括数据储存装置的数据处理系统的框图。
图13是示出根据实施例的包括固态驱动器的数据处理系统的框图。
图14是示出图13中所示的SSD控制器的框图。
图15是示出根据实施例的安装有数据储存装置的计算机系统的框图。
具体实施方式
在本发明中，实现本发明的优点、特征和方法将在结合附图阅读以下的示例性实施例之后变得更清楚。然而，本发明可以用不同的形式实现，不应当被解释为局限于本文所列的实施例。确切地说，提供这些实施例是为了详细说明本发明，以达到发明所属技术领域人员能够容易地实现本发明技术构思的程度。
要理解的是，本发明的实施例不局限于附图中所示的细节，并且附图也不一定按比例，在某些情况下可能对比例进行放大以更清楚地绘制发明的某些特征。虽然使用了特定术语，但要理解的是，所使用的术语仅用于描述特定实施例，并不意在限制本发明的范围。
术语“和/或”包括一个或更多个相关所列项的任意组合和全部组合。将要理解的是，当一个元件被称为在另一个元件“上”、“连接至”另一元件、或“耦合至”另一元件时，其可以是直接在所述另一个元件上、直接连接至所述另一元件、或直接耦合至所述另一元件，或者可以存在中间元件。此外，单数形式也意在包括复数形式，除非上下文明确另有所指。还要理解的是，术语“包括”在本说明书中使用时，表明存在至少一个所列特征、步骤、操作、和/或元件，但不排除存在或增加一个或更多个其他的特征、步骤、操作和/或元件。
在下文中，将参照附图经由实施例的各种例子来说明数据储存装置及其操作方法。
图1是示出根据实施例的数据储存装置的框图。数据储存装置100可储存要通过主机装置(未示出)诸如移动电话、MP3播放器、桌面计算机、笔记本电脑、游戏机、电视、车载信息娱乐系统等来访问的数据。数据储存装置100也可被称为存储系统。
数据储存装置100可根据与主机装置电耦合的接口的协议而被制造为各种储存装置中的任何一种。例如，数据储存装置100可被配置为各种储存装置诸如固态驱动器、MMC、eMMC、RS-MMC以及micro-MMC形式的多媒体卡、SD、mini-SD以及micro-SD形式的安全数字卡、通用串行总线(USB)储存装置、通用快闪存储(UFS)装置、个人计算机存储卡国际协会(PCMCIA)卡类型储存装置、外围组件互连(PCI)卡类型储存装置、PCI快速(PCI-E)卡类型储存装置、紧凑型快闪(CF)卡、智能媒体(SM)卡、记忆棒等中的任何一种。
数据储存装置100可被制造为各种封装类型中的任何一种。例如，数据储存装置100可被制造为各种封装类型诸如层叠封装(POP)、系统封装(SIP)、芯片上系统封装(SOC)、多芯片封装(MCP)、板上芯片封装(COB)、晶片级制造封装(WFP)以及晶片级层叠封装(WSP)中的任何一种。
数据储存装置100可包括非易失性存储器件110。非易失性存储器件110可操作为数据储存装置100的储存媒介。非易失性存储器件110可通过各种类型的非易失性存储器件诸如NAND快闪存储器件、NOR快闪存储器件、使用铁电电容的铁电随机存取存储器(FRAM)、使用隧道磁阻(TMR)层的磁性随机存取存储器(MRAM)、使用硫族化物合金的相变随机存取存储器(PRAM)、以及使用过渡金属氧化物的电阻式随机存取存储器(RERAM)中的任何一种来配置。非易失性存储器件110可通过NAND快闪存储器件和上述各种类型的非易失性存储器件中的一个或更多个的组合来配置。
数据储存装置100可包括控制器120。控制器120可包括控制单元121、工作存储器123以及错误校正码(ECC)单元125。
控制单元121可控制控制器120的一般操作。控制单元121可分析和处理从主机装置输入的信号。为此，控制单元121可将加载于工作存储器123上的固件或软件译码并驱动。控制单元121可通过硬件和软件的组合来实现。
控制单元121可包括读取失败解决模块122，其用于在读取操作失败时处理非易失性存储器件110的读取操作失败(在下文中称为读取失败)。读取失败解决模块122可通过硬件、固件或软件来实现，所述硬件、固件或软件可通过控制单元121译码和处理。
工作存储器123可储存通过控制单元121驱动的固件或软件以及用于驱动它们的必要数据。工作存储器123可暂时地储存要从主机装置传输至非易失性存储器件110的数据或要从非易失性存储器件110传输至主机装置的数据。
ECC单元125可执行用于检测从非易失性存储器件110读取的数据中是否包括错误的错误检测操作，以及用于校正所述数据中包括的错误的错误校正操作。为此，ECC单元125可产生用于要被储存于非易失性存储器件110中的数据的错误校正码。ECC单元125可基于错误校正码来检测从非易失性存储器件110读取的数据中的错误。
ECC单元125可在检测到的错误在其错误校正能力之内时校正检测到的错误。在检测到的错误被校正的情况下(即ECC成功)，不发生数据储存装置100的读取错误。换句话说，当检测到的错误被校正时，数据储存装置100读取成功。ECC单元125在检测到的错误超出其错误校正能力时可能不能校正检测到的错误。在检测到的错误不能被校正的情况下(即ECC失败)，可发生数据储存装置100的读取失败。
控制单元121的读取失败解决模块122可执行用于解决读取失败的读取失败解决操作。读取失败解决操作可包括对非易失性存储器件110的一个或更多个读取操作。在读取失败解决操作期间执行的读取操作可区别于根据来自于主机装置的读取请求而进行的读取操作。即，在读取失败解决操作期间执行的读取操作是额外的读取操作，其试图修复在根据来自于主机装置的读取请求而执行的读取操作失败时产生的读取失败。
读取失败解决模块122可对非易失性存储器件110重复地执行读取操作，直到从非易失性存储器件110读取的数据中包括的错误变为可校正的。读取失败解决模块122可以利用与前一读取操作期间所使用的读取电压不同的读取电压再次执行读取操作的方式来控制读取操作。读取失败解决模块122可在每次读取操作执行时提供读取失败解决电压(在下文中称为解决电压)Vsv至非易失性存储器件110。
根据读取失败解决模块122的控制而执行的读取失败解决操作可包括静态读取失败解决操作及动态读取失败解决操作。这些读取失败解决操作将在下文中详细描述。
图2及图3是示出图1中所示的非易失性存储器件110的存储器单元的阈值电压分布的图。非易失性存储器件110的每个存储器单元可储存单比特数据(即1比特的数据)。这种存储器单元被称作为单电平单元(SLC)。在另一个示例中，每个存储器单元可储存多比特数据(即2比特的或更多比特的数据)。这种存储器单元被称为多电平单元(MLC)。
如图2中所示，单电平单元(SLC)可被擦除或编程为具有根据单比特数据的对应于擦除状态E和编程状态P中的任何一个的阈值电压。在读取操作中，可将具有擦除状态E与编程状态P之间的电压电平的读取电压Vrd施加至存储器单元。如果施加读取电压Vrd，具有擦除状态E的阈值电压的存储器单元可被判断为储存数据“1”，而具有编程状态P的阈值电压的存储器单元可被配置为储存数据“0”。
图3示出了多电平单元(MLC)，其储存2比特的数据。两(2)比特的多电平单元可被擦除或编程为具有根据多比特数据、即LSB(最低有效位)数据和MSB(最高有效位)数据的对应于擦除状态E和多个编程状态P1、P2及P3中的任何一个的阈值电压。在读取操作中，可将擦除状态E与第一编程状态P1之间的第一读取电压Vrd_P1，第一编程状态P1与第二编程状态P2之间的第二读取电压Vrd_P2、第二编程状态P2与第三编程状态P3之间的第三读取电压Vrd_P3之中的任何一个施加至存储器单元。
如果施加第二读取电压Vrd_P2，具有擦除状态E和第一编程状态P1的阈值电压的存储器单元可被判断为储存LSB数据“1”，以及具有第二编程状态P2和第三编程状态P3的阈值电压的存储器单元可被判断为储存LSB数据“0”。如果施加第一读取电压Vrd_P1，具有擦除状态E的阈值电压的存储器单元可被判断为储存MSB数据“1”，以及具有第一编程状态P1的阈值电压的存储器单元可被判断为储存MSB数据“0”。如果施加第三读取电压Vrd_P3，具有第二编程状态P2的阈值电压的存储器单元可被判断为储存MSB数据“0”，以及具有第三编程状态P3的阈值电压的存储器单元可被判断为储存MSB数据“1”。
尽管图3示例性地示出第二读取电压Vrd_P2作为用于读取LSB数据的电压、以及第一读取电压Vrd_P1和第三读取电压Vrd_P3作为用于读取MSB数据的电压，但是用于读取LSB数据的电压和用于读取MSB数据的电压可根据擦除状态E以及编程状态P1、P2及P3而变化。
图4是示出根据实施例的数据储存装置的操作方法的图，所述操作方法是对储存有包括错误的数据的存储器单元而执行的。在对图4的说明中，假设低于原始读取电压Vrd_o的阈值电压分布ST1和高于原始读取电压Vrd_o的阈值电压分布ST2为正常状态。
根据这样的假设，通过虚线示出的阈值电压分布ST1’和阈值电压分布ST2’表示异常状态，并且在属于这些阈值电压分布ST1’和ST2’的存储器单元中储存的数据可包括错误。例如，当施加原始读取电压Vrd_o时，阈值电压位于阈值电压分布ST1’的区域R1中的存储器单元可被判断为属于阈值电压分布ST2。在此情况下，区域R1的存储器单元可被判断为储存与原始数据、即包括错误的数据不同的数据。又例如，当施加原始读取电压Vrd_o时，阈值电压位于阈值电压分布ST2’的区域R2中的存储器单元可被判断为属于阈值电压分布ST1。即，区域R2的存储器单元可被判断为储存与原始数据、即包括错误的数据不同的数据。
如果通过读取失败解决操作施加与原始读取电压Vrd_o不同的解决电压Vsv_m，则在区域R1中的存储器单元可被判断为属于阈值电压分布ST1。因此，即使阈值电压位于区域R1中，在区域R1中的存储器单元也可被判断为储存原始数据。如果通过读取失败解决操作施加与原始读取电压Vrd_o不同的解决电压Vsv_n，在区域R2中的存储器单元可被判断为属于阈值电压分布ST2。因此，即使阈值电压位于区域R2中，在区域R2中的存储器单元也可被判断为储存原始数据。
如上所述，当执行读取失败解决操作时，可根据与前一读取操作中使用的读取电压不同的读取电压再次执行读取操作。在首次执行读取失败解决操作时，由于前一读取操作是根据来自于主机装置的读取请求的读取操作，因此在前一读取操作期间使用的读取电压可以指的是原始读取电压Vrd_o，以及与前一读取操作中使用的读取电压不同的读取电压可为解决电压Vsv_m或Vsv_n。在之前执行了读取失败解决操作的情况下，由于前一读取操作为在读取失败解决操作期间执行的读取操作，因此在前一读取操作中使用的读取电压可为解决电压Vsv_m或Vsv_n，以及与前一读取操作中使用的读取电压不同的读取电压可为与前一解决电压Vsv_m或Vsv_n不同的另一解决电压Vsv_m或Vsv_n。
在执行读取失败解决操作时，由于应当通过改变解决电压而重复地执行读取操作直到读取数据中包括的错误变为可校正，因此可使用不同的解决电压。可通过选择要使用的解决电压来定义静态读取失败解决操作和动态读取失败解决操作。在执行静态读取失败解决操作的情况下，可基于读取失败解决电压表来选择解决电压。在执行动态读取失败解决操作的情况下，可在解决电压范围内动态地选择解决电压。
图5及图6是示出根据实施例的读取失败解决电压表的图。图5示出在单电平单元(SLC)中参考的读取失败解决电压表。图6示出在2比特的多电平单元(MLC)中参考的读取失败解决电压表。虽然图5及图6示例性地示出每个都通过10个解决电压来配置的读取失败解决电压表，但读取失败解决电压表的解决电压数目可根据设计而变化。
读取失败解决电压表可通过读取失败解决模块122来产生和管理。当数据储存装置100操作时，读取失败解决电压表可被加载到工作存储器123上，并且可被读取失败解决模块122参考。
参见图5，在单电平单元(SLC)的情况下参考的读取失败解决电压表可具有被分组为两个或更多个组G1和G2的多个解决电压Vsv_1至Vsv_10。例如，多个解决电压Vsv_1至Vsv_10中的每个可根据其读取成功数目而属于第一组G1或第二组G2之一。第一组G1可包括读取成功数目相对较大的解决电压，第二组G2可包括读取成功数目相当较小的解决电压。“读取成功数目”是在读取失败解决操作期间利用对应的解决电压所执行的成功读取操作的数目。这样的读取成功数目可在读取失败解决操作期间在每次执行读取操作时累计。
由于解决电压Vsv_1至Vsv_10根据解决电压Vsv_1至Vsv_10的读取成功数目而被分组，因此当解决电压Vsv_1至Vsv_10之中的任何一个的读取成功数目改变时，组G1和G2可以按照读取成功数目的降序来更新。例如，解决电压Vsv_1至Vsv_10可在组G1和G2之间交换，使得读取成功数目属于解决电压Vsv_1至Vsv_10的读取成功数目的以降序的上一半的读取失败解决电压可被包括在第一组G1中，而读取成功数目属于解决电压Vsv_1至Vsv_10的读取成功数目的以降序的下一半的读取失败解决电压可被包括在第二组G2中。如图5所示，当第二组G2中包括的解决电压Vsv_5的读取成功数目从26变为28时，解决电压Vsv_5可变为属于第一组G1而不属于第二组G2，而读取成功数目为27的解决电压Vsv_2可变为属于第二组G2而不属于第一组G1。
参见图6，在2比特的多电平单元(MLC)的情况下参考的读取失败解决电压表可具有多个解决电压集合S1至S10，所述多个解决电压集合S1至S10被分组为两个或更多个组G1和G2。解决电压集合S1至S10中的每个可包括用于读取存储器单元的相应阈值电压分布的解决电压。换句话说，解决电压集合S1至S10中的每个可包括用于读取LSB数据的解决电压以及用于读取MSB数据的解决电压。当以根据上述参照图3描述的阈值电压分布为例时，解决电压集合S1可包括对应于LSB读取电压Vrd_P2的解决电压Vsv_P2_8，以及对应于MSB读取电压Vrd_P1及Vrd_P3的解决电压Vsv_P1_7及Vsv_P3_7。
用于读取LSB数据的解决电压Vsv_P2_1至Vsv_P2_10中的每个可根据其读取成功数目而被包括在第一组G1或第二组G2中。此外，用于读取MSB数据的每对解决电压Vsv_P1_1至Vsv_P1_10以及Vsv_P3_1至Vsv_P3_10可根据其读取成功数目而被包括在第一组G1或第二组G2中。第一组G1可包括读取成功数目相对较大的解决电压，第二组G2可包括读取成功数目相对较小的解决电压。
如以上参照图5所述，当对应于解决电压的读取成功数目改变时，组中所包括的解决电压可根据读取成功数目的降序来更新。例如，用于LSB读取及MSB读取的解决电压可在组G1与G2之间交换，使得读取成功数目属于用于读取LSB数据的解决电压Vsv_P2_1至Vsv_P2_10以及用于读取MSB数据的解决电压对Vsv_P1_1至Vsv_P1_10和Vsv_P3_1至Vsv_P3_10的读取成功数目的以降序的上一半的读取失败解决电压可被包括在第一组G1中，而读取成功数目属于用于读取LSB数据的解决电压Vsv_P2_1至Vsv_P2_10以及用于读取MSB数据的解决电压对Vsv_P1_1至Vsv_P1_10和Vsv_P3_1至Vsv_P3_10的读取成功数目的以降序的下一半的读取失败解决电压可被包括在第二组G2中。
当执行静态读取失败解决操作时，可选择读取失败解决电压表中包括的解决电压或解决电压集合之一。每当ECC失败时，为了增加读取操作的成功率，可利用以读取成功数目从最大至最小的降序的解决电压或解决电压集合来顺序地执行读取操作。如果利用第一组G1的解决电压或解决电压集合执行读取操作的结果是产生读取失败，则可利用更小读取成功数目所属的第二组G2的解决电压或解决电压集合再次执行读取操作。基于第一组G1和第二组G2的优先级的静态读取失败解决操作稍后将参照流程图进行详细说明。
图7及图8是示出根据实施例的数据储存装置的操作方法的图。在执行动态读取失败解决操作的情况下，可在解决电压范围内动态地选择解决电压。换句话说，可通过在开始解决电压Vsv_s与结束解决电压Vsv_e之间的范围内增加或减少电压电平来选择解决电压。
当以图7为例时，可使用开始解决电压Vsv_s来执行动态读取失败解决操作期间执行的初始读取操作，以及可使用相比于开始解决电压Vsv_s被增加的解决电压Vsv_s+1来执行下一读取操作。如果连续地重复读取操作，则可使用这样的解决电压，即每个解决电压的电压电平在每次读取操作重复时增加一增加量+ΔV。解决电压的增加量+ΔV可为恒定或可变的。
当以图8为例时，可使用开始解决电压Vsv_s来执行动态读取失败解决操作期间执行的初始读取操作，以及可使用相比于开始解决电压Vsv_s被减少的解决电压Vsv_s+1来执行下一读取操作。如果连续地重复读取操作，则可使用这样的解决电压，其在每次读取操作重复时减少一减少量-ΔV。解决电压的减少量-ΔV可为恒定或可变的。
图9是示出根据实施例的数据储存装置的操作方法的流程图。
在步骤S105中，控制单元121可响应于来自于主机装置的读取请求而对非易失性存储器件110执行读取操作。即，控制单元121可对非易失性存储器件110的与主机装置读取请求的地址相对应的存储器单元执行读取操作。
在步骤S110中，ECC单元125可判断读取数据中是否包括错误。当读取数据中不包括错误时，可成功地结束读取操作。在读取数据中包括错误的情况下，过程可进行到步骤S115。
在步骤S115中，ECC单元125可判断检测到的错误是否为可校正的。当检测到的错误可校正时，过程可进行到步骤S120。在步骤S120中，ECC单元125可校正读取数据中包括的错误。然后，可成功地结束读取操作。当检测到的错误不可校正时，读取失败解决模块122可执行包括步骤S125至S170的静态读取失败解决操作。
在步骤S125中，读取失败解决模块122可使用读取失败解决电压表的第一组G1中包括的解决电压中的选中的一个来执行读取操作。读取失败解决模块122可提供选中的解决电压至非易失性存储器件110，并且可控制非易失性存储器件110，使得在提供的解决电压施加至被读取请求的存储器单元时执行读取操作。
在步骤S130中，ECC单元125可判断读取数据中是否包括错误。当读取数据中不包括错误时，即，当读取失败解决操作的读取操作已成功时，进程可进行至步骤S145。当读取数据中包括错误时，进程可进行到步骤S135。
在步骤S145中，读取失败解决模块122可更新读取失败解决电压表。例如，读取失败解决模块122可将读取失败解决电压表的与在步骤S125使用的解决电压相对应的读取成功数目增加1。如有必要，读取失败解决模块122可由于读取成功数目上的变化而更新读取失败解决电压表的第一组G1和第二组G2。在步骤S145之后，可成功地结束读取操作。
在步骤S135中，ECC单元125可判断检测到的错误是否可校正。当检测到的错误可校正时，进程可进行到步骤S140。在步骤S140中，ECC单元125可校正读取数据中包括的错误。在步骤S140之后，可经由步骤S145更新读取失败解决电压表，然后，可如上所述成功地结束读取操作。
当检测到的错误不可校正时，进程可进行至步骤S150。在步骤S150中，读取失败解决模块122可判断第一组G1中包括的解决电压是否全部被参考。当第一组G1中包括的解决电压未全部被参考时，进程可进行至步骤S125。即，如果判断出通过前一读取操作读取的数据的错误为不可校正，则读取失败解决模块122可使用第一组G1中包括的另一解决电压来再次执行读取操作。
当第一组中包括的解决电压全部被参考时，进程可进行至步骤S155。在步骤155中，读取失败解决模块122可使用读取失败解决电压表的第二组G2中包括的解决电压中的选中的一个来执行读取操作。读取失败解决模块122可提供选中的解决电压至非易失性存储器件110，以及可控制非易失性存储器件110，使得在提供的解决电压施加至被读取请求的存储器单元时执行读取操作。
在步骤S160中，ECC单元125可判断读取数据中是否包括错误。当读取数据中不包括错误时，即当读取失败解决操作的读取操作已成功时，进程可进行至步骤S145。可经由步骤S145更新读取失败解决电压表，然后，可如上所述成功地结束读取操作。当读取数据中包括错误时，进程可进行至步骤S165。
在步骤S165，ECC单元125可判断检测到的错误是否可校正。当检测到的错误可校正时，进程可进行至步骤S140。读取数据中包括的错误可经由步骤S140被校正。然后，可经由步骤S145更新读取失败解决电压表，并且可如上所述成功地结束读取操作。
当检测到的错误不可校正时，进程可进行至步骤S170。在步骤S170中，读取失败解决模块122可判断第二组G2中包括的解决电压是否全部被参考。当第二组中包括的解决电压未全部被参考时，进程可进行至步骤S155。即，如果判断出通过前一读取操作而读取的数据的错误为不可校正时，读取失败解决模块122可使用第二组G2中包括的另一解决电压再次执行读取操作。
当第二组中包括的解决电压全部被参考时，由于在步骤S105中执行的读取操作和静态读取失败解决操作两者都失败，因此读取操作异常终止。在这个情况下，控制单元121可通知主机装置读取失败。
根据静态读取失败解决操作，可首先执行经由步骤S125至S150执行的主静态读取失败解决操作，其使用第一组G1中包括的解决电压，然后，可经由步骤S140、S145以及S155至S170执行次静态读取失败解决操作，其使用第二组G2中包括的解决电压。由于具有较大读取成功数目的解决电压被包括在第一组G1中，并且具有较小读取成功数目的解决电压被包括在第二组G2中，因此可通过首先使用第一组G1中包括的解决电压而增加读取成功率。
图10及图11是示出根据实施例的数据储存装置的操作方法的流程图。
在步骤S205中，控制单元121可响应于来自于主机装置的读取请求而对非易失性存储器件110执行读取操作。即，控制单元121可对非易失性存储器件110的与主机装置读取请求的地址相对应的存储器单元执行读取操作。
在步骤S210中，ECC单元125可判断读取数据中是否包括错误。当读取数据中不包括错误时，可成功地结束读取操作。当读取数据中包括错误时，进程可进行至步骤S215。
在步骤S215中，ECC单元125可判断检测到的错误是否可校正。当检测到的错误可校正时，进程可进行至步骤S220。在步骤S220中，ECC单元125可校正读取数据中包括的错误。然后，可成功地结束读取操作。当判断出检测到的错误为不可校正时，读取失败解决模块122可执行包括步骤S225至S270的静态读取失败解决操作，以及包括图10中所示的步骤S300和图11中所示的步骤S310至S360的动态读取失败解决操作。
在步骤S225中，读取失败解决模块122可使用读取失败解决电压表的第一组G1中包括的解决电压中的选中的一个来执行读取操作。读取失败解决模块122可提供选中的解决电压至非易失性存储器件110，以及可控制非易失性存储器件110，使得当提供的解决电压施加至读取请求的存储器单元时执行读取操作。
在步骤S230中，ECC单元125可判断读取数据中是否包括错误。当读取数据中包括错误时，即，当静态读取失败解决操作的读取操作已成功时，进程可进行至步骤S245。当读取数据中包括错误时，进程可进行至步骤S235。
在步骤S245中，读取失败解决模块122可更新读取失败解决电压表。例如，读取失败解决模块122可将读取失败解决电压表的与在步骤S225中使用的解决电压相对应的读取成功数目增加1。如有必要，读取失败解决模块122可因为读取成功数目上的改变而更新读取失败解决电压表的第一组G1和第二组G2。在步骤S245之后，可成功地结束读取操作。
在步骤S235中，ECC单元125可判断检测到的错误是否可校正。当检测到的错误可校正时，进程可进行至步骤S240。在步骤S240，ECC单元125可校正读取数据中包括的错误。在步骤S240之后，可经由步骤S245更新读取失败解决电压表，然后，可如上所述成功地结束读取操作。
当检测到的错误不可校正时，进程可进行至步骤S250。在步骤S250中，读取失败解决模块122可判断第一组G1中包括的解决电压是否全部被参考。当第一组中包括的解决电压未全部被参考时，进程可进行至步骤S225。即，如果判断出通过前一读取操作而读取的数据的错误为不可校正时，读取失败解决模块122可使用第一组G1中包括的另一解决电压再次执行读取操作。
当第一组中包括的解决电压全部被参考时，进程可进行至步骤S300。在步骤S300，读取失败解决模块122可执行动态读取失败解决操作。动态读取失败解决操作将在下文中参照图11详细描述。
在步骤S310中，如上参照图7以及图8所述，读取失败解决模块122可通过在解决电压范围内增加或减少电压来选择用于动态读取失败解决操作的解决电压。
在步骤S320中，读取失败解决模块122可使用选中的解决电压来执行动态读取失败解决操作的读取操作。读取失败解决模块122可提供选中的解决电压至非易失性存储器件110，以及可控制非易失性存储器件110，使得当提供的解决电压施加至读取请求的存储器单元时执行动态读取失败解决操作的读取操作。
在步骤S330中，ECC单元125可判断读取数据中是否存在错误。当读取数据中不存在错误时，动态读取失败解决操作的读取操作可成功地结束。换句话说，当动态读取失败解决操作已成功时，图10的进程可结束。当读取数据中包括错误时，进程可进行至步骤S340。
在步骤S340中，ECC单元125可判断检测到的错误是否可校正。当检测到的错误可校正时，进程可进行至步骤S350。在步骤S350中，ECC单元125可校正读取数据中包括的错误。然后，动态读取失败解决操作的读取操作可成功地结束。换句话说，当动态读取失败解决操作已成功时，图10的进程可结束。
当检测到的错误不可校正时，进程可进行至步骤S360。在步骤S360，读取失败解决模块122可判断执行动态读取失败解决操作的读取操作次数是否超过预定限制数目。当执行动态读取失败解决操作的读取操作次数没有超过预定限制数目时，进程可进行至步骤S310。即，读取失败解决模块122可再次设定用于动态读取失败解决操作的解决电压，并且再次执行读取操作。
当执行动态读取失败解决操作的读取操作次数超过限制数目时，因为动态读取失败解决操作失败，进程可进行至步骤S255。
再次参见图10，在步骤S255中，读取失败解决模块122可使用读取失败解决电压表的第二组G2中包括的解决电压中的选中的一个来执行读取操作。读取失败解决模块122可提供选中的解决电压至非易失性存储器件110，并且可控制非易失性存储器件110，使得当提供的解决电压施加至读取请求的存储器单元时执行读取操作。
在步骤S260中，ECC单元125可判断读取数据中是否包括错误。当读取数据中不包括错误时，即，当静态读取失败解决操作的读取操作已成功时，进程可进行至步骤S245。读取失败解决电压表可经由步骤S245被更新，然后，读取操作可如上所述成功地结束。当读取数据中包括错误时，进程可进行至步骤S265。
在步骤S265中，ECC单元125可判断检测到的错误是否可校正。当检测到的错误可校正时，进程可进行至步骤S240。读取数据中包括的错误可经由步骤S240校正。然后，读取失败解决电压表可经由步骤S245更新，并且，读取操作可如上所述成功地结束。
当检测到的错误为不可校正的，进程可进行至步骤S270。在步骤S270中，读取失败解决模块122可判断第二组G2中包括的解决电压是否全部被参考。当第二组G2中包括的解决电压未全部被参考时，进程可进行至步骤S255。即，如果判断出通过前一读取操作读取的数据的错误为不可校正时，读取失败解决模块122可再次使用第二组G2中包括的另一解决电压来执行读取操作。
当第二组中包括的解决电压全部被参考时，因为在步骤S205中执行的读取操作、静态读取失败解决操作以及动态读取失败解决操作全部都失败，因此读取操作异常地结束。在这样的情况下，控制单元121可通知主机装置读取失败。
在图10所示的流程图中示出，当步骤S225的使用第一组G1中包括的解决电压的主静态读取失败解决操作失败时执行如上参照图10以及图11所述的步骤S300的动态读取失败解决操作，以及当步骤S300的动态读取失败解决操作失败时执行步骤S255的使用第二组G2中包括的解决电压的次静态读取失败解决操作。
尽管未示出，但是可在主静态读取失败解决操作之前执行动态读取失败解决操作。在这样的情况下，当动态读取失败解决操作失败时，可执行主静态读取失败解决操作，并且当主静态读取失败解决操作失败时，可执行次静态读取失败解决操作。又例如，当次静态读取失败解决操作失败时，可执行动态读取失败解决操作。在这样的情况下，当主静态读取失败解决操作失败时，可执行次静态读取失败解决操作，以及当次静态读取失败解决操作失败时，可执行动态读取失败解决操作。
图12示出根据实施例的包括数据储存装置的数据处理系统的框图。参见图12，数据处理系统1000可包括主机装置1100以及数据储存装置1200。
数据储存装置1200可包括控制器1210以及非易失性存储器件1220。数据储存装置1200可电耦合至主机装置1100，诸如移动电话、MP3播放器、笔记本电脑、桌面计算机、游戏机、电视、车载信息娱乐系统等。数据储存装置1200也被称为存储系统。
控制器1210可以响应于来自主机装置1100的请求而访问非易失性存储器件1220。例如，控制器1210可控制非易失性存储器件1220的读取、编程或擦除操作。控制器1210可驱动用于控制非易失性存储器件1220的固件。
控制器1210可包括主机接口单元1211、控制单元1212、存储器接口单元1213、RAM1214以及错误校正码(ECC)单元1215。
控制单元1212可以响应于来自主机装置1100的请求而对控制器1210的一般操作进行控制。尽管未示出，但是控制单元1212可包括图1中所示的读取失败解决模块122，或可执行读取失败解决模块122的功能。
RAM 1214可用作控制单元1212的工作存储器。RAM 1214可用作暂时地储存从非易失性存储器件1220读取的数据或从主机装置1100提供的数据的缓冲存储器。
主机接口单元1211可与主机装置1100和控制器1210接口。例如，主机接口单元1211可经由各种接口协议诸如通用串行总线(USB)协议、通用快闪存储(UFS)协议、多媒体卡(MMC)协议、外围组件互连(PCI)协议、PCI-快速(PCI-E)协议、并行高级技术附件(PATA)协议、串行高级技术附件(SATA)协议、小型计算机系统接口(SCSI)协议、以及串行附加SCSI(SAS)协议中的一个与主机装置1100通信。
存储器接口单元1213可与控制器1210和非易失性存储器件1220接口。存储器接口单元1213可提供命令和地址至非易失性存储器件1220。此外，存储器接口单元1213可与非易失性存储器件1220交换数据。
错误校正码单元1215可检测从非易失性存储器件1220读取的数据的错误。此外，当检测到的错误在可校正范围内时，错误校正码单元1215可校正检测到的错误。
非易失性存储器件1220可用作数据储存装置1200的储存媒介。非易失性存储器件1220可包括多个非易失性存储器芯片(或裸片)NVM_1至NVM_k。
控制器1210和非易失性存储器件1220可被制造为各种数据储存装置中的任何一种。例如，控制器1210和非易失性存储器件1220可被集成在一个半导体装置中，并且可被制造为呈MMC、eMMC、RS-MMC以及micro-MMC形式的多媒体卡、呈SD、mini-SD以及micro-SD形式的安全数字卡、通用串行总线(USB)储存装置、通用快闪存储(UFS)装置、个人计算机存储卡国际协会(PCMCIA)卡、紧凑快闪(CF)卡、智能媒体卡、记忆棒等中的任何一个。
图13示出根据实施例的包括固态驱动器(SSD)的数据处理系统的框图。参见图13，数据处理系统2000可包括主机装置2100以及固态驱动器(SSD)2200。
SSD 2200可包括SSD控制器2210、缓冲存储器件2220、非易失性存储器件2231至223n、电源2240、信号连接器2250以及电源连接器2260。
SSD 2200可响应于来自主机装置2100的请求来操作。即，SSD控制器2210可响应于来自主机装置2100的请求而访问非易失性存储器件2231至223n。例如，SSD控制器2210可控制非易失性存储器件2231至223n的读取、编程以及擦除操作。
缓冲存储器件2220可暂时地储存要储存在非易失性存储器件2231至223n中的数据。此外，缓冲存储器件2220可暂时地储存从非易失性存储器件2231至223n读取的数据。暂时地储存在缓冲存储器件2220中的数据可在SSD控制器2210的控制之下被传输至主机装置2100或非易失性存储器件2231至223n。
非易失性存储器件2231至223n可用作SSD 2200的储存媒介。非易失性存储器件2231至223n可分别经由多个通道CH1至CHn电耦合至SSD控制器2210。一个或更多个非易失性存储器件可电耦合至一个通道。电耦合至一个通道的非易失性存储器件可被电耦合至相同的信号总线和数据总线。
电源2240可将经由电源连接器2260输入的电源PWR提供至SSD 2200内部。电源2240可包括辅助电源2241。当突然断电时，辅助电源2241可供应电源以容许SSD 2200正常终止。辅助电源2241可包括能够利用电源PWR来充电的超级电容器。
SSD控制器2210可经由信号连接器2250与主机装置2100交换信号SGL。信号SGL可包括命令、地址、数据等。根据主机装置2100与SSD 2200之间的接口方案，信号连接器2250可通过连接器诸如并行高级技术附件(PATA)、串行高级技术附件(SATA)、小型计算机系统接口(SCSI)、串行附加SCSI(SAS)、外围组件互连(PCI)、PCI快速(PCI-E)来配置。
图14是示出图13中所示的SSD控制器的框图。参见图14，SSD控制器2210可包括存储器接口单元2211、主机接口单元2212、错误校正码(ECC)单元2213、控制单元2214以及RAM2215。
存储器接口单元2211可将诸如命令和地址的控制信号提供至非易失性存储器件2231至223n。而且，存储器接口单元2211可与非易失性存储器件2231至223n交换数据。在控制单元2214的控制之下，存储器接口单元2211可将从缓冲存储器件2220传输的数据分散至各通道CH1至CHn。此外，在控制单元2214的控制之下，存储器接口单元2211可将从非易失性存储器件2231至223n读取的数据传输至缓冲存储器件2220。
主机接口单元2212可对应于主机装置2100的协议提供与SSD 2200的接口。例如，主机接口单元2212可经由并行高级技术附件(PATA)、串行高级技术附件(SATA)、小型计算机系统接口(SCSI)、串行附加SCSI(SAS)、外围组件互连(PCI)、PCI快速(PCI-E)协议之一与主机装置2100通信。此外，主机接口单元2212可执行支持主机装置2100的盘模仿功能以识别SSD 2200作为硬盘驱动器(HDD)。
ECC单元2213可基于传输至非易失性存储器件2231至223n的数据产生奇偶校验位。产生的奇偶校验位可被储存在非易失性存储器件2231至223n的备用区中。ECC单元2213可检测从非易失性存储器件2231至223n读取的数据的错误。当检测到的错误在可校正的范围内时，ECC单元2213可校正检测到的错误。
控制单元2214可分析并处理从主机装置2100输入的信号SGL。控制单元2214可响应于来自于主机装置2100的请求而控制SSD控制器2210的一般操作。控制单元2214可根据用于驱动SSD 2200的固件来控制缓冲存储器件2220和非易失性存储器件2231至223n的操作。RAM 2215可用作用于驱动固件的工作存储器。
虽然图中未示出，但是控制单元2214可包括图1所示的读取失败解决模块122，或可执行读取失败解决模块122的功能。
图15示出根据实施例的安装有数据储存装置的计算机系统的框图。参见图15，计算机系统3000包括电耦合至系统总线3700的网络适配器3100、中央处理单元3200、数据储存装置3300、RAM 3400、ROM 3500、以及用户接口3600。数据储存装置3300可通过图1所示的数据储存装置100、图12所示的数据储存装置1200、或图13所示的SSD2200来配置。
网络适配器3100提供计算机系统3000与外部网络之间的接口。中央处理单元3200执行用于驱动应用程序或驻留在RAM 3400上的操作系统的一般操作。
数据储存装置3300储存计算机系统3000中必要的一般数据。例如，用于驱动计算机系统3000的操作系统、应用程序、各种程序模块、程序数据以及储存在数据储存装置3300中的用户数据。
RAM 3400可用作计算机系统3000的工作存储器件。一旦开机，从数据储存装置3300读取的操作系统、应用程序、各种程序模块以及用于驱动程序的程序数据被加载在RAM3400上。在驱动操作系统之前激活的BIOS(基本输入/输出系统)储存在ROM 3500中。计算机系统3000与用户之间的信息交换经由用户接口3600来实现。
虽然已经描述了各种实施例，但是将要理解的是描述的实施例仅是示例而已。因此，描述的实施例不对权利要求进行限制，而是帮助理解权利要求。
通过以上实施例可以看出，本申请提供了以下的技术方案。
技术方案1.一种数据储存装置的操作方法，包括：
执行第一静态读取失败解决操作，其中通过施加第一组中包括的读取失败解决电压至所述存储器单元来读取存储器单元；以及
在所述第一静态读取失败解决操作失败之后，执行第二静态读取失败解决操作，其中通过施加第二组中包括的读取失败解决电压至所述存储器单元来读取所述存储器单元，
其中，所述第一组中包括的相应读取失败解决电压的读取成功数目大于所述第二组中包括的相应读取失败解决电压的读取成功数目。
技术方案2.如技术方案1所述的操作方法，还包括维持所述读取失败解决电压保持关于所述读取成功数目以降序来排列，使得上部排行的读取失败解决电压被包括在所述第一组中，而下部排行的读取失败解决电压被包括在所述第二组中。
技术方案3.如技术方案2所述的操作方法，其中当所述读取成功数目改变时，所述读取失败解决电压的维持交换所述第一组和所述第二组的每个中包括的一个或更多个读取失败解决电压根据所述降序的排行。
技术方案4.如技术方案1所述的操作方法，其中所述第一组中包括的读取失败解决电压和所述第二组中包括的读取失败解决电压中的每个与读取电压不同。
技术方案5.如技术方案1所述的操作方法，其中所述第一静态读取失败解决操作的执行通过顺序地施加所述第一组中包括的读取失败解决电压至所述存储器单元来读取所述存储器单元，直到所述读取操作成功。
技术方案6.如技术方案1所述的操作方法，其中所述第二静态读取失败解决操作的执行通过顺序地施加所述第二组中包括的读取失败解决电压至所述存储器单元来读取所述存储器单元，直到所述读取操作成功。
技术方案7.一种数据储存装置的操作方法，包括：
使用第一组中包括的读取失败解决电压对存储器单元执行第一静态读取失败解决操作；
使用在解决电压范围内动态地选择的读取失败解决电压来执行动态读取失败解决操作；以及
在所述第一静态读取失败解决操作失败之后，使用第二组中包括的读取失败解决电压来执行第二读取失败解决操作，
其中，所述第一组中包括的相应读取失败解决电压的读取成功数目大于所述第二组中包括的相应读取失败解决电压的读取成功数目。
技术方案8.如技术方案7所述的操作方法，其中所述第一静态读取失败解决操作的执行通过顺序地使用所述第一组中包括的读取失败解决电压来读取所述存储器单元，直到所述读取操作成功。
技术方案9.如技术方案7所述的操作方法，其中所述第二静态读取失败解决操作的执行通过顺序地使用所述第二组中包括的读取失败解决电压来读取所述存储器单元，直到所述读取操作成功。
技术方案10.如技术方案7所述的操作方法，还包括维持所述读取失败解决电压保持关于所述读取成功数目以降序来排列，使得上部排行的读取失败解决电压被包括在所述第一组中，而下部排行的读取失败解决电压被包括在所述第二组中。
技术方案11.如技术方案7所述的操作方法，其中所述动态读取失败解决操作的执行通过在所述解决电压范围内顺序地选择不同的多个读取失败解决电压中的一个来读取所述存储器单元，直到所述读取操作成功。
技术方案12.一种数据储存装置，包括：
非易失性存储器件；以及
控制器，适用于使用第一组中包括的读取失败解决电压来执行第一静态读取失败解决操作，以及在所述第一静态读取失败解决操作失败之后，使用第二组中包括的读取失败解决电压来执行第二静态读取失败解决操作，
其中，所述第一组中包括的相应读取失败解决电压的读取成功数目大于所述第二组中包括的相应读取失败解决电压的读取成功数目。
技术方案13.如技术方案12所述的数据储存装置，其中在所述第一静态读取失败解决操作期间，所述控制器通过顺序地施加所述第一组中包括的读取失败解决电压至存储器单元来读取所述非易失性存储器件的存储器单元，直到所述读取操作成功。
技术方案14.如技术方案12所述的数据储存装置，其中在所述第二静态读取失败解决操作期间，所述控制器通过顺序地施加所述第二组中包括的读取失败解决电压至存储器单元来读取所述非易失性存储器件的存储器单元，直到所述读取操作成功。
技术方案15.如技术方案12所述的数据储存装置，其中所述控制器还维持所述读取失败解决电压保持关于所述读取成功数目以降序来排列，使得上部排行的读取失败解决电压被包括在所述第一组中，而下部排行的读取失败解决电压被包括在所述第二组中。
技术方案16.如技术方案15所述的数据储存装置，其中当所述读取成功数目改变时，所述控制器交换所述第一组和所述第二组的每个中包括的一个或更多个读取失败解决电压以降序的排行。
技术方案17.如技术方案13所述的数据储存装置，其中所述控制器通过顺序地施加所述第一组中包括的读取失败解决电压至所述存储器单元来读取所述存储器单元，直到所述读取操作成功。
技术方案18.如技术方案14所述的数据储存装置，其中所述第二静态读取失败解决操作的执行通过顺序地施加所述第二组中包括的读取失败解决电压至所述存储器单元来读取所述存储器单元，直到所述读取操作成功。
技术方案19.如技术方案12所述的数据储存装置，其中所述控制器还使用在解决电压范围内动态地选择的读取失败解决电压来执行动态读取失败解决操作。
技术方案20.如技术方案19所述的数据储存装置，其中所述控制器通过在所述解决电压范围内顺序地选择彼此不同的多个读取失败解决电压中的一个来读取所述非易失性存储器件的存储器单元，直到所述读取操作成功。

Claims (20)

1.一种数据储存装置的操作方法，包括：
将读取失败解决电压根据其读取成功数目而分组为第一组和第二组；
执行第一静态读取失败解决操作，其中通过施加所述第一组中包括的读取失败解决电压至存储器单元来读取所述存储器单元；以及
在所述第一静态读取失败解决操作失败之后，执行第二静态读取失败解决操作，其中通过施加所述第二组中包括的读取失败解决电压至所述存储器单元来读取所述存储器单元，
其中，所述第一组中包括的相应读取失败解决电压的读取成功数目大于所述第二组中包括的相应读取失败解决电压的读取成功数目，以及
其中，读取成功数目是在第一静态读取失败解决操作和第二静态读取失败解决操作期间用对应的读取失败解决电压所执行的成功读取操作的数目。
2.如权利要求1所述的操作方法，还包括维持所述读取失败解决电压保持关于所述读取成功数目以降序来排列，使得上部排行的读取失败解决电压被包括在所述第一组中，而下部排行的读取失败解决电压被包括在所述第二组中。
3.如权利要求2所述的操作方法，其中当所述读取成功数目改变时，所述读取失败解决电压的维持交换所述第一组和所述第二组的每个中包括的一个或更多个读取失败解决电压根据所述降序的排行。
4.如权利要求1所述的操作方法，还包括：
在执行所述第一静态读取失败解决操作之前，通过将读取电压施加至根据主机装置而被读取请求的存储单元来执行读取操作，
其中所述第一组中包括的读取失败解决电压和所述第二组中包括的读取失败解决电压中的每个与所述读取电压不同。
5.如权利要求1所述的操作方法，其中所述第一静态读取失败解决操作的执行通过顺序地施加所述第一组中包括的读取失败解决电压至所述存储器单元来读取所述存储器单元，直到所述读取操作成功或者所述第一组中包括的所有的读取失败解决电压都被使用。
6.如权利要求1所述的操作方法，其中所述第二静态读取失败解决操作的执行通过顺序地施加所述第二组中包括的读取失败解决电压至所述存储器单元来读取所述存储器单元，直到所述读取操作成功或者所述第二组中包括的所有的读取失败解决电压都被使用。
7.一种数据储存装置的操作方法，包括：
将读取失败解决电压根据其读取成功数目而分组为第一组和第二组；
使用所述第一组中包括的读取失败解决电压对存储器单元执行第一静态读取失败解决操作；
在所述第一静态读取失败解决操作失败之后，使用在解决电压范围内动态地选择的读取失败解决电压来执行动态读取失败解决操作；以及
在所述动态读取失败解决操作失败之后，使用所述第二组中包括的读取失败解决电压来执行第二静态读取失败解决操作，
其中，所述第一组中包括的相应读取失败解决电压的读取成功数目大于所述第二组中包括的相应读取失败解决电压的读取成功数目，以及
其中，读取成功数目是在第一静态读取失败解决操作和第二静态读取失败解决操作期间用对应的读取失败解决电压所执行的成功读取操作的数目。
8.如权利要求7所述的操作方法，其中所述第一静态读取失败解决操作的执行通过顺序地使用所述第一组中包括的读取失败解决电压来读取所述存储器单元，直到读取操作成功或者所述第一组中包括的所有的读取失败解决电压都被使用。
9.如权利要求7所述的操作方法，其中所述第二静态读取失败解决操作的执行通过顺序地使用所述第二组中包括的读取失败解决电压来读取所述存储器单元，直到读取操作成功或者所述第二组中包括的所有的读取失败解决电压都被使用。
10.如权利要求7所述的操作方法，还包括维持所述读取失败解决电压保持关于所述读取成功数目以降序来排列，使得上部排行的读取失败解决电压被包括在所述第一组中，而下部排行的读取失败解决电压被包括在所述第二组中。
11.如权利要求7所述的操作方法，其中所述动态读取失败解决操作的执行通过在所述解决电压范围内顺序地选择不同的多个读取失败解决电压中的一个来读取所述存储器单元，直到读取操作成功或者所述动态读取失败解决操作被执行的次数超过预定限制数目。
12.一种数据储存装置，包括：
非易失性存储器件；以及
控制器，适用于将读取失败解决电压根据其读取成功数目而分组为第一组和第二组，使用所述第一组中包括的读取失败解决电压来执行第一静态读取失败解决操作，以及在所述第一静态读取失败解决操作失败之后，使用所述第二组中包括的读取失败解决电压来执行第二静态读取失败解决操作，
其中，所述第一组中包括的相应读取失败解决电压的读取成功数目大于所述第二组中包括的相应读取失败解决电压的读取成功数目，以及
其中，读取成功数目是在第一静态读取失败解决操作和第二静态读取失败解决操作期间用对应的读取失败解决电压所执行的成功读取操作的数目。
13.如权利要求12所述的数据储存装置，其中在所述第一静态读取失败解决操作期间，所述控制器通过顺序地施加所述第一组中包括的读取失败解决电压至存储器单元来读取所述非易失性存储器件的存储器单元，直到读取操作成功或者所述第一组中包括的所有的读取失败解决电压都被使用。
14.如权利要求12所述的数据储存装置，其中在所述第二静态读取失败解决操作期间，所述控制器通过顺序地施加所述第二组中包括的读取失败解决电压至存储器单元来读取所述非易失性存储器件的存储器单元，直到读取操作成功或者所述第二组中包括的所有的读取失败解决电压都被使用。
15.如权利要求12所述的数据储存装置，其中所述控制器还维持所述读取失败解决电压保持关于所述读取成功数目以降序来排列，使得上部排行的读取失败解决电压被包括在所述第一组中，而下部排行的读取失败解决电压被包括在所述第二组中。
16.如权利要求15所述的数据储存装置，其中当所述读取成功数目改变时，所述控制器交换所述第一组和所述第二组的每个中包括的一个或更多个读取失败解决电压以降序的排行。
17.如权利要求13所述的数据储存装置，其中所述控制器通过顺序地施加所述第一组中包括的读取失败解决电压至所述存储器单元来读取所述存储器单元，直到所述读取操作成功或者所述第一组中包括的所有的读取失败解决电压都被使用。
18.如权利要求14所述的数据储存装置，其中所述控制器通过顺序地施加所述第二组中包括的读取失败解决电压至所述存储器单元来读取所述存储器单元，直到所述读取操作成功或者所述第二组中包括的所有的读取失败解决电压都被使用。
19.如权利要求12所述的数据储存装置，其中所述控制器还使用在解决电压范围内动态地选择的读取失败解决电压来执行动态读取失败解决操作。
20.如权利要求19所述的数据储存装置，其中所述控制器通过在所述解决电压范围内顺序地选择彼此不同的多个读取失败解决电压中的一个来读取所述非易失性存储器件的存储器单元，直到读取操作成功或者所述动态读取失败解决操作被执行的次数超过预定限制数目。
CN201510178014.7A 2014-07-23 2015-04-15 数据储存装置及其操作方法 Active CN105321571B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140093273A KR20160011939A (ko) 2014-07-23 2014-07-23 데이터 저장 장치 및 그것의 동작 방법
KR10-2014-0093273 2014-07-23

Publications (2)

Publication Number Publication Date
CN105321571A CN105321571A (zh) 2016-02-10
CN105321571B true CN105321571B (zh) 2020-12-15

Family

ID=55167250

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510178014.7A Active CN105321571B (zh) 2014-07-23 2015-04-15 数据储存装置及其操作方法

Country Status (4)

Country Link
US (1) US9472300B2 (zh)
KR (1) KR20160011939A (zh)
CN (1) CN105321571B (zh)
TW (1) TWI651724B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102280433B1 (ko) * 2015-09-23 2021-07-22 삼성전자주식회사 전력 공급 회로 및 이를 포함하는 저장 장치
KR20180027660A (ko) * 2016-09-05 2018-03-15 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
CN107391290A (zh) * 2017-07-21 2017-11-24 重庆大学 一种闪存制程差异的检测方法
CN109901784B (zh) * 2017-12-08 2022-03-29 群联电子股份有限公司 数据存取方法、存储器控制电路单元以及存储器储存装置
CN108320774A (zh) * 2018-01-18 2018-07-24 江苏华存电子科技有限公司 闪存存储装置用阈值电压参数排序方法及装置
CN110767253B (zh) * 2018-07-25 2021-08-03 建兴储存科技(广州)有限公司 固态储存装置及其读取表管理方法
KR20220056919A (ko) 2020-10-28 2022-05-09 삼성전자주식회사 비휘발성 메모리 장치, 그것을 제어하는 제어기, 그것을 갖는 저장 장치, 및 그것의 리드 방법
CN114708898A (zh) * 2022-04-07 2022-07-05 合肥兆芯电子有限公司 表格管理方法、存储器存储装置及存储器控制电路单元

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102216999A (zh) * 2009-06-03 2011-10-12 马维尔国际贸易有限公司 闪存的参考电压最优化

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100784107B1 (ko) * 2006-04-24 2007-12-10 주식회사 하이닉스반도체 플래쉬 메모리 장치의 구동 방법
US7849383B2 (en) * 2007-06-25 2010-12-07 Sandisk Corporation Systems and methods for reading nonvolatile memory using multiple reading schemes
KR100891005B1 (ko) * 2007-06-28 2009-03-31 삼성전자주식회사 고온 스트레스로 인한 읽기 마진의 감소를 보상하기 위한플래시 메모리 장치 및 그것의 읽기 전압 조정 방법
KR101397549B1 (ko) * 2007-08-16 2014-05-26 삼성전자주식회사 고속 프로그램이 가능한 불휘발성 반도체 메모리 시스템 및그것의 독출 방법
KR101626528B1 (ko) * 2009-06-19 2016-06-01 삼성전자주식회사 플래시 메모리 장치 및 이의 데이터 독출 방법
US8854882B2 (en) * 2010-01-27 2014-10-07 Intelligent Intellectual Property Holdings 2 Llc Configuring storage cells
US9570162B2 (en) * 2010-04-08 2017-02-14 Silicon Motion, Inc. Data read method for flash memory
JP5404685B2 (ja) * 2011-04-06 2014-02-05 株式会社東芝 不揮発性半導体記憶装置
US9001587B2 (en) * 2011-09-16 2015-04-07 Samsung Electronics Co., Ltd. Flash memory and reading method of flash memory
KR20130045495A (ko) * 2011-10-26 2013-05-06 에스케이하이닉스 주식회사 불휘발성 메모리 장치 및 그것의 읽기 방법
KR101892038B1 (ko) * 2012-01-30 2018-08-27 삼성전자주식회사 비휘발성 메모리 장치의 데이터 독출 방법
KR102028128B1 (ko) 2012-08-07 2019-10-02 삼성전자주식회사 불휘발성 랜덤 액세스 메모리 및 낸드 플래시 메모리를 포함하는 메모리 시스템의 동작 방법
KR102081581B1 (ko) * 2012-11-02 2020-02-26 삼성전자 주식회사 메모리 장치 구동 방법
KR20140072637A (ko) * 2012-12-05 2014-06-13 삼성전자주식회사 비휘발성 메모리 장치 및 메모리 컨트롤러의 동작 방법
KR102131802B1 (ko) * 2013-03-15 2020-07-08 삼성전자주식회사 비휘발성 메모리 장치의 데이터 독출 방법, 비휘발성 메모리 장치, 및 메모리 시스템의 구동 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102216999A (zh) * 2009-06-03 2011-10-12 马维尔国际贸易有限公司 闪存的参考电压最优化

Also Published As

Publication number Publication date
TW201604878A (zh) 2016-02-01
TWI651724B (zh) 2019-02-21
US20160027524A1 (en) 2016-01-28
US9472300B2 (en) 2016-10-18
CN105321571A (zh) 2016-02-10
KR20160011939A (ko) 2016-02-02

Similar Documents

Publication Publication Date Title
CN105321571B (zh) 数据储存装置及其操作方法
US10521353B2 (en) Data storage device and operating method thereof
US10102059B2 (en) Data storage device capable of preventing a data retention fail of a nonvolatile memory device and operating method thereof
US20150113207A1 (en) Operating method of data storage device
US10943639B2 (en) Data storage device and operating method thereof
US9274886B2 (en) Data storage device having a reduced error occurrence, operating method thereof, and data processing system including the same
CN107122317B (zh) 数据存储装置
CN106920575B (zh) 数据存储装置及其操作方法
CN111506516A (zh) 数据存储装置及数据存储装置的操作方法
US10902924B2 (en) Memory system varying pass voltage based on erase count of target memory block and operating method thereof
US20140136925A1 (en) Method of operating a data storage device
US20160179596A1 (en) Operating method of data storage device
US11061614B2 (en) Electronic apparatus having data retention protection and operating method thereof
CN109407966B (zh) 数据存储装置及其操作方法
CN110456981B (zh) 存储器系统、存储器系统的操作方法以及电子装置
US20170286219A1 (en) Data storage device and operating method thereof
US11915762B2 (en) Apparatus and method for programming data in a non-volatile memory device
CN107526694B (zh) 数据存储装置及其操作方法
US11048440B2 (en) Memory system, memory device and operating method thereof
US11194512B2 (en) Data storage device which selectively performs a cache read or a normal read operation depending on work load and operating method thereof
US11157401B2 (en) Data storage device and operating method thereof performing a block scan operation for checking for valid page counts
US9966148B1 (en) Data storage device and operating method thereof
KR20150072485A (ko) 데이터 저장 장치 및 그것의 동작 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant