CN105320791A - 平面设计至非平面设计的转换方法 - Google Patents
平面设计至非平面设计的转换方法 Download PDFInfo
- Publication number
- CN105320791A CN105320791A CN201410365671.8A CN201410365671A CN105320791A CN 105320791 A CN105320791 A CN 105320791A CN 201410365671 A CN201410365671 A CN 201410365671A CN 105320791 A CN105320791 A CN 105320791A
- Authority
- CN
- China
- Prior art keywords
- fin
- pattern
- length
- diffusion zone
- limit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000013461 design Methods 0.000 title claims abstract description 97
- 238000000034 method Methods 0.000 title claims abstract description 74
- 238000009792 diffusion process Methods 0.000 claims abstract description 107
- 238000011960 computer-aided design Methods 0.000 claims abstract description 16
- 238000006243 chemical reaction Methods 0.000 claims description 52
- 238000012937 correction Methods 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 230000003287 optical effect Effects 0.000 claims description 2
- 230000011218 segmentation Effects 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 description 27
- 238000004519 manufacturing process Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 9
- 230000008569 process Effects 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 7
- 238000013500 data storage Methods 0.000 description 4
- 230000005669 field effect Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 201000007094 prostatitis Diseases 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 230000002045 lasting effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
本发明公开一种平面设计至非平面设计的转换方法，包含有以下步骤。接收至少一扩散区域图案，其包含有一第一边与一第二边，且该第一边与该第二边彼此垂直。接下来查阅一对照表，根据该扩散区域图案的该第一边得到一第一正整数，且根据该扩散区域图案的该第二边得到一第二正整数。之后形成多个鳍片图案，该多个鳍片图案的一数量与该第二正整数相同。该多个鳍片图案分别具有一第一鳍片长度，且该第一鳍片长度为该第一正整数与一预定值的积。其中该形成该多个鳍片图案的步骤进行于至少一电脑辅助设计工具。
Description
技术领域
本发明涉及一种平面设计至非平面设计的转换方法，尤其是涉及一种平面半导体元件设计至非平面半导体元件设计的转换方法。
背景技术
当元件发展至65纳米技术世代后，使用传统平面式的金属氧化物半导体(metal-oxide-semiconductor，MOS)晶体管制作工艺已难以持续微缩，因此，现有技术提出以立体或非平面(non-planar)多栅极晶体管元件如鳍式场效晶体管(FinFieldeffecttransistor，以下简称为FinFET)元件取代平面晶体管元件的解决途径。
由于FinFET元件的立体结构增加了栅极与鳍片状的硅基体的接触面积，因此可增加栅极对于通道区域的载流子控制，从而降低小尺寸元件面临的由源极引发的能带降低(draininducedbarrierlowering，DIBL)效应以及短通道效应(shortchanneleffect)。此外，由于FinFET元件中同样长度的栅极具有更大的通道宽度，因此可获得加倍的漏极驱动电流。
虽然FinFET元件可提供上述优点，但在集成电路的发展中，FinFET元件与制作工艺仍然面对各种要求。举例来说，如何将现有的平面半导体元件设计直接转换成非平面半导体元件设计，以更降低制作工艺成本以及更增加制作工艺相容性，仍然为业界的所求。
发明内容
因此，本发明的一目的在于提供一平面设计至非平面设计的转换方法，其可迅速且精确地将现有的平面半导体元件设计直接转换成非平面半导体元件设计。
为达上述目的，本发明提供一种平面设计至非平面设计的转换方法，该转换方法包含有以下步骤：首先接收至少一扩散区域图案(diffusionregionpattern)，该扩散区域图案包含有一第一边与一第二边，且该第一边与该第二边彼此垂直。接下来，查阅一对照表，根据该扩散区域图案的该第一边得到一第一正整数，且根据该扩散区域图案的该第二边得到一第二正整数。在获得该第一正整数与该第二正整数之后，形成多个鳍片图案，该多个鳍片图案的一数量与该第二正整数相同。该多个鳍片图案分别具有一第一鳍片长度，且该第一鳍片长度为该第一正整数与一预定值的积。另外，该形成该多个鳍片图案的步骤进行于至少一电脑辅助设计(computer-aideddesign，CAD)工具。
根据本发明所提供的平面设计至非平面设计的转换方法，提供一对照表，并可根据扩散区域图案的两边边长由该对照表直接获得鳍片图案的鳍片数量与鳍片图案的第一鳍片长度，并且在获得该第一鳍片长度之后，直接于CAD工具中形成所欲取得的鳍片图案，或在进行修正之后方于CAD工具中形成鳍片图案。由此可知，本发明所提供的平面设计至非平面设计的转换方法，可将现有的平面半导体元件设计，尤其是平面半导体元件的扩散区域，有效率且精确地转换成非平面半导体元件设计，尤其是转换成非平面半导体元件设计的鳍片结构，故可降低制作工艺成本以及增加平面制作工艺至非平面制作工艺的可转换性。
附图说明
图1为一电脑系统，该电脑系统适合用作本发明实施的工作平台的示意图；
图2为本发明所提供的平面设计至非平面设计的转换方法的一流程图；
图3至图4为本发明所提供的平面设计至非平面设计的转换方法的一第一优选实施例的示意图；
图3、图5与图6为本发明所提供的平面设计至非平面设计的转换方法的一第二优选实施例的示意图；
图3、图7与图8为本发明所提供的平面设计至非平面设计的转换方法的一第三优选实施例的示意图。
符号说明
100电脑系统
110汇流排
120数据存储系统
130用户界面输入设备
140处理器
150网络界面
160用户界面输出设备
170通讯网络
200平面设计至非平面设计的转换方法
210接收至少一扩散区域图案，该扩散区域图案包含有一第一边与一第二边
220查阅一对照表，根据该扩散区域图案的该第一边获得一第一正整数，且根据该扩散区域图案的该第二边获得一第二正整数
230形成多个鳍片图案，该多个鳍片图案的一数量与该第一正整数相同，该多个鳍片图案分别具有一鳍片第一长度，且该第一鳍片长度为该第二正整数与一预定值的积
300a、300b、300c扩散区域图案
302第一边
304第二边
310、312、314子区域图案
400、410、420鳍片图案
X第一边的长度
Y第二边的长度
L1第一鳍片长度
L2第二鳍片长度
P1、P2、P3、P4第一正整数
S间距
Sf间距宽度
Wf鳍片宽度
Wd描绘宽度
具体实施方式
一般说来，集成电路设计的流程可简化说明如下：先有一构思，并通过一电脑辅助设计(computer-aideddesign，CAD)工具产生电路设计(此步骤通常又称为电子设计自动化(electronicdesignautomation，EDA))。完成电路设计后，即开始制造处理以及后续的封装与组装处理，而获得集成电路芯片。
请参阅图1，图1绘示一电脑系统100，电脑系统100适合用作本发明实施的工作平台。电脑系统可包含一汇流排(总线)110、一数据存储系统120、一用户界面输入设备130、一处理器140、一网络界面150、与一用户界面输出设备160等组成单元。数据存储系统120存储基本程序编写和数据构造，并可为程序和数据档案提供永久性存储。在本发明中，数据存储系统120可提供一个或所有CAD工具的功能。用户界面输入设备130与用户界面输出设备160允许使用者与电脑系统100互动，网络界面150则提供界面给外部网络，并通过一通讯网络170耦合至其他电脑系统中的相应周边设备。另外，图1所示的电脑系统100本身可包括各种类型，例如个人电脑、携带式电脑、工作站、电脑终端、网络电脑或任何一种数据处理系统或用户设备，且图1所示的电脑系统100仅为一例示，熟悉该项技术的人士应知电脑系统100可包含其他配置，或更多的组成单元。
请参阅图2，图2为本发明所提供的平面设计至非平面设计的转换方法的一流程图。本发明所提供的平面设计至非平面设计的转换方法200包含以下步骤：
步骤210：接收至少一扩散区域图案，该扩散区域图案包含有一第一边与一第二边
根据本发明所提供的平面设计至非平面设计的转换方法200，首先接收一平面半导体元件设计的布局图案，例如一平面场效晶体管，尤其是指平面场效晶体管的扩散区域图案(diffusionregionpattern)(或称主动区域图案(activeregionpattern))。熟悉该项技术的人士应知，扩散区域图案包含有一第一边与一第二边，且第一边与第二边彼此垂直。由于扩散区域图案的第一边与第二边的关系将详述于后续实施例，并绘示于后续图中，在此先不予以赘述。
本发明所提供的平面设计至非平面设计的转换方法200还包含：
步骤220：查阅一对照表，根据该扩散区域图案的该第一边获得一第一正整数，且根据该扩散区域图案的该第二边获得一第二正整数
步骤230：形成多个鳍片图案，该多个鳍片图案的一数量与该第二正整数相同，该多个鳍片图案分别具有一鳍片第一长度，且该第一鳍片长度为该第一正整数与一预定值的积
首先需注意的是，上述的步骤210～步骤230可在至少一电脑辅助设计(CAD)工具中进行，也就是可利用前述的电脑系统100实施本发明所提供的平面设计至非平面设计的转换方法200。
接下来请参阅图3至图4，图3至图4为本发明所提供的平面设计至非平面设计的转换方法的一第一优选实施例的示意图。如图3所示，本优选实施例首先进行步骤210，即接收至少一扩散区域图案300a、300b和/或300c。值得注意的是，扩散区域图案300a～300c可包含不同的形状与区块。如图3所示，扩散区域图案300b为一四边形图案，尤其是一矩形图案，其包含有一第一边302与一第二边304。扩散区域图案300a与300b并非四边形图案，因此，在本优选实施例中，还进行一切割步骤，用来分割扩散区域图案300a与300c，以分别形成多个子区域图案(sub-regionpattern)310、312、和314，且子区域图案310、312、和314都为矩形图案。换句话说，当扩散区域图案并非四边形图案时，本发明还通过切割步骤将此非四边形图案切割成多个矩形图案。如图3所示，各子区域图案310、312、314彼此实体接触，故图3中子区域图案310、312、314的边界以虚线表示。更重要的是，各子区域图案310、312、314分别包含第一边302与第二边304。归纳地说，各扩散区域图案300a～300c及其子区域图案310～314中，平行X方向的定义为第一边302；而平行Y方向的定义为第二边304。或者说，在平面半导体元件设计的各扩散区域图案300a～300c及其子区域图案310～314中，垂直栅极延伸方向的定义为第一边302；而平行栅极延伸方向的定义为第二边304。是以，各扩散区域图案300a～300c及其子区域图案310～314中，任一第一边302与任一第二边304都彼此垂直。另外，各扩散区域图案300a～300c及其子区域图案310～314的第一边302包含一长度X，同理各扩散区域图案300a～300c及其子区域图案310～314的第二边304包含一长度Y。
另外需注意的是，为清楚公开本发明所提供的平面设计至非平面设计的转换方法200，以下以扩散区域图案300a说明，但熟悉该项技术的人士应可根据后续说明了解扩散区域图案300b与300c的实施态样。
请参阅图4。接下来进行步骤220：查阅一对照表，根据扩散区域图案300a的第一边302获得一第一正整数Pm，且根据扩散区域图案300a的第二边304获得一第二正整数Nn。请同时参阅下列对照表。详细地说，扩散区域图案300a由子区域图案310与312组成，而子区域图案310与312分别包含了平行X方向的第一边302与平行Y方向的第二边304。根据子区域图案310的第一边302的长度X，可由表格一获得一第一正整数P1，而根据子区域图案310的第二边304的长度Y，可由对照表获得一第二正整数N1。同理，根据子区域图案312的第一边302的长度X，可由表格一获得一第一正整数P2，而根据子区域图案312的第二边304的长度Y，可由对照表获得一第二正整数N2。
对照表
| X1 | X2 | X3 | … | Xm | |
| Y1 | P1,N1 | P2,N1 | P3,N1 | … | Pm,N1 |
| Y2 | P1,N2 | P2,N2 | P3,N2 | … | Pm,N2 |
| Y3 | P1,N3 | P2,N3 | P3,N3 | Pm,N3 | |
| Y4 | P1,N4 | P2,N4 | P3,N4 | Pm,N4 | |
| Y5 | P1,N5 | P2,N5 | P3,N5 | Pm,N5 | |
| Y6 | P1,N6 | P2,N6 | P3,N6 | Pm,N6 | |
| … | … | … | … | … | … |
| Yn | P1,Nn | P2,Nn | P3,Nn | … | Pm,Nn |
根据第一正整数P1与第二正整数N1，本优选实施例可进行步骤230：形成多个鳍片图案400。鳍片图案400的一数量与第二正整数N2相同，而鳍片图案400分别具有一第一鳍片长度L1，且第一鳍片长度L1为第一正整数P1与一预定值的积。如图4所示，根据扩散区域图案300a的子区域图案310的第二边304的长度Y，可由对照表查得第二正整数N1，在本优选实施例中，N1为2，故在子区域图案310内形成二个鳍片图案400。同理，根据扩散区域图案300a的子区域图案312的第二边304的长度Y，可由对照表查得第二正整数N2，在本优选实施例中，N2为1，故在子区域图案312内形成一个鳍片图案400。
另外需注意的是，任一鳍片图案400的两侧如图4所示，分别包含一间距S，且鳍片图案400与间距S形成一描绘宽度(drawnwidth)Wd。更重要的是，描绘宽度Wd通过下述一等式定义：
Wd＝Nf*(Wf+Sf)等式
其中，Wd为该描绘宽度，Nf为鳍片图案400的数量，Wf为鳍片宽度，Sf则为间距宽度。另外，鳍片宽度Wf可以是采用侧壁影像转移(spacerimagetransfer，SIT)方法可得到的最小宽度，而间距宽度Sf则为大于最小线宽的可变值。另外，由图4可知，一子区域图案内最外侧的鳍片图案400距离子区域图案的边界的宽度，等于或大于鳍片图案400彼此之间的间距宽度Sf的一半。
鳍片图案400的第一鳍片长度L1为第一正整数Pm与一预定值的积。预定值可为操作者定义的任一单位长度，在本优选实施例中，此一预定值可以是制作工艺格栅(manufacturegrid)，亦即绘图软件中可成像的最小宽度，但不限于此。在本优选实施例中，根据扩散区域图案300a的子区域图案310的第一边302的长度X，可由对照表查得第一正整数P1，在本优选实施例中，P1为2。因此，子区域图案310内的鳍片图案400的第一鳍片长度L1为预定值的两倍。同理，根据扩散区域图案300a的子区域图案312的第一边304的长度X，可由对照表查得第二正整数P2，在本优选实施例中，P2为10。因此，子区域图案312内的鳍片图案400的第一鳍片长度L1为预定值的十倍。
在不同的子区域图案310、312内形成鳍片图案400之后，本优选实施例可检视鳍片图案400的第一鳍片长度L1与扩散区域图案300a的关系。详细地说，检视扩散区域图案300a的子区域图案310、312的第一边302的长度X与第一鳍片长度L1的关系：当子区域图案310内的鳍片图案400的第一鳍片长度L1等于子区域图案310的第一边302的长度X，且子区域图案312内的鳍片图案400的第一鳍片长度L1等于子区域图案312的第一边302的长度X时，即视为完成平面设计至非平面设计的转换。并且，可在形成鳍片图案400之后直接输出鳍片图案400至一光掩模。换句话说，当扩散区域图案300a～300c的第一边302的长度X为预定值的整数倍时，可由对照表直接得到对应的第一正整数Pm，并由第一正整数Pm与预定值的积得到等于第一边302的长度X的第一鳍片长度L1，而完成鳍片图案400的转换。
根据本第一优选实施例所提供的平面设计至非平面设计的转换方法200，根据扩散区域图案300a的两边边长由该对照表直接获得鳍片图案400的鳍片数量与鳍片图案400的第一鳍片长度L1，并且在获得第一鳍片长度L1之后，在CAD工具中形成鳍片图案400，并将鳍片图案400输出至一光掩模。由此可知，本发明所提供的平面设计至非平面设计的转换方法200，可将现有的平面半导体元件设计，尤其是平面半导体元件的扩散区域，迅速且正确地转换成非平面半导体元件设计。
接下来请参阅图3、图5与图6，图3、图5与图6为本发明所提供的平面设计至非平面设计的转换方法的一第二优选实施例的示意图。如图3所示，本优选实施例首先进行步骤210，即接收至少一扩散区域图案300a、300b和/或300c。如前所述，扩散区域图案300a～300c可包含不同的形状与区块，且不限于此。需注意的是，为清楚公开本发明所提供的平面设计至非平面设计的转换方法200，以下以扩散区域图案300b说明，但熟悉该项技术的人士应可根据后续说明了解扩散区域图案300a与300c的实施态样。扩散区域图案300b为一矩形，其包含有一第一边302与一第二边304。如前所述，平行X方向的定义为第一边302；而平行Y方向的定义为第二边304。或者可以说，垂直栅极延伸方向的定义为第一边302；而平行栅极延伸方向的定义为第二边304。故各扩散区域图案300b的第一边302与第二边304都彼此垂直，且第一边302包含一长度X，第二边304包含一长度Y。
请参阅图5。接下来进行步骤220，即查阅前列的对照表，根据扩散区域图案300b的第一边302获得一第一正整数Pm，且根据扩散区域图案300b的第二边304获得一第二正整数Nn。详细地说，本方法根据扩散区域图案300b的第一边302的长度X寻找对照表中相对应的第一正整数，并根据扩散区域图案300b的第二边304的长度Y寻找对照表中相对应的第二正整数。在此需注意的是，当扩散区域图案300b的第一边302的长度X无法与对照表中直接获得对应的正整数时，本优选实施例选择最接近第一边302的长度X但小于第一边302的长度的X3，并得到X3所对应的第一正整数P3。另外，根据扩散区域图案300b的第二边304的长度Y可由对照表获得一第二正整数N3。
根据第一正整数P3与第二正整数N3，本优选实施例可进行步骤230：形成多个鳍片图案410。鳍片图案410的一数量与第二正整数N3相同，而鳍片图案410分别具有一第一鳍片长度L1，且第一鳍片长度L1为第一正整数P3与一预定值的积。如图5所示，根据扩散区域图案300b的第二边304的长度Y，可由对照表查得第二正整数N3，在本优选实施例中，N3为2，故可在扩散区域图案300b内形成二个鳍片图案410。另外需注意的是，任一鳍片图案410的两侧如图5所示，分别包含一间距S，且鳍片图案410与间距S形成一描绘宽度Wd。如前所述，描绘宽度Wd通过上述的等式定义。
请继续参阅图5。鳍片图案410的第一鳍片长度L1为第一正整数Pm与一预定值的积。如前所述，预定值可为操作者定义的任一单位长度，在本优选实施例中，此一预定值可以是制作工艺格栅，但不限于此。值得注意的是，在本优选实施例中，扩散区域图案300b的第一边302的长度X无法由对照表中直接获得对应的正整数，故本优选实施例选择最接近第一边302的长度X且小于第一边302的长度X的X3，并因此获得X3所对应的第一正整数P3。在本优选实施例中，第一正整数P3为10。因此，子区域图案310内的鳍片图案410的第一鳍片长度L1为预定值的十倍。由此可知，第一鳍片长度L1可以如图5所示小于扩散区域图案300b的第一边302的长度X。
请继续参阅图5与图6。接下来，本优选实施例可检视鳍片图案410的第一鳍片宽度L1与扩散区域图案300b的第一边302的长度X的关系：当鳍片图案410的第一鳍片长度L1不同于扩散区域图案300b的第一边302的长度X时，例如在本优选实施例中，当鳍片图案410的第一鳍片长度L1小于扩散区域图案300b的第一边302的长度X时，即进行一光学邻近修正(opticalproximitycorrection，以下简称为OPC)方法。更重要的是，OPC方法是增加第一鳍片长度L1以获得一第二鳍片长度L2，使得鳍片图案410的第二鳍片长度L2等于扩散区域图案300b的第一边302的长度X。
请仍然参阅图6。在进行OPC方法之后，完成平面设计至非平面设计的转换，并且可输出鳍片图案410至一光掩模。简单地说，当扩散区域图案300a～300c的第一边302的长度并非预定值的整数倍时，可由对照表先取得较小的第一正整数Pm，并由第一正整数Pm与预定值的积得到小于第一边302的长度X的第一鳍片长度L1，随后通过OPC方法修正第一鳍片长度L1，而获得等于第一边302的长度X的第二鳍片长度L2，并且完成鳍片图案410的转换与制作。
根据本第二优选实施例所提供的平面设计至非平面设计的转换方法，根据扩散区域图案300b的两边边长由该对照表直接获得鳍片图案410的鳍片数量与鳍片图案410的第一鳍片长度L1，并且在获得第一鳍片长度L1之后，通过OPC方法修正第一鳍片长度L1而取得真正与扩散区域图案300b相同的第二鳍片长度L2，随后于CAD工具中形成鳍片图案410，并将鳍片图案410输出至一光掩模。由此可知，本发明所提供的平面设计至非平面设计的转换方法200，可将现有的平面半导体元件设计，尤其是平面半导体元件的扩散区域，迅速且精确地转换成非平面半导体元件设计。
接下来请参阅图3、图7与图8，图3、图7至图8为本发明所提供的平面设计至非平面设计的转换方法的一第三优选实施例的示意图。如图3所示，本优选实施例首先进行步骤210，即接收至少一扩散区域图案300a、300b或/和300c。如前所述，扩散区域图案300a～300c可包含不同的形状与区块，且不限于此。需注意的是，为清楚公开本发明所提供的平面设计至非平面设计的转换方法200，以下以扩散区域图案300b说明，但熟悉该项技术的人士应可根据后续说明了解扩散区域图案300a与300c的实施态样。扩散区域图案300b为一矩形图案，其包含有一第一边302与一第二边304。详细地说，平行X方向的定义为第一边302；而平行Y方向的定义为第二边304。或者可以说，垂直栅极延伸方向的定义为第一边302；而平行栅极延伸方向的定义为第二边304。故各扩散区域图案300b的第一边302与第二边304都彼此垂直，且第一边302包含一长度X，第二边304包含一长度Y。
请参阅图7。接下来进行步骤220，即查阅前列的对照表，根据扩散区域图案300b的第一边302获得一第一正整数Pm，且根据扩散区域图案300b的第二边304获得一第二正整数Nn。详细地说，本方法是根据扩散区域图案300b的第一边302的长度X寻找对照表中相对应的第一正整数，并根据扩散区域图案300b的第二边304的长度Y寻找对照表中相对应的第二正整数。在此需注意的是，当扩散区域图案300b的第一边302的长度X，无法由对照表中直接获得对应的正整数时，本优选实施例选择最接近第一边302的长度X但大于第一边302的长度X的X4，并获得X4所对应的第一正整数P4。另外，根据扩散区域图案300b的第二边304的长度Y可由对照表获得一第二正整数N4。
根据第一正整数P4与第二正整数N4，本优选实施例可进行步骤230：形成多个鳍片图案420。鳍片图案420的一数量与第二正整数N4相同，而鳍片图案420分别具有一第一鳍片长度L1，且第一鳍片长度L1为第一正整数P4与一预定值的积。如图7所示，根据扩散区域图案300b的第二边304的长度Y，可由对照表查得第二正整数N4，在本优选实施例中，N4为2，故可在扩散区域图案300b内形成二个鳍片图案420。另外需注意的是，任一鳍片图案420的两侧如图7所示，分别包含一间距S，且鳍片图案420与间距S形成一描绘宽度Wd。且如前所述，描绘宽度Wd通过上述的等式定义。
请继续参阅图7。鳍片图案420的第一鳍片长度L1为第一正整数P4与一预定值的积。如前所述，预定值可为操作者定义的任一单位长度，在本优选实施例中，此一预定值可以是制作工艺格栅，但不限于此。值得注意的是，在本优选实施例中，由于扩散区域图案300b的第一边302的长度X无法由对照表中直接获得对应的正整数，故本优选实施例选择最接近第一边的长度X且大于第一边302的长度的X4，并因此获得X4所对应的第一正整数P4。在本优选实施例中，第一正整数P4为12。因此，子区域图案310内的鳍片图案420的第一鳍片长度L1为预定值的十二倍。由此可知，第一鳍片长度L1可以如图7所示大于扩散区域图案300b的第一边302的长度X。
请继续参阅图7与图8。接下来，本优选实施例检视鳍片图案420的第一鳍片宽度L1与扩散区域图案300b的第一边302的长度X：当鳍片图案420的第一鳍片长度L1不同于扩散区域图案300b的第一边302的长度X时，例如在本优选实施例中，为当鳍片图案420的第一鳍片长度L1大于扩散区域图案300b的第一边302的长度X时，即进行一进行一OPC方法。更重要的是，OPC方法缩减第一鳍片长度L1以获得一第二鳍片长度L2，且第二鳍片长度L2等于扩散区域图案300b的第一边302的长度X。
请仍然参阅图8。在进行OPC方法之后，完成平面设计至非平面设计的转换，并且可输出鳍片图案420至一光掩模。换句话说，当扩散区域图案300a～300c的第一边302的长度X并非预定值的整数倍时，可由对照表先取得较大的第一正整数Pm，并由第一正整数Pm与预定值的积得到大于第一边302的长度X的第一鳍片长度L1，随后通过OPC方法修正第一鳍片长度L1，而获得等于第一边302的长度X的第二鳍片长度L2，随后完成鳍片图案420的转换与制作。
根据本第三优选实施例所提供的平面设计至非平面设计的转换方法，可根据扩散区域图案300b的两边边长由该对照表直接获得鳍片图案420的鳍片数量与鳍片图案420的第一鳍片长度L1，并且在获得第一鳍片长度L2之后，通过OPC方法修正第一鳍片长度L1而取得真正与扩散区域相同的第二鳍片长度L2，随后于CAD工具中形成鳍片图案420，并将鳍片图案420输出至一光掩模。由此可知，本发明所提供的平面设计至非平面设计的转换方法200，可将现有的平面半导体元件设计，尤其是平面半导体元件的扩散区域，迅速且精确地转换成非平面半导体元件设计。
综上所述，本发明所提供的平面设计至非平面设计的转换方法，提供一对照表，并可根据扩散区域图案的两边边长由该对照表直接获得鳍片图案的鳍片数量与鳍片图案的第一鳍片长度，并且在获得该第一鳍片长度之后，直接于CAD工具中形成鳍片图案，或在进行修正的后方于CAD工具中形成鳍片图案。由此可知，本发明所提供的平面设计至非平面设计的转换方法，可将现有的平面半导体元件设计，尤其是平面半导体元件的扩散区域，精确而有效率地转换成非平面半导体元件设计，尤其是转换非平面半导体元件设计的鳍片结构，故可降低制作工艺成本以及增加平面至非平面制作工艺的可转换性。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。
Claims (14)
1.一种平面设计至非平面设计的转换方法，包含有：
接收至少一扩散区域图案(diffusionregionpattern)，该扩散区域图案包含有一第一边与一第二边，且该第一边与该第二边彼此垂直；
查阅一对照表，根据该扩散区域图案的该第一边获得一第一正整数，且根据该扩散区域图案的该第二边获得一第二正整数；以及
形成多个鳍片图案，该多个鳍片图案的一数量与该第二正整数相同，该多个鳍片图案分别具有一第一鳍片长度，且该第一鳍片长度为该第一正整数与一预定值的积，其中该形成该多个鳍片图案的步骤进行于至少一电脑辅助设计(computer-aideddesign，CAD)工具。
2.如权利要求1所述的转换方法，其中该多个鳍片图案的两侧还分别包含一间距，该多个鳍片图案分别包含一鳍片宽度，且该多个间距分别包含一间距宽度。
3.如权利要求2所述的转换方法，其中该多个鳍片图案与该多个间距形成一描绘宽度(drawnwidth)。
4.如权利要求3项所述的转换方法，其中该描绘宽度通过以下的一等式定义：
Wd＝Nf*(Wf+Sf)
其中Wd为该描绘宽度，Nf为该鳍片图案的数量，Wf为该鳍片宽度，Sf为该间距宽度。
5.如权利要求1所述的转换方法，还包含当该第一鳍片长度等于该扩散区域图案的该第一边的一长度时，在形成该多个鳍片图案之后直接输出该多个鳍片图案至一光掩模。
6.如权利要求1所述的转换方法，还包含当该第一鳍片长度不等于该扩散区域图案的该第一边的一长度时，在形成该多个鳍片图案之后进行一光学邻近修正(opticalproximitycorrection，OPC)方法。
7.如权利要求6所述的转换方法，其中该第一鳍片长度大于该扩散区域图案的该第一边的该长度。
8.如权利要求7所述的转换方法，其中该OPC方法是缩减该第一鳍片长度以获得一第二鳍片长度，且该第二鳍片长度等于该扩散区域图案的该第一边的该长度。
9.如权利要求8所述的转换方法，还包含于一输出该多个鳍片图案至一光掩模的步骤，进行该OPC方法之后。
10.如权利要求6所述的转换方法，其中该第一鳍片长度小于该扩散区域图案的该第一边的该长度。
11.如权利要求10所述的转换方法，其中该OPC方法是增加该第一鳍片长度以获得一第二鳍片长度，且该第二鳍片长度等于该扩散区域图案的该第一边的该长度。
12.如权利要求11所述的转换方法，还包含于一输出该多个鳍片图案至一光掩模的步骤，进行该OPC方法之后。
13.如权利要求1所述的转换方法，还包含分割该扩散区域图案，以形成多个子区域图案(sub-regionpattern)的步骤，且该多个子区域图案分别包含该第一边与该第二边。
14.如权利要求13所述的转换方法，其中该多个子区域图案彼此实体接触。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW103119425 | 2014-06-04 | ||
| TW103119425A TWI633451B (zh) | 2014-06-04 | 2014-06-04 | 平面設計至非平面設計之轉換方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105320791A true CN105320791A (zh) | 2016-02-10 |
| CN105320791B CN105320791B (zh) | 2019-12-10 |
Family
ID=54769765
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410365671.8A Active CN105320791B (zh) | 2014-06-04 | 2014-07-29 | 平面设计至非平面设计的转换方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9323883B2 (zh) |
| CN (1) | CN105320791B (zh) |
| TW (1) | TWI633451B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050095852A1 (en) * | 2003-10-29 | 2005-05-05 | International Business Machines | Field effect transistor with electroplated metal gate |
| CN101060085A (zh) * | 2006-04-21 | 2007-10-24 | 国际商业机器公司 | 形成场效应晶体管的方法 |
| CN101877317A (zh) * | 2009-04-29 | 2010-11-03 | 台湾积体电路制造股份有限公司 | 非平坦晶体管及其制造方法 |
| US7847320B2 (en) * | 2007-11-14 | 2010-12-07 | International Business Machines Corporation | Dense chevron non-planar field effect transistors and method |
| US20140038402A1 (en) * | 2012-07-31 | 2014-02-06 | Globalfoundries Inc. | Dual work function finfet structures and methods for fabricating the same |
| CN103578927A (zh) * | 2012-08-10 | 2014-02-12 | 英飞凌科技股份有限公司 | 包含自背表面研磨的半导体器件制造方法及半导体器件 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100702552B1 (ko) * | 2003-12-22 | 2007-04-04 | 인터내셔널 비지네스 머신즈 코포레이션 | 이중 게이트 ＦｉｎＦＥＴ 디자인을 위한 자동화 레이어생성 방법 및 장치 |
| US8286114B2 (en) * | 2007-04-18 | 2012-10-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | 3-dimensional device design layout |
| US8726220B2 (en) | 2011-04-29 | 2014-05-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | System and methods for converting planar design to FinFET design |
| US8816444B2 (en) | 2011-04-29 | 2014-08-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | System and methods for converting planar design to FinFET design |
| US8799833B2 (en) | 2011-04-29 | 2014-08-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | System and methods for converting planar design to FinFET design |
| US8621406B2 (en) | 2011-04-29 | 2013-12-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | System and methods for converting planar design to FinFET design |
| CN107293542B (zh) * | 2011-11-14 | 2021-09-07 | 英特尔公司 | 宏晶体管器件 |
| US8631382B2 (en) | 2012-03-08 | 2014-01-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | LVS implementation for FinFET design |
| WO2013154574A1 (en) * | 2012-04-13 | 2013-10-17 | Intel Corporation | Conversion of strain-inducing buffer to electrical insulator |
| US8689154B2 (en) | 2012-04-13 | 2014-04-01 | Globalfoundries Inc. | Providing timing-closed FinFET designs from planar designs |
| US8533651B1 (en) | 2012-07-18 | 2013-09-10 | Globalfoundries Inc. | Providing conversion of a planar design to a FinFET design |
| US8890264B2 (en) * | 2012-09-26 | 2014-11-18 | Intel Corporation | Non-planar III-V field effect transistors with conformal metal gate electrode and nitrogen doping of gate dielectric interface |
| US8768271B1 (en) * | 2012-12-19 | 2014-07-01 | Intel Corporation | Group III-N transistors on nanoscale template structures |
| US8896101B2 (en) * | 2012-12-21 | 2014-11-25 | Intel Corporation | Nonplanar III-N transistors with compositionally graded semiconductor channels |
| US10242142B2 (en) * | 2013-03-14 | 2019-03-26 | Coventor, Inc. | Predictive 3-D virtual fabrication system and method |
| US8832620B1 (en) * | 2013-03-14 | 2014-09-09 | Coventor, Inc. | Rule checks in 3-D virtual fabrication environment |
| US9336345B2 (en) * | 2013-09-27 | 2016-05-10 | Globalfoundries Singapore Pte. Ltd. | Methods for converting planar designs to FinFET designs in the design and fabrication of integrated circuits |
| TWI626551B (zh) * | 2014-06-30 | 2018-06-11 | 聯華電子股份有限公司 | 減少功率消耗之鰭式結構電晶體之設計方法 |
-
2014
- 2014-06-04 TW TW103119425A patent/TWI633451B/zh active
- 2014-07-21 US US14/337,187 patent/US9323883B2/en active Active
- 2014-07-29 CN CN201410365671.8A patent/CN105320791B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050095852A1 (en) * | 2003-10-29 | 2005-05-05 | International Business Machines | Field effect transistor with electroplated metal gate |
| CN101060085A (zh) * | 2006-04-21 | 2007-10-24 | 国际商业机器公司 | 形成场效应晶体管的方法 |
| US7847320B2 (en) * | 2007-11-14 | 2010-12-07 | International Business Machines Corporation | Dense chevron non-planar field effect transistors and method |
| CN101877317A (zh) * | 2009-04-29 | 2010-11-03 | 台湾积体电路制造股份有限公司 | 非平坦晶体管及其制造方法 |
| US20140038402A1 (en) * | 2012-07-31 | 2014-02-06 | Globalfoundries Inc. | Dual work function finfet structures and methods for fabricating the same |
| CN103578927A (zh) * | 2012-08-10 | 2014-02-12 | 英飞凌科技股份有限公司 | 包含自背表面研磨的半导体器件制造方法及半导体器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| US9323883B2 (en) | 2016-04-26 |
| US20150356231A1 (en) | 2015-12-10 |
| CN105320791B (zh) | 2019-12-10 |
| TW201546637A (zh) | 2015-12-16 |
| TWI633451B (zh) | 2018-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8286114B2 (en) | 3-dimensional device design layout | |
| US20100270600A1 (en) | Semiconductor integrated circuit device and method of designing the same | |
| US9859281B2 (en) | Dual FIN integration for electron and hole mobility enhancement | |
| US8569152B1 (en) | Cut-very-last dual-epi flow | |
| US8621398B2 (en) | Automatic layout conversion for FinFET device | |
| CN103310030A (zh) | 用于FinFET设计的LVS实现 | |
| US9336345B2 (en) | Methods for converting planar designs to FinFET designs in the design and fabrication of integrated circuits | |
| TWI734180B (zh) | 用於具有減少寄生電容之ｆｉｎｆｅｔ裝置的方法、設備及製造系統 | |
| CN101739470B (zh) | Mos晶体管多尺寸器件的工艺偏差模型的建立方法 | |
| CN102663156A (zh) | 栅长可调的标准单元版图设计方法及其装置 | |
| CN105320791A (zh) | 平面设计至非平面设计的转换方法 | |
| US20220237360A1 (en) | Method and non-transitory computer readable medium | |
| US9158886B1 (en) | Method of designing fin-based transistor for power optimization | |
| US10755022B2 (en) | Electronic apparatus and layout method for integrated circuit | |
| CN109388911B (zh) | 一种半导体器件的等效模型建立方法、装置及终端设备 | |
| CN110765712B (zh) | Mosfet陷阱辅助隧穿模型及其提取方法 | |
| Klemenschits et al. | Combined Process Simulation and Emulation of an SRAM Cell of the 5nm Technology Node | |
| Device et al. | INTRODUCTION TO THE SYNOPSYS SENTAURUS TCAD SUITE AND DEVICE SIMULATION | |
| CN101930966B (zh) | 电路布局结构及缩小集成电路布局的方法 | |
| TWI739278B (zh) | 用於改善閘極、源極及/或汲極接觸之隔離結構之調整的方法、設備及系統 | |
| Singh et al. | Gate-All-Around Nanosheet FET Device Simulation Methodology Using a Sentaurus TCAD | |
| US8539426B2 (en) | Method and system for extracting compact models for circuit simulation | |
| US8397183B2 (en) | Generation of asymmetric circuit devices | |
| JP2002064198A (ja) | デバイス・シミュレーション装置、方法および記録媒体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |