CN105320552A - Fpga管脚加载复用装置和方法 - Google Patents
Fpga管脚加载复用装置和方法 Download PDFInfo
- Publication number
- CN105320552A CN105320552A CN201510873137.2A CN201510873137A CN105320552A CN 105320552 A CN105320552 A CN 105320552A CN 201510873137 A CN201510873137 A CN 201510873137A CN 105320552 A CN105320552 A CN 105320552A
- Authority
- CN
- China
- Prior art keywords
- chip
- burning
- fpga
- control chip
- drived control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
本发明涉及通信领域，具体提供一种FPGA管脚加载复用装置，旨在解决现有FPGA加载方式导致管脚浪费的问题。为此目的，本发明的FPGA管脚加载复用装置包括烧录通道芯片，所述烧录通道芯片用于从硬盘接收程序并且将接收到的程序烧录到FPGA上，其特征在于，所述FPGA管脚加载复用装置还包括设置在所述烧录通道芯片与所述FPGA之间的驱动控制芯片，所述驱动控制芯片用于控制所述驱动控制芯片两端的烧录数据线的打开和关闭，从而实现所述烧录通道芯片的烧录管脚的复用。本领域技术人员能够理解的是，本发明的技术方案使烧录专用管脚能够被复用，不仅提高了加载速度，还最大限度地解决了管脚资源紧张的问题。
Description
技术领域
本发明涉及通信领域，具体提供一种FPGA管脚加载复用装置和方法。
背景技术
FPGA(FieldProgrammableGateArray)，即现场可编程门阵列，是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。以硬件描述语言(Verilog或VHDL)所完成的电路设计，可以经过简单的综合与布局，快速地加载或烧录至FPGA上进行测试，是现代IC设计验证的技术主流。这些可编辑元件可以被用来实现一些基本的逻辑门电路(比如AND、OR、XOR、NOT)或者更复杂一些的组合功能比如解码器或数学方程式。
目前，在加载FPGA相关芯片时，最常设计的方法是使用FPGA专用配置线一对一连接加载。具体而言，将相关配置管脚一对一连接完成后，通过控制相关时序及其他辅助加载配置线进行加载。然而，这种一一对应的加载或烧录会浪费FPGA管脚，使得如果FPGA管脚资源紧张的情况下，会出现管脚资源不够的现象，导致重新选型。
发明内容
为了解决前述问题，即为了解决现有FPGA加载方式导致管脚浪费的问题，本发明提供一种FPGA管脚加载复用装置，该装置包括烧录通道芯片，所述烧录通道芯片用于从硬盘接收程序并且将接收到的程序烧录到FPGA上，其特征在于，所述FPGA管脚加载复用装置还包括设置在所述烧录通道芯片与所述FPGA之间的驱动控制芯片，所述驱动控制芯片用于控制所述驱动控制芯片两端的烧录数据线的打开和关闭，从而实现所述烧录通道芯片的烧录管脚的复用。
在上述FPGA管脚加载复用装置的优选实施方式中，所述驱动控制芯片包括多个控制开关，所述驱动控制芯片通过控制所述控制开关来控制所述驱动控制芯片两端的烧录数据线的打开和关闭。
在上述FPGA管脚加载复用装置的优选实施方式中，所述驱动控制芯片通过data[7:0]数据线连接在所述烧录通道芯片与所述FPGA之间，所述驱动控制芯片通过控制所述控制开关来控制data[7:0]数据线的打开和关闭。
在上述FPGA管脚加载复用装置的优选实施方式中，所述驱动控制芯片是通用驱动芯片或专用驱动芯片。
在上述FPGA管脚加载复用装置的优选实施方式中，所述烧录通道芯片是通用烧录芯片或专用烧录芯片。
根据本发明的另一个方面，提供一种FPGA管脚加载复用方法。该方法包括下列步骤：通过烧录通道芯片从硬盘接收程序并将接收到的程序烧录到FPGA上；其特征在于，所述FPGA管脚加载复用方法还包括下列步骤：在所述烧录通道芯片与所述FPGA之间设置驱动控制芯片，所述驱动控制芯片用于控制所述驱动控制芯片两端的烧录数据线的打开和关闭，从而实现所述烧录通道芯片的烧录管脚的复用。
在上述FPGA管脚加载复用方法的优选实施方式中，所述驱动控制芯片包括多个控制开关，所述驱动控制芯片通过控制所述控制开关来控制所述驱动控制芯片两端的烧录数据线的打开和关闭。
在上述FPGA管脚加载复用方法的优选实施方式中，所述驱动控制芯片通过data[7:0]数据线连接在所述烧录通道芯片与所述FPGA之间，所述驱动控制芯片通过控制所述控制开关来控制data[7:0]数据线的打开和关闭。
在上述FPGA管脚加载复用方法的优选实施方式中，所述驱动控制芯片是通用驱动芯片或专用驱动芯片。
在上述FPGA管脚加载复用方法的优选实施方式中，所述烧录通道芯片是通用烧录芯片或专用烧录芯片。
本领域技术人员容易理解的是，由于采用了上述结构或操作步骤，本发明的装置和方法增设了一个驱动控制芯片，通过控制该驱动控制芯片的控制端来直接控制各烧录数据线的打开和关闭，当驱动控制芯片处于打开状态时，则可进行程序烧录，否则就无效而作为普通管脚供用作其他用途。因此，本发明的装置和方法能够在不另外占用FPGA烧录管脚的情况下将程序烧录完成，避免了现有技术的管脚浪费和重新选型问题。
附图说明
图1是现有技术的FPGA管脚加载装置的结构图；
图2是根据本发明的FPGA管脚加载复用装置的结构图。
具体实施方式
下面参照附图来描述本发明的优选实施方式。本领域技术人员应当理解的是，这些实施方式仅仅用于解释本发明的技术原理，并非旨在限制本发明的保护范围。
首先参照图1，该图是现有技术的FPGA管脚加载装置的结构图。结合背景技术部分所述，在现有技术的FPGA加载方式中，烧录通道芯片20用来传输硬盘内部存储的程序10，data[7:0]数据线用于向FPGA器件30进行程序传输，从而完成数据加载或者烧录。然而，如上所述，这种方式存在管脚浪费问题。
下面参阅图2，该图是根据本发明的FPGA管脚加载复用装置的结构图。与现有技术不同，本发明的FPGA管脚加载复用装置增设了驱动控制芯片400，用于实现FPGA管脚的复用。具体而言，如图2所示，硬盘用来存储即将烧录到FPGA器件300的程序100，烧录通道芯片200用来传输硬盘内部存储的程序100，驱动控制芯片400设置在烧录通道芯片200与FPGA器件300之间，用于控制烧录数据线的打开和关闭。更具体地，驱动控制芯片400包括用于data[7:0]数据线的多个控制开关，当程序100处于烧录状态的时候，则data[7:0]数据线的开关打开从而进行程序传输，否则，所述开关就关闭以便将驱动控制芯片400两端的数据线隔离开。当程序加载完成后，关闭该驱动控制芯片400的使能控制端，此时，与FPGA器件300相关的专用加载数据线已经被芯片400隔离开，所以，可以当做普通输入输出端口使用了，可以同其他IC500进行正常通讯。
应当指出的是，上述烧录通道芯片和驱动控制芯片不限于任何特定的形式，在能够进行程序烧录的前提下，所述烧录通道芯片可以采用任何适当的形式，例如通用烧录芯片或专用烧录芯片。同样，所述驱动控制芯片也可以采用任何适当的形式，例如通用驱动芯片或专用驱动芯片。此外，尽管上文描述的是data[7:0]数据线，但是这并不限制性的，在能够进行烧录程序传输的前提下，所述数据线可以采用其他形式。
本领域技术人员容易理解的是，尽管结构简单，但本发明的技术方案使烧录专用管脚能够被复用，不仅提高了加载速度，还最大限度地解决了管脚资源紧张的问题。
至此，已经结合附图所示的优选实施方式描述了本发明的技术方案，但是，本领域技术人员容易理解的是，本发明的保护范围显然不局限于这些具体实施方式。在不偏离本发明的原理的前提下，本领域技术人员可以对相关技术特征作出等同的更改或替换，这些更改或替换之后的技术方案都将落入本发明的保护范围之内。
Claims (10)
1.一种FPGA管脚加载复用装置包括烧录通道芯片，所述烧录通道芯片用于从硬盘接收程序并且将接收到的程序烧录到FPGA上，
其特征在于，所述FPGA管脚加载复用装置还包括设置在所述烧录通道芯片与所述FPGA之间的驱动控制芯片，所述驱动控制芯片用于控制所述驱动控制芯片两端的烧录数据线的打开和关闭，从而实现所述烧录通道芯片的烧录管脚的复用。
2.根据权利要求1所述的FPGA管脚加载复用装置，其特征在于，所述驱动控制芯片包括多个控制开关，所述驱动控制芯片通过控制所述控制开关来控制所述驱动控制芯片两端的烧录数据线的打开和关闭。
3.根据权利要求1或2所述的FPGA管脚加载复用装置，其特征在于，所述驱动控制芯片通过data[7:0]数据线连接在所述烧录通道芯片与所述FPGA之间，所述驱动控制芯片通过控制所述控制开关来控制data[7:0]数据线的打开和关闭。
4.根据权利要求1至3中任一项所述的FPGA管脚加载复用装置，其特征在于，所述驱动控制芯片是通用驱动芯片或专用驱动芯片。
5.根据权利要求1至4中任一项所述的FPGA管脚加载复用装置，其特征在于，所述烧录通道芯片是通用烧录芯片或专用烧录芯片。
6.一种FPGA管脚加载复用方法，包括下列步骤：
通过烧录通道芯片从硬盘接收程序并将接收到的程序烧录到FPGA上，
其特征在于，所述FPGA管脚加载复用方法还包括下列步骤：
在所述烧录通道芯片与所述FPGA之间设置驱动控制芯片，所述驱动控制芯片用于控制所述驱动控制芯片两端的烧录数据线的打开和关闭，从而实现所述烧录通道芯片的烧录管脚的复用。
7.根据权利要求6所述的FPGA管脚加载复用装置，其特征在于，所述驱动控制芯片包括多个控制开关，所述驱动控制芯片通过控制所述控制开关来控制所述驱动控制芯片两端的烧录数据线的打开和关闭。
8.根据权利要求6或7所述的FPGA管脚加载复用装置，其特征在于，所述驱动控制芯片通过data[7:0]数据线连接在所述烧录通道芯片与所述FPGA之间，所述驱动控制芯片通过控制所述控制开关来控制data[7:0]数据线的打开和关闭。
9.根据权利要求6至8中任一项所述的FPGA管脚加载复用装置，其特征在于，所述驱动控制芯片是通用驱动芯片或专用驱动芯片。
10.根据权利要求6至9中任一项所述的FPGA管脚加载复用装置，其特征在于，所述烧录通道芯片是通用烧录芯片或专用烧录芯片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510873137.2A CN105320552B (zh) | 2015-12-02 | 2015-12-02 | Fpga管脚加载复用装置和方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510873137.2A CN105320552B (zh) | 2015-12-02 | 2015-12-02 | Fpga管脚加载复用装置和方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105320552A true CN105320552A (zh) | 2016-02-10 |
| CN105320552B CN105320552B (zh) | 2019-01-01 |
Family
ID=55247977
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510873137.2A Active CN105320552B (zh) | 2015-12-02 | 2015-12-02 | Fpga管脚加载复用装置和方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105320552B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105912376A (zh) * | 2016-07-06 | 2016-08-31 | 中国北方车辆研究所 | 基于tms320f28335pfga的程序烧写系统 |
| CN109117205A (zh) * | 2018-07-23 | 2019-01-01 | 北京大恒图像视觉有限公司 | 一种基于mcu和fpga的双芯片加载方法 |
| CN109684255A (zh) * | 2018-12-12 | 2019-04-26 | 杭州迪普科技股份有限公司 | 一种fpga管脚复用电路及控制方法 |
| CN110405759A (zh) * | 2019-07-16 | 2019-11-05 | 大唐微电子技术有限公司 | 一种芯片控制系统 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103246631A (zh) * | 2013-05-16 | 2013-08-14 | 北京工业大学 | 一种用于提高管脚使用率的管脚复用方法及电路 |
| CN103559053A (zh) * | 2013-10-30 | 2014-02-05 | 迈普通信技术股份有限公司 | 一种板卡系统及通信接口卡fpga在线升级方法 |
| CN104270127A (zh) * | 2014-09-16 | 2015-01-07 | 四川和芯微电子股份有限公司 | Soc芯片的管脚复用电路 |
-
2015
- 2015-12-02 CN CN201510873137.2A patent/CN105320552B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103246631A (zh) * | 2013-05-16 | 2013-08-14 | 北京工业大学 | 一种用于提高管脚使用率的管脚复用方法及电路 |
| CN103559053A (zh) * | 2013-10-30 | 2014-02-05 | 迈普通信技术股份有限公司 | 一种板卡系统及通信接口卡fpga在线升级方法 |
| CN104270127A (zh) * | 2014-09-16 | 2015-01-07 | 四川和芯微电子股份有限公司 | Soc芯片的管脚复用电路 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105912376A (zh) * | 2016-07-06 | 2016-08-31 | 中国北方车辆研究所 | 基于tms320f28335pfga的程序烧写系统 |
| CN109117205A (zh) * | 2018-07-23 | 2019-01-01 | 北京大恒图像视觉有限公司 | 一种基于mcu和fpga的双芯片加载方法 |
| CN109117205B (zh) * | 2018-07-23 | 2021-03-30 | 北京大恒图像视觉有限公司 | 一种基于mcu和fpga的双芯片加载方法 |
| CN109684255A (zh) * | 2018-12-12 | 2019-04-26 | 杭州迪普科技股份有限公司 | 一种fpga管脚复用电路及控制方法 |
| CN110405759A (zh) * | 2019-07-16 | 2019-11-05 | 大唐微电子技术有限公司 | 一种芯片控制系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105320552B (zh) | 2019-01-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105320552A (zh) | Fpga管脚加载复用装置和方法 | |
| TWI596487B (zh) | 具有元件以增加診斷資料路徑上維持時間之序列閂鎖裝置與方法 | |
| CN104184451A (zh) | 可重组电路区块以及将电路区块进行组态的方法 | |
| US7870450B2 (en) | High speed double data rate JTAG interface | |
| CN102801744B (zh) | 一种通信方法及系统 | |
| CN105940701A (zh) | 测量识别符的更新方法、装置和系统 | |
| CN102749986B (zh) | Usb 3.0主控制装置与降低其低耗电的方法 | |
| CN104298633B (zh) | 经高速串行链路的配置 | |
| CN104901638B (zh) | 多通道数字预失真dpd功放系统 | |
| US7058535B2 (en) | Test system for integrated circuits with serdes ports | |
| CN204216882U (zh) | 一种用于高速高精度adc芯片小批量生产的测试系统 | |
| CN106405165A (zh) | 测试搭接装置、系统及测试自动搭接方法 | |
| US9762224B2 (en) | Timing prediction circuit and method | |
| US10191884B2 (en) | Managing a multi-lane serial link | |
| CN102200955B (zh) | 支持多个现场可编程门阵列下载数据的方法及装置 | |
| CN107181552B (zh) | 同步信号传输方法及装置、fpga | |
| US10572436B2 (en) | Apparatus and method for multi-master solution on MDIO communication bus | |
| CN206117191U (zh) | 一种带有快充提示和控制功能的供电系统 | |
| US7382823B1 (en) | Channel bonding control logic architecture | |
| TWI642276B (zh) | 時脈緩衝器電路和積體電路 | |
| US10015025B2 (en) | Semiconductor device performing de-skew operation | |
| CN205375449U (zh) | Fpga管脚加载复用装置 | |
| WO2005038657A3 (en) | Adaptive input/output buffer and methods for use thereof | |
| TW202032147A (zh) | 測試系統 | |
| US20070110086A1 (en) | Multi-mode management of a serial communication link |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| CB03 | Change of inventor or designer information |
Inventor after: Zhao Liang Inventor after: Wu Fang Inventor after: Huang Shaojie Inventor before: Li Jinghang Inventor before: Wang Lei Inventor before: Huang Shaojie |
|
| COR | Change of bibliographic data | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP02 | Change in the address of a patent holder |
Address after: Room 218, 2nd Floor, Building A, No. 119 West Fourth Ring North Road, Haidian District, Beijing, 100000 Patentee after: HAOHAN DATA TECHNOLOGY CO.,LTD. Address before: 100142 No. 14, No. 45, North dewa Road, Haidian District, Beijing, 102 Patentee before: HAOHAN DATA TECHNOLOGY CO.,LTD. |
|
| CP02 | Change in the address of a patent holder |