CN105912376A - 基于tms320f28335pfga的程序烧写系统 - Google Patents
基于tms320f28335pfga的程序烧写系统 Download PDFInfo
- Publication number
- CN105912376A CN105912376A CN201610525670.4A CN201610525670A CN105912376A CN 105912376 A CN105912376 A CN 105912376A CN 201610525670 A CN201610525670 A CN 201610525670A CN 105912376 A CN105912376 A CN 105912376A
- Authority
- CN
- China
- Prior art keywords
- program
- signal
- terminal
- serial communication
- gpio28
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/60—Software deployment
- G06F8/65—Updates
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/60—Software deployment
- G06F8/65—Updates
- G06F8/654—Updates using techniques specially adapted for alterable solid state memories, e.g. for EEPROM or flash memories
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明涉及一种基于TMS320F28335PFGA的程序烧写系统,属于程序固化技术领域。为了提高TMS320F28335PFGA烧写程序时的高可靠性、防干扰性和便捷性,本发明采用逻辑控制单元、光耦、信号驱动器、嵌位电路和RS‑232电平转换器实现;其主要利用特定IO口信号通过光耦的隔离,经逻辑控制单元采集的PROGRAM‑CONTROL信号来确定TMS320F28335PFGA的烧写程序方式。本发明简单灵活、安全性高、可靠性好、移植性好。
Description
技术领域
本发明涉及程序固化技术领域,具体涉及一种基于TMS320F28335PFGA的程序烧写系统。
背景技术
基于JTAG的烧写技术必须在CCS环境下通过JTAG接口实现。虽然基于JTAG接口的烧写易于操作,方便调试,但常常受空间和传输距离限制。
(1)通过JTAG接口下载程序不能脱离CCS的仿真环境,由于需要连接仿真器进行程序下载,常常需要打开设备外壳。
(2)通过JTAG接口下载程序不能满足远距离下载要求,难以实现系统的程序更新。
因此在一些拆卸困难的场合,进行程序维护工作非常困难。比如一台DSP系统安装在复杂、封闭的环境下,当程序需要更新或升级时,利用JTAG接口难以实现Flash的在线烧写。而通过串行通信烧写技术采用“程序”烧写“程序”的方法则不受限制。前一个“程序”指已固化程序,用于实现串行通信烧写的时机判断、数据接收及烧写的具体实施等;而后一个“程序”是用户的应用目标代码。
发明内容
(一)要解决的技术问题
本发明要解决的技术问题是:如何设计一种DSP系统安装在复杂、封闭的环境下,当程序需要更新或升级时,不拆卸机箱的情况下进行DSP软件在线烧写的系统。
(二)技术方案
为了解决上述技术问题,本发明提供了一种基于TMS320F28335PFGA的程序烧写系统,包括:TMS320F28335PFGA、逻辑控制单元、信号驱动器、第一光耦、RS-232电平转换器、PC机、嵌位电路以及第二光耦;从第二光耦引出OT端子;
所述PC机用于TMS320F28335PFGA烧写程序的运行;PC机与TMS320F28335PFGA建立串行通信网络,RS-232电平转换器用于TMS320F28335PFGA与PC机之间串行通信的电平转换;
第一光耦设置于TMS320F28335PFGA与RS-232电平转换器之间,用于对TMS320F28335PFGA的串行通信进行隔离,使得TMS320F28335PFGA与PC机之间实现信号隔离;
OT端子用于确定TMS320F28335PFGA的程序引导模式,低电平时为程序烧写模式;高电平时为内部Flash加载程序模式;第二光耦设置于嵌位电路与OT端子之间,用于对TMS320F28335PFGA引导方式的状态信号引脚GPIO84进行隔离,使得嵌位电路与OT端子之间实现信号隔离;
嵌位电路用于OT端子悬空时,使OT端子输出的信号PROGRAM-CONTROL固定为高电平;
信号驱动器用于设置TMS320F28335PFGA引脚GPIO28的两种功能,当信号PROGRAM-CONTROL为低电平时,信号驱动器选通,PC机的串行接口接到GPIO28,这时GPIO28设置为RXD,TMS320F28335PFGA处于程序烧写模式;当信号PROGRAM-CONTROL为高电平时,信号驱动器不工作,TMS320F28335PFGA未处于程序烧写模式,GPIO28设置为外设片选CS6,输出给逻辑控制单元,用于外设片选信号的译码;
所述逻辑控制单元用于对所接收到的信息进行译码,在烧写程序过程中,不输出TMS320F28335PFGA上其他外设的片选信号。
优选地,所述PC机与TMS320F28335PFGA通过SCI建立串行通信网络。
优选地,所述TMS320F28335PFGA在系统上电后,复位信号有效,在复位信号的上升沿锁存了TMS320F28335PFGA引导方式的状态信号引脚GPIO84的设置,根据GPIO84的状态,来确定程序引导方式。
(三)有益效果
本发明设计的程序烧写系统不使用TMS320F28335PFGADSP的JTAG接口,使得该DSP系统安装在复杂、封闭的环境下,当程序需要更新或升级时,不拆卸机箱的情况下就能够进行DSP软件在线烧写的系统;其中本发明通过逻辑控制单元根据采集PROGRAM-CONTROL的信号来确定,是否对TMS320F28335PFGA外围的外设输出片选信号,从而实现在烧写程序时,关闭系统内所有外设片选,使系统更加稳定、干扰更小;还使用了嵌位电路,在OT端子悬空的状态下,使引导方式的状态信号GPIO84固定为高电平,且信号PROGRAM-CONTROL状态参与逻辑控制单元的译码程序,用以对外设芯片片选的译码;两个光耦的设置,使得PC机、引导方式状态信号与TMS320F28335PFGA及其他控制电路都隔离开,整个系统优化后完全可以达到可靠、稳定的应用要求。这样在不增加任何外加电路的负担,成本大大降低。本发明简单灵活、安全性高、可靠性好、移植性好。
附图说明
图1为本发明实施例的系统框架结构示意图;
图2为利用本发明实施例的系统实现程序烧写的流程图。
具体实施方式
为使本发明的目的、内容、和优点更加清楚,下面结合附图和实施例,对本发明的具体实施方式作进一步详细描述。
为解决上述技术问题,本发明提供一种基于TMS320F28335PFGA的程序烧写系统,如图1所示,所述程序烧写系统包括:TMS320F28335PFGA、逻辑控制单元、信号驱动器、第一光耦、RS-232电平转换器、PC机、嵌位电路以及第二光耦,从第二光耦引出一个OT端子,作为系统的信号输入端口;工作时,首先将OT端子接地,TMS320F28335PFGA上电,PC机与TMS320F28335PFGA建立串行通信网络,进行程序在线更新。烧写完成后,TMS320F28335PFGA断电,断开串行通信网络,将OT端子悬空,实现DSP上电复位后自动加载程序运行。本发明能够准确、快捷和方便的进行DSP程序更新。
所述TMS320F28335PFGA在系统上电后,复位信号有效,在复位信号的上升沿锁存了TMS320F28335PFGA引导方式的状态信号引脚GPIO84的设置,根据GPIO84的状态(高电平或低电平),来确定程序引导方式(自动从内部Flash加载程序或SCI程序烧写)。
所述逻辑控制单元用于未烧写程序状态对所接收到的信息进行译码,在烧写程序过程中,不输出DSP目标板TMS320F28335PFGA上其他外设的片选信号,关闭外设;
所述信号驱动器用于设置TMS320F28335PFGA引脚GPIO28的两种功能,当OT端子输出的信号PROGRAM-CONTROL为低电平时,信号驱动器选通,PC机的串行接口接到GPIO28,这时GPIO28设置为SCI串行通信的RXD,输入信号;反之,信号PROGRAM-CONTROL为高电平时,信号驱动器不工作,TMS320F28335PFGA处于未烧写程序状态,GPIO28设置为外设片选CS6,输出给逻辑控制单元,用于外设片选信号的译码;
所述第一光耦设置于所述TMS320F28335PFGA与RS-232电平转换器之间,用于对TMS320F28335PFGA的串行通信进行隔离,使得TMS320F28335PFGA与PC机之间的信号隔离;
所述RS-232电平转换器用于TMS320F28335PFGA与PC机之间串行通信的电平转换。TMS320F28335PFGA的串行通信为TTL电平,PC机的串行通信为RS-232电平;
所述PC机用于TMS320F28335PFGA烧写程序的运行;
所述嵌位电路用于OT端子悬空时,通过嵌位电路,使信号PROGRAM-CONTROL固定为高电平;
所述第二光耦设置于所述嵌位电路与OT端子之间,用于对TMS320F28335PFGA引导方式的状态信号GPIO84进行隔离,使得嵌位电路与OT端子之间实现信号隔离。
下面结合具体实施例和附图对本发明作进一步说明。
参考图1,如其中实施例所示,GPIO28在实际工程应用中是使用外设片选CS6的功能,此功能是输出信号;但是在烧写程序时是使用SCI串行通信的RXD功能,此功能是输入信号。所以,本发明通过逻辑控制单元根据采集PROGRAM-CONTROL的信号来确定,是否对TMS320F28335PFGA外围的外设输出片选信号,从而实现在烧写程序时,关闭系统内所有外设片选,使系统更加稳定、干扰更小。
参考图2,如图所示程序烧写流程,首先打开F28335SerialFlash.sdp工程,根据DSP目标程序配置工程参数,将OT端子接地,DSP上电进入SCI引导模式;在DSP与PC机建立串行通信网络后,调用擦、写和验证函数进行程序更新,更新提示成功后,将DSP断电,将OT端子悬空,断开串行通信网络。再次上电后,实现DSP上电复位后自动加载程序运行。
以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明技术原理的前提下,还可以做出若干改进和变形,这些改进和变形也应视为本发明的保护范围。
Claims (3)
1.一种基于TMS320F28335PFGA的程序烧写系统,其特征在于,包括:TMS320F28335PFGA、逻辑控制单元、信号驱动器、第一光耦、RS-232电平转换器、PC机、嵌位电路以及第二光耦;从第二光耦引出OT端子;
所述PC机用于TMS320F28335PFGA烧写程序的运行;PC机与TMS320F28335PFGA建立串行通信网络,RS-232电平转换器用于TMS320F28335PFGA与PC机之间串行通信的电平转换;
第一光耦设置于TMS320F28335PFGA与RS-232电平转换器之间,用于对TMS320F28335PFGA的串行通信进行隔离,使得TMS320F28335PFGA与PC机之间实现信号隔离;
OT端子用于确定TMS320F28335PFGA的程序引导模式,低电平时为程序烧写模式;高电平时为内部Flash加载程序模式;第二光耦设置于嵌位电路与OT端子之间,用于对TMS320F28335PFGA引导方式的状态信号引脚GPIO84进行隔离,使得嵌位电路与OT端子之间实现信号隔离;
嵌位电路用于OT端子悬空时,使OT端子输出的信号PROGRAM-CONTROL固定为高电平;
信号驱动器用于设置TMS320F28335PFGA引脚GPIO28的两种功能,当信号PROGRAM-CONTROL为低电平时,信号驱动器选通,PC机的串行接口接到GPIO28,这时GPIO28设置为RXD,TMS320F28335PFGA处于程序烧写模式;当信号PROGRAM-CONTROL为高电平时,信号驱动器不工作,TMS320F28335PFGA未处于程序烧写模式,GPIO28设置为外设片选CS6,输出给逻辑控制单元,用于外设片选信号的译码;
所述逻辑控制单元用于在未烧写程序状态对所接收到的信息进行译码,在烧写程序过程中,不输出TMS320F28335PFGA上其他外设的片选信号。
2.如权利要求1所述的基于TMS320F28335PFGA的程序烧写系统,其特征在于,所述PC机与TMS320F28335PFGA通过串行通信接口SCI建立串行通信网络。
3.如权利要求1或2所述的基于TMS320F28335PFGA的程序烧写系统,其特征在于,所述TMS320F28335PFGA在系统上电后,复位信号有效,在复位信号的上升沿锁存了TMS320F28335PFGA引导方式的状态信号引脚GPIO84的设置,根据GPIO84的状态,来确定程序引导方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610525670.4A CN105912376A (zh) | 2016-07-06 | 2016-07-06 | 基于tms320f28335pfga的程序烧写系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610525670.4A CN105912376A (zh) | 2016-07-06 | 2016-07-06 | 基于tms320f28335pfga的程序烧写系统 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN105912376A true CN105912376A (zh) | 2016-08-31 |
Family
ID=56754199
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610525670.4A Pending CN105912376A (zh) | 2016-07-06 | 2016-07-06 | 基于tms320f28335pfga的程序烧写系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105912376A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107357222A (zh) * | 2017-09-01 | 2017-11-17 | 娄底市简思工控有限公司 | 嵌入式控制装置及系统 |
WO2022110170A1 (zh) * | 2020-11-30 | 2022-06-02 | 深圳市锐明技术股份有限公司 | Cpu模式控制电路、车载主机设备和车辆 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103530264A (zh) * | 2013-10-22 | 2014-01-22 | 贵州航天控制技术有限公司 | 一种dsp串行在线烧写装置 |
CN105320552A (zh) * | 2015-12-02 | 2016-02-10 | 北京浩瀚深度信息技术股份有限公司 | Fpga管脚加载复用装置和方法 |
-
2016
- 2016-07-06 CN CN201610525670.4A patent/CN105912376A/zh active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103530264A (zh) * | 2013-10-22 | 2014-01-22 | 贵州航天控制技术有限公司 | 一种dsp串行在线烧写装置 |
CN105320552A (zh) * | 2015-12-02 | 2016-02-10 | 北京浩瀚深度信息技术股份有限公司 | Fpga管脚加载复用装置和方法 |
Non-Patent Citations (2)
Title |
---|
HUOFUQIANG020: "串口232在线升级28335程序", 《百度文库》 * |
沈润 张喆: "基于串口的TMS320F28335应用程序在线升级技术的应用", 《化工自动化及仪表》 * |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107357222A (zh) * | 2017-09-01 | 2017-11-17 | 娄底市简思工控有限公司 | 嵌入式控制装置及系统 |
WO2022110170A1 (zh) * | 2020-11-30 | 2022-06-02 | 深圳市锐明技术股份有限公司 | Cpu模式控制电路、车载主机设备和车辆 |
CN112805186B (zh) * | 2020-11-30 | 2024-01-12 | 深圳市锐明技术股份有限公司 | Cpu模式控制电路、车载主机设备和车辆 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101192165B (zh) | 主从式多处理器系统以及软件版本加载方法 | |
CN105260315B (zh) | 一种在嵌入式系统进程中调试日志的方法 | |
CN102722384A (zh) | 一种光模块固件在线升级的方法及升级系统 | |
CN110209419A (zh) | 一种基于can总线的嵌入式dsp设备升级方法及装置 | |
CN102820061B (zh) | 嵌入式远程设备程序烧写装置及方法 | |
CN101853173A (zh) | 一种分布式系统的可编程逻辑器件的软件升级方法和设备 | |
CN104407882B (zh) | 一种板卡装置 | |
CN208141370U (zh) | 一种实现双bios启动及升级的系统 | |
CN108415717A (zh) | 一种zynqsoc固件升级方法及升级装置 | |
CN109783340B (zh) | SoC的测试代码烧写方法、IP测试方法及装置 | |
CN102331777A (zh) | 一种ecu硬件在环测试台及其控制方法 | |
CN103268243B (zh) | 一种链式变流器的就地执行单元远程在线升级系统 | |
CN109614126B (zh) | 一种嵌入式系统在线程序升级方法及装置 | |
CN102214132A (zh) | 一种调试龙芯cpu和南北桥芯片的方法和装置 | |
CN109783195A (zh) | 一种基于容器的智能合约实时调试方法 | |
CN103970565A (zh) | 一种服务器系统中fpga多途径下载配置实现方法 | |
CN105912376A (zh) | 基于tms320f28335pfga的程序烧写系统 | |
CN110187909A (zh) | 一种基于安卓系统的单片机固件升级方法 | |
CN104461624A (zh) | 一种三维声波测井仪近探头测量模块的远程升级方法 | |
CN116541032B (zh) | 数据烧录方法、装置、设备及计算机存储介质 | |
CN109358891B (zh) | 一种嵌入式控制器的dsp软件升级方法及系统 | |
CN205750767U (zh) | 基于iap技术和gprs模块的仪器仪表在线升级装置 | |
CN112099469A (zh) | 一种动车组自动车钩前开闭自动诊断调试系统 | |
CN104536779B (zh) | 一种基于cpld的工程易操作dsp串行口烧写方法 | |
CN108803442A (zh) | 一种光模块代码下载装置及方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20160831 |