CN105304551A - 一种hdp工艺淀积sti薄膜时减少颗粒的方法 - Google Patents

一种hdp工艺淀积sti薄膜时减少颗粒的方法 Download PDF

Info

Publication number
CN105304551A
CN105304551A CN201510621266.2A CN201510621266A CN105304551A CN 105304551 A CN105304551 A CN 105304551A CN 201510621266 A CN201510621266 A CN 201510621266A CN 105304551 A CN105304551 A CN 105304551A
Authority
CN
China
Prior art keywords
frequency sputtering
thin film
film
deposit
high frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510621266.2A
Other languages
English (en)
Inventor
谭利华
侯多源
王科
韩晓刚
陈建维
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201510621266.2A priority Critical patent/CN105304551A/zh
Publication of CN105304551A publication Critical patent/CN105304551A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本发明属于半导体制造领域，公开了一种HDP工艺淀积STI薄膜时减少颗粒的方法，首先采用第一高频溅射功率值淀积富硅氧化物薄膜，其中，第一高频溅射功率值为0～1000W；然后采用第二高频溅射功率值淀积未掺杂的硅玻璃薄膜，其中，第二高频溅射功率值为0～1000W；最后采用第三高频溅射功率值继续淀积未掺杂的硅玻璃薄膜，其中，第三高频溅射功率值为1000～2500W。本发明将SRO+USG薄膜结构拆分为SRO+USG+USG薄膜结构，通过优化高频溅射工艺参数可以有效增强SRO薄膜与工艺腔室内壁的粘附性，降低薄弱位置处颗粒掉落的概率，提高产品良率、稳定性以及可靠性，提高机台生产的效率和产能，同时也降低生产风险控制的难度。

Description

一种HDP工艺淀积STI薄膜时减少颗粒的方法
技术领域
本发明属于半导体制造技术领域，涉及一种HDP工艺淀积STI薄膜时减少颗粒的方法。
背景技术
晶体管器件结构中，浅沟槽隔离绝缘技术(STI)有隔断相邻器件和防止漏点的功能，在以线宽65纳米/55纳米的工艺流程中，这项工艺采用了高密度等离子体化学气相沉积(HDP)工艺来填充所刻蚀出的浅沟槽。
HDP工艺具有优良的填孔性，并且可在相对较低的温度下填充深宽比大的间隙，且采用HDP工艺沉积的薄膜质量较好，未经退火处理薄膜的湿法刻蚀速率与热氧化硅接近，且杂质含量低，利于保证器件的工作范围和稳定性。
采用HDP工艺来填充所刻蚀出的浅沟槽时，一般采用每N(N＝4～20)片清洗一次的方式，即硅片在工艺腔室内累计沉积N片达到设定沉积膜厚后，工艺腔室执行一次清洗，并以此反复循环，当清洗结束后，需要通过预积淀(Precoat)来恢复工艺腔室的气氛，为后续硅片沉积提供稳定的气氛。具体的，预积淀工艺包含淀积富硅氧化物薄膜1(Si-RichOxide，SRO)和淀积未掺杂的硅玻璃薄膜2(UndopedSilicateGlass，USG)两步骤(如图1所示)，其中，SRO薄膜1与HDP机台上的上顶盖3具有良好的结合能力，同时充当了第二层USG薄膜2的过渡层，USG薄膜的材质与实际硅片沉积薄膜的材质相同，是预积淀工艺中的最主要的步骤。
在实际应用中，采用HDP工艺填充浅沟槽时，经常遇到硅片表面存在颗粒的问题，颗粒显埋伏状，并在硅片上随机分布，受影响的硅片以清洗后的前几片硅片居多，以首片为主。
预积淀时，圆顶型的上顶盖内壁会连续均匀沉积SRO薄膜，之后USG薄膜会在SRO薄膜上继续沉积，由于SRO薄膜在上顶盖上具有较好的粘附性，因而USG薄膜不容易从上顶盖上掉下来形成埋伏颗粒。但是，除了上顶盖之外，工艺腔室内还裸露许多部件与部件之间的交界面，例如：顶部喷嘴与上顶盖之间的交界面，以及边缘喷嘴与腔壁之间的交界面等。根据阶梯覆盖(StepCoverage)原理，阶梯覆盖取决于到达角度(Arrivingangle)和源材料的表面迁移率。喷嘴与上顶盖的材料相同，具有相同的表面迁移率，因此，相比上顶盖，喷嘴和上顶盖此类的交界处会成为薄膜沉积的薄弱位置，该位置不容易沉积薄膜。
此外，预积淀过程的高频等离子溅射工艺(HFsputter)能削去沉积表面黏附力不强的薄膜，使预积淀的薄膜更致密均匀，然而高频溅射工艺参数设定的过高对沉积薄膜会有一定的削薄作用。实际生产中，机台进行预积淀时，高频溅射工艺参数设定的时间过早，或设定的时间过长，都会导致上述薄弱位置的SRO薄膜过薄，甚至无SRO薄膜，导致预积淀工艺中后期的USG薄膜与HDP机台的上顶盖的结合力变弱，当预积淀工艺结束后，部分颗粒便从上顶盖或腔壁掉落至硅片上，完成沉积工艺后便形成了埋伏的颗粒。
综上，由于喷嘴和上顶盖的交界面本身难以沉积薄膜，加上设定的高频等离子溅射工艺参数过高对薄膜会有一定的削薄作用，导致HDP机台中的薄弱位置的SRO薄膜难以沉积，在硅片上形成埋伏颗粒，上述问题不仅大大降低了生产的效率和产能，同时也增加了生产风险控制的难度，严重时甚至造成产品的报废。
发明内容
本发明所要解决的技术问题是提供一种HDP工艺淀积STI薄膜时减少颗粒的方法，通过优化高频溅射工艺参数，增强SRO薄膜与工艺腔室内壁的粘附性，降低薄弱位置处USG薄膜掉落的概率，提高产品良率。
为了解决上述技术问题，本发明提供了一种HDP工艺淀积STI薄膜时减少颗粒的方法，其特征在于，包括以下步骤：
步骤S01，采用第一高频溅射功率值淀积富硅氧化物薄膜，其中，所述第一高频溅射功率值为0～1000W；
步骤S02，采用第二高频溅射功率值淀积未掺杂的硅玻璃薄膜，其中，所述第二高频溅射功率值为0～1000W；
步骤S03，采用第三高频溅射功率值继续淀积未掺杂的硅玻璃薄膜，其中，所述第三高频溅射功率值为1000～2500W。
优选的，采用第一高频溅射时间、第二高频溅射时间以及第三高频溅射时间的比值为1:8:1。
优选的，步骤S01中，采用第一高频溅射淀积富硅氧化物薄膜的时间为20～40S。
优选的，步骤S02中，采用第二高频溅射淀积未掺杂的硅玻璃薄膜的时间为100～160S。
优选的，步骤S03中，采用第三高频溅射淀积未掺杂的硅玻璃薄膜的时间为20～40S。
与现有的方案相比，本发明提供了一种HDP工艺淀积STI薄膜时减少颗粒的方法，将SRO+USG薄膜结构拆分为SRO+USG+USG薄膜结构。其中，淀积SRO薄膜采用较小的高频溅射功率值，淀积USG薄膜拆分为较小的高频溅射功率值和较大的高频溅射功率值两步；此外，在时间上，缩小对SRO薄膜进行高频溅射的用时比例，延长USG薄膜进行高频溅射的时间。通过优化高频溅射工艺参数可以有效增强SRO薄膜与工艺腔室内壁的粘附性，降低薄弱位置处颗粒掉落的概率，提高产品良率、稳定性以及可靠性，提高机台生产的效率和产能，同时也降低生产风险控制的难度。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是现有HDP工艺淀积STI薄膜时剖面结构示意图；
图2是本发明中HDP工艺淀积STI薄膜时减少颗粒的方法的流程示意图；
图3是优化高频溅射工艺参数前后的颗粒总数分布的示意图；
图4是优化高频溅射工艺参数前后的颗粒区域分布数量的示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的实施方式作进一步地详细描述。本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
上述及其它技术特征和有益效果，将结合实施例及附图2-4对本发明的HDP工艺淀积STI薄膜时减少颗粒的方法进行详细说明。图2是本发明中HDP工艺淀积STI薄膜时减少颗粒的方法的流程示意图；图3是优化高频溅射工艺参数前后的颗粒总数分布的示意图；图4是优化高频溅射工艺参数前后的颗粒区域分布数量的示意图。
如图2所示,本发明提供了一种HDP工艺淀积STI薄膜时减少颗粒的方法，包括以下步骤：
步骤S01，采用第一高频溅射功率值淀积富硅氧化物薄膜，其中，所述第一高频溅射功率值为0～1000W；
步骤S02，采用第二高频溅射功率值淀积未掺杂的硅玻璃薄膜，其中，所述第二高频溅射功率值为0～1000W；
步骤S03，采用第三高频溅射功率值继续淀积未掺杂的硅玻璃薄膜，其中，所述第三高频溅射功率值为1000～2500W。
与现有HDP工艺相比，现有HDP工艺中通常包括两个步骤，首先高频溅射淀积富硅氧化物薄膜，其高频溅射功率值为1000～2500W，接着高频溅射淀积未掺杂的硅玻璃薄膜，其高频溅射功率值为1000～2500W。通过改变高频溅射的功率值可以减少高频溅射对富硅氧化物薄膜的削薄，间接增加了富硅氧化物薄膜和未掺杂的硅玻璃薄膜的厚度，增加了未掺杂的硅玻璃薄膜与工艺腔室薄弱位置的结合力，进而降低了颗粒物掉落的缺陷。
此外，还可进一步对高频溅射的时间进行优化，缩小对SRO薄膜进行高频溅射的用时比例，延长USG薄膜进行高频溅射的时间，同样可以减少颗粒物掉落的缺陷。
与现有HDP工艺相比，现有HDP工艺中高频溅射富硅氧化物薄膜与未掺杂的硅玻璃薄膜的时间比为2:8；本实施例中，采用第一高频溅射时间、第二高频溅射时间以及第三高频溅射时间的比值为1:8:1。具体的，步骤S01中，采用第一高频溅射淀积富硅氧化物薄膜的时间为20～40S；步骤S02中，采用第二高频溅射淀积未掺杂的硅玻璃薄膜的时间为100～160S；步骤S03中，采用第三高频溅射淀积未掺杂的硅玻璃薄膜的时间为20～40S。
请参阅图3和图4，图3是优化高频溅射工艺参数前后的颗粒总数分布的示意图；图4是优化高频溅射工艺参数前后的颗粒区域分布数量的示意图。本发明通过优化高频溅射的工艺参数，提高薄弱位置处USG薄膜对上顶盖的黏附性，降低颗粒物从上顶盖掉落的概率，从而成功降低了HDP-STI工艺的颗粒。如图3所示，优化高频溅射工艺参数前，HDPSTI颗粒物总体较高，总数平均值为50颗，区域分布平均值为3颗，并且具有首片效应，优化高频溅射工艺参数后，颗粒物总体有效降低，总数平均值为3颗，区域分布平均值为0.35颗，降低到优化前的10％左右。
综上所述，本发明提供了一种HDP工艺淀积STI薄膜时减少颗粒的方法，将SRO+USG薄膜结构拆分为SRO+USG+USG薄膜结构。其中，淀积SRO薄膜采用较小的高频溅射功率值，淀积USG薄膜拆分为较小的高频溅射功率值和较大的高频溅射功率值两步；此外，在时间上，缩小对SRO薄膜进行高频溅射的用时比例，延长USG薄膜进行高频溅射的时间。通过优化高频溅射工艺参数可以有效增强SRO薄膜与工艺腔室内壁的粘附性，降低薄弱位置处颗粒掉落的概率，提高产品良率、稳定性以及可靠性，提高机台生产的效率和产能，同时也降低生产风险控制的难度。
上述说明示出并描述了本发明的若干优选实施例，但如前所述，应当理解本发明并非局限于本文所披露的形式，不应看作是对其他实施例的排除，而可用于各种其他组合、修改和环境，并能够在本文所述发明构想范围内，通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本发明的精神和范围，则都应在本发明所附权利要求的保护范围内。

Claims (5)

1.一种HDP工艺淀积STI薄膜时减少颗粒的方法，其特征在于，包括以下步骤：
步骤S01，采用第一高频溅射功率值淀积富硅氧化物薄膜，其中，所述第一高频溅射功率值为0～1000W；
步骤S02，采用第二高频溅射功率值淀积未掺杂的硅玻璃薄膜，其中，所述第二高频溅射功率值为0～1000W；
步骤S03，采用第三高频溅射功率值继续淀积未掺杂的硅玻璃薄膜，其中，所述第三高频溅射功率值为1000～2500W。
2.根据权利要求1所述的HDP工艺淀积STI薄膜时减少颗粒的方法，其特征在于，采用第一高频溅射时间、第二高频溅射时间以及第三高频溅射时间的比值为1:8:1。
3.根据权利要求1所述的HDP工艺淀积STI薄膜时减少颗粒的方法，其特征在于，步骤S01中，采用第一高频溅射淀积富硅氧化物薄膜的时间为20～40S。
4.根据权利要求1所述的HDP工艺淀积STI薄膜时减少颗粒的方法，其特征在于，步骤S02中，采用第二高频溅射淀积未掺杂的硅玻璃薄膜的时间为100～160S。
5.根据权利要求1所述的HDP工艺淀积STI薄膜时减少颗粒的方法，其特征在于，步骤S03中，采用第三高频溅射淀积未掺杂的硅玻璃薄膜的时间为20～40S。
CN201510621266.2A 2015-09-25 2015-09-25 一种hdp工艺淀积sti薄膜时减少颗粒的方法 Pending CN105304551A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510621266.2A CN105304551A (zh) 2015-09-25 2015-09-25 一种hdp工艺淀积sti薄膜时减少颗粒的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510621266.2A CN105304551A (zh) 2015-09-25 2015-09-25 一种hdp工艺淀积sti薄膜时减少颗粒的方法

Publications (1)

Publication Number Publication Date
CN105304551A true CN105304551A (zh) 2016-02-03

Family

ID=55201627

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510621266.2A Pending CN105304551A (zh) 2015-09-25 2015-09-25 一种hdp工艺淀积sti薄膜时减少颗粒的方法

Country Status (1)

Country Link
CN (1) CN105304551A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113936995A (zh) * 2021-12-17 2022-01-14 苏州长光华芯光电技术股份有限公司 一种半导体外延结构及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0461336A (ja) * 1990-06-29 1992-02-27 Matsushita Electric Ind Co Ltd 薄膜の形成方法および薄膜の形成装置
CN102586758A (zh) * 2012-03-23 2012-07-18 上海先进半导体制造股份有限公司 高密度等离子机台的预沉积方法
CN103560080A (zh) * 2013-11-13 2014-02-05 上海华力微电子有限公司 降低高密度等离子体磷硅玻璃颗粒的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0461336A (ja) * 1990-06-29 1992-02-27 Matsushita Electric Ind Co Ltd 薄膜の形成方法および薄膜の形成装置
CN102586758A (zh) * 2012-03-23 2012-07-18 上海先进半导体制造股份有限公司 高密度等离子机台的预沉积方法
CN103560080A (zh) * 2013-11-13 2014-02-05 上海华力微电子有限公司 降低高密度等离子体磷硅玻璃颗粒的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113936995A (zh) * 2021-12-17 2022-01-14 苏州长光华芯光电技术股份有限公司 一种半导体外延结构及其制备方法
CN113936995B (zh) * 2021-12-17 2022-03-04 苏州长光华芯光电技术股份有限公司 一种半导体外延结构及其制备方法

Similar Documents

Publication Publication Date Title
CN103632949B (zh) 沟槽型双层栅mos的多晶硅间的热氧介质层的形成方法
CN105118775A (zh) 屏蔽栅晶体管形成方法
CN104810245B (zh) 改善沟槽形貌方法
CN105304551A (zh) 一种hdp工艺淀积sti薄膜时减少颗粒的方法
CN104765180A (zh) 一种显示母板、显示面板、显示装置
CN105448648A (zh) 一种晶片流片方法
CN102184868A (zh) 提高沟槽栅顶角栅氧可靠性的方法
CN104377123B (zh) 成长低应力igbt沟槽型栅极的方法
CN103854964B (zh) 改善沟槽栅分立功率器件晶圆内应力的方法
CN101640175B (zh) 半导体结构的制造方法
CN110379705A (zh) 第零层层间膜的制造方法
CN101859725B (zh) 一种通过改善浅沟槽绝缘结构的边缘形成晶片的方法
CN104299940A (zh) 金属阻挡层的成膜方法
CN103094188A (zh) 一种制作芯片上熔丝窗口的方法及熔丝窗口
CN102437158B (zh) Cmos半导体器件及其制造方法
CN103255388B (zh) 一种磷酸硅玻璃薄膜的等离子体化学气相沉积方法
CN101452905A (zh) 自对准接触孔层间膜及制作方法、接触孔刻蚀的方法
CN103956318A (zh) 避免离子注入层后光阻导致的薄膜中毒的方法
CN105244259A (zh) 一种多重图形化掩膜层的结构及制作方法
CN107644833A (zh) 一种有效提升高频性能的氮化镓器件制作流程
CN105826235A (zh) 一种hasti填充工艺
CN101882582A (zh) 半导体器件的制作方法
CN102867775B (zh) 深沟槽的填充方法
CN204536692U (zh) 一种显示母板、显示面板、显示装置
CN102412133B (zh) 一种rf ldmos栅极金属硅化物形成的工艺方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20160203