CN113936995A - 一种半导体外延结构及其制备方法 - Google Patents

一种半导体外延结构及其制备方法 Download PDF

Info

Publication number
CN113936995A
CN113936995A CN202111546822.6A CN202111546822A CN113936995A CN 113936995 A CN113936995 A CN 113936995A CN 202111546822 A CN202111546822 A CN 202111546822A CN 113936995 A CN113936995 A CN 113936995A
Authority
CN
China
Prior art keywords
layer
semiconductor
epitaxial structure
semiconductor layer
adhesion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111546822.6A
Other languages
English (en)
Other versions
CN113936995B (zh
Inventor
郭银涛
程洋
肖啸
王俊
胡耀东
夏明月
方砚涵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Everbright Photonics Co Ltd
Suzhou Everbright Semiconductor Laser Innovation Research Institute Co Ltd
Original Assignee
Suzhou Everbright Photonics Co Ltd
Suzhou Everbright Semiconductor Laser Innovation Research Institute Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Everbright Photonics Co Ltd, Suzhou Everbright Semiconductor Laser Innovation Research Institute Co Ltd filed Critical Suzhou Everbright Photonics Co Ltd
Priority to CN202111546822.6A priority Critical patent/CN113936995B/zh
Publication of CN113936995A publication Critical patent/CN113936995A/zh
Application granted granted Critical
Publication of CN113936995B publication Critical patent/CN113936995B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/42—Gallium arsenide
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • C30B29/68—Crystals with laminate structure, e.g. "superlattices"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02461—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明提供一种半导体外延结构及其制备方法，半导体外延结构的制备方法包括：在外延生长设备的腔室中的配件表面形成半导体外延结构；形成所述半导体外延结构的方法包括：在所述配件的表面形成粘附半导体层；在所述粘附半导体层背向所述配件的一侧表面形成吸杂过渡半导体层；在所述吸杂过渡半导体层背向所述粘附半导体层的一侧形成第一基层半导体材料层；所述粘附半导体层的材料与所述配件之间的粘附性大于所述吸杂过渡半导体层的材料与所述配件之间的粘附性。所述半导体外延结构的制备方法使得外延生长效率高且成本低。

Description

一种半导体外延结构及其制备方法
技术领域
本发明涉及半导体技术领域，具体涉及一种半导体外延结构及其制备方法。
背景技术
金属有机物气相沉积（MOCVD）技术是现阶段III-V族半导体材料常用的生产方式，但MOCVD机台反应室内的石墨、石英配件表面的颗粒掉落及其导致的外延缺陷一直都是困扰半导体材料外延生长的一个难题，这主要是反应室内的颗粒掉落及其导致的外延缺陷会导致III-V族半导体材料在后续的使用中出现功率下降、功能失效、寿命变短等一系列可靠性问题。当III-V族半导体材料应用于小型化、集成化、高能效的器件或场景中时，对半导体材料的失效率、使用寿命都提出了更严苛的要求，此时减少反应室内的颗粒掉落及其导致的外延缺陷更为重要。
现有技术中，为了解决反应室配件的颗粒掉落或外延层掉落，一般方式是通过反应室配件的更换来解决，但是频繁的更换导致生产效率下降，同时反应室配件的再生也会导致成本的上升。
发明内容
因此，本发明要解决的技术问题在于克服现有技术中外延生长效率低且成本高的问题，从而提供一种半导体外延结构及其制备方法。
本发明提供一种半导体外延结构的制备方法，包括：在外延生长设备的腔室中的配件表面形成第一半导体外延结构；形成所述第一半导体外延结构的方法包括：在所述配件的表面形成粘附半导体层；在所述粘附半导体层背向所述配件的一侧表面形成吸杂过渡半导体层；在所述吸杂过渡半导体层背向所述粘附半导体层的一侧形成第一基层半导体材料层；所述粘附半导体层的材料与所述配件之间的粘附性大于所述吸杂过渡半导体层的材料与所述配件之间的粘附性。
可选的，所述粘附半导体层的材料包括AlaGa1-aP，a大于0且小于1。
可选的，a的取值范围为0.3~0.7。
可选的，所述粘附半导体层的形成工艺为有机金属化学气相沉积工艺，参数包括：采用的气体包括磷烷、三甲基镓和三甲基铝，磷烷的流量为100sccm~1000sccm，三甲基镓的流量为10sccm~80sccm，三甲基铝的流量为50sccm~400sccm，温度为650摄氏度~850摄氏度，腔室压强为50mbar~200mbar。
可选的，所述粘附半导体层的厚度为10纳米-1微米。
可选的，所述吸杂过渡半导体层包括AlbGa1-bAs层，b大于0且小于或等于1。
可选的，b大于或等于0.5且小于或等于1。
可选的，形成所述吸杂过渡半导体层的工艺为有机金属化学气相沉积工艺，参数包括：采用的气体包括砷烷、三甲基镓和三甲基铝，砷烷的流量为100sccm~1000sccm，三甲基镓的流量为10sccm~80sccm，三甲基铝的流量为50sccm~400sccm，温度为650摄氏度~850摄氏度，腔室压强为50mbar~200mbar。
可选的，所述吸杂过渡半导体层的厚度为10纳米-1微米。
可选的，所述第一基层半导体材料层包括GaAs层。
可选的，形成所述第一半导体外延结构的方法还包括：在形成所述第一基层半导体材料层之前，在所述吸杂过渡半导体层背离所述粘附半导体层的一侧表面形成第二基层半导体材料层；在所述第二基层半导体材料层背离所述吸杂过渡半导体层的一侧表面形成测试组合层；所述第一基层半导体材料层位于所述测试组合层背向所述第二基层半导体材料层的一侧表面。
可选的，形成测试组合层的步骤包括：形成一个或者若干个层叠的组合单元层，形成所述组合单元层的步骤为：形成层叠的第一测试层和第二测试层，所述第一测试层的材料和所述第二测试层的材料不同。
本发明还提供一种半导体外延结构，包括：位于外延生长设备的腔室中的配件表面的第一半导体外延结构；所述第一半导体外延结构包括：位于所述配件的表面的粘附半导体层；位于所述粘附半导体层背向所述配件一侧表面的吸杂过渡半导体层；位于所述吸杂过渡半导体层背向所述粘附半导体层一侧的第一基层半导体材料层；所述粘附半导体层的材料与所述配件之间的粘附性大于所述吸杂过渡半导体层的材料与所述配件之间的粘附性。
可选的，所述粘附半导体层的材料包括AlaGa1-aP，a大于0且小于1。
可选的，a的取值范围为0.3~0.7。
可选的，所述粘附半导体层的厚度为10纳米-1微米。
可选的，所述吸杂过渡半导体层包括AlbGa1-bAs层，b大于0且小于或等于1。
可选的，b大于或等于0.5且小于或等于1。
可选的，所述吸杂过渡半导体层的厚度为10纳米-1微米。
可选的，所述第一基层半导体材料层包括GaAs层。
可选的，所述第一半导体外延结构还包括：位于所述吸杂过渡半导体层背向所述粘附半导体层一侧表面的第二基层半导体材料层；测试组合层，位于所述第二基层半导体材料层背离所述吸杂过渡半导体层的一侧表面；所述第一基层半导体材料层位于所述测试组合层背向所述第二基层半导体材料层的一侧表面。
可选的，所述测试组合层包括一个或者若干个层叠的组合单元层，所述组合单元层包括层叠的第一测试层和第二测试层，所述第一测试层的材料和所述第二测试层的材料不同。
本发明的技术方案具有以下有益效果：
本发明提供的半导体外延结构的制备方法，在外延生长设备的腔室中的配件表面形成第一半导体外延结构。形成所述第一半导体外延结构的方法中，所述吸杂过渡半导体层用于作为粘附半导体层和第一基层半导体材料层之间的过渡缓冲层，且吸杂过渡半导体层用于去除外延生长设备的腔室中的水氧，后续在半导体衬底上生长外延结构的过程中腔室中的水氧降低，使得半导体衬底上外延成膜的质量较高。所述第一基层半导体材料层用于覆盖吸杂过渡半导体层，避免吸杂过渡半导体层被氧化后与后续在半导体衬底上生长的外延结构的材料之间的结合力降低，所述第一基层半导体材料层能与后续在半导体衬底上生长的外延结构的材料进行对接。第一基层半导体材料层与吸杂过渡半导体层之间的粘合力较好。由于形成了粘附半导体层，所述粘附半导体层的材料与所述配件之间的粘附性大于所述吸杂过渡半导体层的材料与所述配件之间的粘附性，因此使得吸杂过渡半导体层和配件表面的结合力较大，所述粘附半导体层能和配件表面形成良好的接触。其次，粘附半导体层能作为缓冲层，利于吸杂过渡半导体层的二维生长形成光滑表面，可以提高吸杂过渡半导体层与配件之间的粘合力，降低因为粘合力不够导致的颗粒掉落甚至脱落的概率，从而提高配件的使用时间，避免频繁更换配件，使得外延生长效率高且成本低。
其次，使得腔室中在半导体衬底上的外延结构的缺陷减少，提升半导体衬底上的外延结构的性能和成品率。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1至图3为本发明一实施例提供的半导体外延结构的制备过程的结构示意图；
图4至图5为本发明另一实施例提供的半导体外延结构的制备过程的结构示意图。
具体实施方式
发明人研究发现，MOCVD机台反应室内的配件上的颗粒掉落是由于常规的外延层材料（例如GaAs）和配件表面的黏附性不够，会优先进行三维生长，在配件表面形成岛状结构，配件表面三维生长的外延层变厚以后，应力会使不同的岛状结构之间的外延层从配件表面和外延层的界面处破裂进而掉落，导致生长过程中掉落在衬底上的颗粒会形成外延缺陷。为了解决反应室内配件的颗粒掉落或外延层掉落，一种方式是通过反应室配件的更换来解决，但是频繁的更换导致生产效率下降，同时反应室内配件的频繁更换也会导致成本的上升。
在此基础上，本发明实施例提供一种半导体外延结构的制备方法，包括：在外延生长设备的腔室中的配件表面形成第一半导体外延结构；形成所述第一半导体外延结构的方法包括：在所述配件的表面形成粘附半导体层；在所述粘附半导体层背向所述配件的一侧表面形成吸杂过渡半导体层；在所述吸杂过渡半导体层背向所述粘附半导体层的一侧形成第一基层半导体材料层；所述粘附半导体层的材料与所述配件之间的粘附性大于所述吸杂过渡半导体层的材料与所述配件之间的粘附性。
由于形成了粘附半导体层，所述粘附半导体层的材料与所述配件之间的粘附性大于所述吸杂过渡半导体层的材料与所述配件之间的粘附性，因此使得吸杂过渡半导体层和配件表面的结合力较大，所述粘附半导体层能和配件表面形成良好的接触。其次，粘附半导体层能作为缓冲层，利于吸杂过渡半导体层的二维生长形成光滑表面，可以提高吸杂过渡半导体层与配件间的粘合力，降低因为粘合力不够导致的颗粒掉落甚至脱落的概率，从而提高配件的使用时间，避免频繁更换配件，使得外延生长效率高且成本低。
下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
下面结合图1至图3详细介绍发明实施例的制备过程。
参考图1，在外延生长设备的腔室中的配件100的表面形成粘附半导体层110。
本实施例中，配件100包括外延生长设备的腔室的内腔壁、反应室的石墨承载盘、行星盘、石墨搜集环或者天棚。行星盘为石墨行星盘或石英行星盘。天棚为石墨天棚或石英天棚。
所述外延生长设备为有机金属化学气相沉积设备。
在一个实施例中，所述粘附半导体层110的材料包括AlaGa1-aP，a大于0且小于1。AlaGa1-aP自身具有较好的粘附性，能在配件的表面形成良好的粘附接触。
所述粘附半导体层110的材料与所述配件100之间的粘附性大于后续的吸杂过渡半导体层的材料与所述配件100之间的粘附性，使得粘附半导体层110的材料与所述配件100的结合力较强，所述粘附半导体层110能和配件100表面形成良好的接触。其次，粘附半导体层110能作为缓冲层，利于后续吸杂过渡半导体层的二维生长形成光滑表面，可以提高吸杂过渡半导体层与配件100之间的粘合力，降低因为粘合力不够导致的颗粒掉落甚至脱落的概率。
在一个实施例中，a的取值范围为0.3~0.7，例如0.3、0.4、0.5、0.6或0.7。AlaGa1-aP中的Al组份含量较高，可以使得粘附半导体层110具有更好的粘附性，同时也更好的吸附腔室内的水氧杂质。其次，a的取值没有超过0.7，这样设置的原因在于：若AlaGa1-aP中的Al组份含量过高，需要生长AlaGa1-aP的温度过高，这样外延生长设备的腔室中的配件难以承受高温的影响而损伤。
在一个实施例中，所述粘附半导体层110的厚度为10纳米-1微米，例如10纳米、20纳米、50纳米、100纳米、200纳米、500纳米、800纳米或1000纳米。若粘附半导体层110的厚度小于10纳米，则粘附半导体层110提高后续吸杂过渡半导体层形成光滑的表面的程度降低，且粘附半导体层110提高所述配件和吸杂过渡半导体层之间的粘合的程度降低；若粘附半导体层110的厚度大于1微米，则造成工艺浪费。本实施例中，粘附半导体层110的厚度为10纳米-1微米，有效的提高了后续吸杂过渡半导体层形成光滑的表面。
需要说明的是，粘附半导体层110中的Al也对腔室内的水氧具有一定的吸收作用。
当所述粘附半导体层110的材料为AlaGa1-aP时，所述粘附半导体层的形成工艺为有机金属化学气相沉积工艺，在一个实施例中，参数包括：采用的气体包括磷烷、三甲基镓和三甲基铝，磷烷的流量为100sccm~1000sccm，三甲基镓的流量为10sccm~80sccm，三甲基铝的流量为50sccm~400sccm，温度为650摄氏度~850摄氏度，腔室压强为50mbar~200mbar。在一个具体的实施例中，在形成所述粘附半导体层的参数为：磷烷的流量为550sccm，三甲基镓的流量为45sccm，三甲基铝的流量为225sccm，温度为700摄氏度。
本实施例中，生长所述粘附半导体层110的温度较高，温度为650摄氏度~850摄氏度，这样使得粘附半导体层110的生长质量得到有效的提高。
参考图2，在所述粘附半导体层110背向所述配件100的一侧表面形成吸杂过渡半导体层120。
本实施例中，所述吸杂过渡半导体层120的作用包括：起到粘附半导体层110与后续第一基层半导体材料层之间的过渡缓冲作用；吸杂过渡半导体层120能吸收外延生长设备中的水分和氧而去除外延生长设备的腔室中的水氧。后续在半导体衬底上生长外延结构的过程中腔室中的水氧降低，降低水氧对膜层的缺陷影响，使得半导体衬底上外延成膜的质量较高。
本实施例中，粘附半导体层110的材料为AlaGa1-aP，相应的，所述吸杂过渡半导体层为AlbGa1-bAs层，b大于0且小于或等于1。
在一个优选的实施例中，b的取值范围为0.5~1.0。使得AlbGa1-bAs层中的高Al组分对外延生长设备的腔室中的水氧的去除效果更好。本实施例中，吸杂过渡半导体层中的Al组分含量大于粘附半导体层110中的Al组分含量。
在一个实施例中，所述吸杂过渡半导体层120的厚度为10纳米-1微米。吸杂过渡半导体层120的厚度大于10纳米时，能较好的完成吸杂过渡半导体层120的As源气体与粘附半导体层110的磷源气体的切换，更好完成对外延生长设备的腔室中水氧去除。吸杂过渡半导体层120的厚度不大于1微米，则避免造成工艺浪费。
当所述吸杂过渡半导体层120为AlbGa1-bAs层时，所述吸杂过渡半导体层120的工艺为有机金属化学气相沉积工艺，在一个实施例中，参数包括：采用的气体包括砷烷、三甲基镓和三甲基铝，砷烷的流量为100sccm~1000sccm，三甲基镓的流量为10sccm~80sccm，三甲基铝的流量为50sccm~400sccm，温度为650摄氏度~850摄氏度，腔室压强为50mbar~200mbar。
本实施例中，生长所述吸杂过渡半导体层120的温度较高，温度为650摄氏度~850摄氏度，这样使得吸杂过渡半导体层120的生长质量得到有效的提高。
在一个实施例中，在吸杂过渡半导体层120的厚度方向上，吸杂过渡半导体层120中的Al的组分含量不变，或者，自吸杂过渡半导体层120朝向粘附半导体层110的一侧至吸杂过渡半导体层120背离所述粘附半导体层110的一侧，吸杂过渡半导体层120中的Al的组分含量升高，或者，自吸杂过渡半导体层120朝向粘附半导体层110的一侧至吸杂过渡半导体层120背离所述粘附半导体层110的一侧，吸杂过渡半导体层120中的Al的组分含量降低。
参考图3，在所述吸杂过渡半导体层120背向所述粘附半导体层110的一侧表面形成第一基层半导体材料层130。
所述第一基层半导体材料层130包括GaAs层。
在一个实施例中，所述第一基层半导体材料层130的厚度为10纳米~200纳米。
所述第一基层半导体材料层130用于覆盖吸杂过渡半导体层120，避免吸杂过渡半导体层120被氧化后与后续在半导体衬底上生长的外延结构的材料之间的结合力降低，所述第一基层半导体材料层130能与后续在半导体衬底上生长的外延结构的材料进行对接，第一基层半导体材料层130与吸杂过渡半导体层120之间的粘合力较好。
本实施例中，第一基层半导体材料层130与所述吸杂过渡半导体层120接触。
需要说明的是，本实施例中，所述腔室中具有石墨承载盘，石墨承载盘中具有用于放置半导体衬底的凹槽。在所述配件的表面形成粘附半导体层之前，在所述用于放置半导体衬底的凹槽中放置陪片；在形成所述第一半导体外延结构的过程中，在所述陪片上也形成了第二半导体外延结构；之后将第二半导体外延结构的陪片取出；然后所述凹槽中放置半导体衬底；在所述半导体衬底上外延形成正常生长的外延结构。
在半导体衬底上形成外延结构的步骤包括：在所述半导体衬底上形成缓冲层，所述缓冲层的材料和所述第一基层半导体材料层130的材料相同；在所述缓冲层上形成特征外延层。
相应的，本实施例还提供一种半导体外延结构，参考图3，包括：位于所述外延生长设备的腔室中的配件表面的第一半导体外延结构；所述第一半导体外延结构包括：位于所述配件100的表面的粘附半导体层110；位于所述粘附半导体层110背向所述配件100一侧表面的吸杂过渡半导体层120；位于所述吸杂过渡半导体层120背向所述粘附半导体层110一侧的第一基层半导体材料层130；所述粘附半导体层110的材料与所述配件100之间的粘附性大于所述吸杂过渡半导体层120的材料与所述配件100之间的粘附性。
在一个实施例中，所述粘附半导体层110的材料包括AlaGa1-aP，a大于0且小于1。优选的，a的取值范围为0.3~0.7。
在一个实施例中，所述粘附半导体层110的厚度为10纳米-1微米。
在一个实施例中，所述吸杂过渡半导体层120包括AlbGa1-bAs层，b大于0且小于或等于1。优选的，b大于或等于0.5且小于或等于1。
在一个实施例中，所述吸杂过渡半导体层120的厚度为10纳米-1微米。
在一个实施例中，所述第一基层半导体材料层130包括GaAs层。
本发明另一实施例还提供一种半导体外延结构的制备方法，本实施例与前述实施例的制备方法的区别在于，还包括：参考图4，在所述吸杂过渡半导体层120背离所述粘附半导体层110的一侧表面形成第二基层半导体材料层150；在所述第二基层半导体材料层150背离所述吸杂过渡半导体层120的一侧表面形成测试组合层；参考图5，在所述测试组合层背向所述第二基层半导体材料层150的一侧表面形成第一基层半导体材料层130。
形成测试组合层的步骤包括：形成一个或者若干个层叠的组合单元层140，形成所述组合单元层140的步骤为：形成层叠的第一测试层141和第二测试层142，所述第一测试层的材料和所述第二测试层的材料不同。
本实施例中，以组合单元层140的数量为一个为示例，需要说明的是，在其他实施例中，组合单元层140的数量为若干个，若干个组合单元层140在垂直于第一基层半导体材料层130的表面的方向上层叠设置。
在一个实施例中，所述第一测试层141和第二测试层142的折射率不同，多个组合单元层140构成分布式布拉格反射结构。在此情况下，生长完成第一半导体外延结构之后，使石墨承载盘进行旋转，石墨承载盘进行旋转的过程中，采用测试光照射组合单元层140，通过判断组合单元层140反射的光的颜色均匀性来判断石墨承载盘的旋转的速率的均匀性。
在另一个实施例中，组合单元层140中的所述第一测试层141和第二测试层142构成异质结结构。
在又一个实施例中，测试组合层构成超晶格结构，例如，应变超晶格结构。
需要说明的是，在其他实施例中，还可以通过测试所述测试组合层的强度来检测腔室中水氧的情况以及杂质的情况。还可以通过测试组合层中各膜层的生长速度，来预估半导体衬底层上的对应材料膜层的生长速度。
第二基层半导体材料层150作为测试组合层的生长基层。
关于本实施例与前述实施例相同的内容，不再详述。
相应的，本实施例还提供一种半导体外延结构，参考图5，本实施例与前述实施例的半导体外延结构的区别在于：还包括：位于所述吸杂过渡半导体层120背向所述粘附半导体层110一侧表面的第二基层半导体材料层150；测试组合层，位于所述第二基层半导体材料层150背离所述吸杂过渡半导体层120的一侧表面；所述第一基层半导体材料层130位于所述测试组合层背向所述第二基层半导体材料层150的一侧表面。
所述测试组合层包括一个或者若干个层叠的组合单元层140，所述组合单元层140包括层叠的第一测试层141和第二测试层142，所述第一测试层141和第二测试层142的材料不同。
本实施例中，以组合单元层140的数量为一个为示例，需要说明的是，在其他实施例中，组合单元层140的数量为若干个，若干个组合单元层140在垂直于第一基层半导体材料层130的表面的方向上层叠设置。
在一个实施例中，所述第一测试层141和第二测试层142的折射率不同，多个组合单元层140构成分布式布拉格反射结构。在另一个实施例中，组合单元层140中的所述第一测试层141和第二测试层142构成异质结结构。在又一个实施例中，测试组合层构成超晶格结构，例如，应变超晶格结构。
关于本实施例与前述实施例相同的内容，不再详述。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。

Claims (22)

1.一种半导体外延结构的制备方法，其特征在于，包括：
在外延生长设备的腔室中的配件表面形成第一半导体外延结构；
形成所述第一半导体外延结构的方法包括：
在所述配件的表面形成粘附半导体层；
在所述粘附半导体层背向所述配件的一侧表面形成吸杂过渡半导体层；
在所述吸杂过渡半导体层背向所述粘附半导体层的一侧形成第一基层半导体材料层；
所述粘附半导体层的材料与所述配件之间的粘附性大于所述吸杂过渡半导体层的材料与所述配件之间的粘附性。
2.根据权利要求1所述的半导体外延结构的制备方法，其特征在于，所述粘附半导体层的材料包括AlaGa1-aP，a大于0且小于1。
3.根据权利要求2所述的半导体外延结构的制备方法，其特征在于，a的取值范围为0.3~0.7。
4.根据权利要求2所述的半导体外延结构的制备方法，其特征在于，所述粘附半导体层的形成工艺为有机金属化学气相沉积工艺，参数包括：采用的气体包括磷烷、三甲基镓和三甲基铝，磷烷的流量为100sccm~1000sccm，三甲基镓的流量为10sccm~80sccm，三甲基铝的流量为50sccm~400sccm，温度为650摄氏度~850摄氏度，腔室压强为50mbar~200mbar。
5.根据权利要求1所述的半导体外延结构的制备方法，其特征在于，所述粘附半导体层的厚度为10纳米-1微米。
6.根据权利要求1至5任意一项所述的半导体外延结构的制备方法，其特征在于，所述吸杂过渡半导体层包括AlbGa1-bAs层，b大于0且小于或等于1。
7.根据权利要求6所述的半导体外延结构的制备方法，其特征在于，b大于或等于0.5且小于或等于1。
8.根据权利要求6所述的半导体外延结构的制备方法，其特征在于，形成所述吸杂过渡半导体层的工艺为有机金属化学气相沉积工艺，参数包括：采用的气体包括砷烷、三甲基镓和三甲基铝，砷烷的流量为100sccm~1000sccm，三甲基镓的流量为10sccm~80sccm，三甲基铝的流量为50sccm~400sccm，温度为650摄氏度~850摄氏度，腔室压强为50mbar~200mbar。
9.根据权利要求1所述的半导体外延结构的制备方法，所述吸杂过渡半导体层的厚度为10纳米-1微米。
10.根据权利要求1所述的半导体外延结构的制备方法，所述第一基层半导体材料层包括GaAs层。
11.根据权利要求1所述的半导体外延结构的制备方法，形成所述第一半导体外延结构的方法还包括：在形成所述第一基层半导体材料层之前，在所述吸杂过渡半导体层背离所述粘附半导体层的一侧表面形成第二基层半导体材料层；在所述第二基层半导体材料层背离所述吸杂过渡半导体层的一侧表面形成测试组合层；
所述第一基层半导体材料层位于所述测试组合层背向所述第二基层半导体材料层的一侧表面。
12.根据权利要求11所述的半导体外延结构的制备方法，形成测试组合层的步骤包括：形成一个或者若干个层叠的组合单元层，形成所述组合单元层的步骤为：形成层叠的第一测试层和第二测试层，所述第一测试层的材料和所述第二测试层的材料不同。
13.一种半导体外延结构，其特征在于，包括：
位于外延生长设备的腔室中的配件表面的第一半导体外延结构；
所述第一半导体外延结构包括：位于所述配件的表面的粘附半导体层；位于所述粘附半导体层背向所述配件一侧表面的吸杂过渡半导体层；位于所述吸杂过渡半导体层背向所述粘附半导体层一侧的第一基层半导体材料层；所述粘附半导体层的材料与所述配件之间的粘附性大于所述吸杂过渡半导体层的材料与所述配件之间的粘附性。
14.根据权利要求13所述的半导体外延结构，其特征在于，所述粘附半导体层的材料包括AlaGa1-aP，a大于0且小于1。
15.根据权利要求14所述的半导体外延结构，其特征在于，a的取值范围为0.3~0.7。
16.根据权利要求13所述的半导体外延结构，其特征在于，所述粘附半导体层的厚度为10纳米-1微米。
17.根据权利要求13所述的半导体外延结构，其特征在于，所述吸杂过渡半导体层包括AlbGa1-bAs层，b大于0且小于或等于1。
18.根据权利要求17所述的半导体外延结构，其特征在于，b大于或等于0.5且小于或等于1。
19.根据权利要求13所述的半导体外延结构，其特征在于，所述吸杂过渡半导体层的厚度为10纳米-1微米。
20.根据权利要求13所述的半导体外延结构，其特征在于，所述第一基层半导体材料层包括GaAs层。
21.根据权利要求13所述的半导体外延结构，其特征在于，所述第一半导体外延结构还包括：位于所述吸杂过渡半导体层背向所述粘附半导体层一侧表面的第二基层半导体材料层；测试组合层，位于所述第二基层半导体材料层背离所述吸杂过渡半导体层的一侧表面；
所述第一基层半导体材料层位于所述测试组合层背向所述第二基层半导体材料层的一侧表面。
22.根据权利要求21所述的半导体外延结构，其特征在于，所述测试组合层包括一个或者若干个层叠的组合单元层，所述组合单元层包括层叠的第一测试层和第二测试层，所述第一测试层的材料和所述第二测试层的材料不同。
CN202111546822.6A 2021-12-17 2021-12-17 一种半导体外延结构及其制备方法 Active CN113936995B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111546822.6A CN113936995B (zh) 2021-12-17 2021-12-17 一种半导体外延结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111546822.6A CN113936995B (zh) 2021-12-17 2021-12-17 一种半导体外延结构及其制备方法

Publications (2)

Publication Number Publication Date
CN113936995A true CN113936995A (zh) 2022-01-14
CN113936995B CN113936995B (zh) 2022-03-04

Family

ID=79289259

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111546822.6A Active CN113936995B (zh) 2021-12-17 2021-12-17 一种半导体外延结构及其制备方法

Country Status (1)

Country Link
CN (1) CN113936995B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01176290A (ja) * 1987-12-28 1989-07-12 Ibiden Co Ltd 液相エピタキシャル成長用黒鉛治具
CN101392364A (zh) * 2007-09-17 2009-03-25 中芯国际集成电路制造(上海)有限公司 反应系统预清洗方法
CN103320865A (zh) * 2013-06-21 2013-09-25 光垒光电科技（上海）有限公司 喷淋头以及气相沉积设备
CN105097485A (zh) * 2014-05-05 2015-11-25 北京北方微电子基地设备工艺研究中心有限责任公司 腔室环境调控方法
CN105304551A (zh) * 2015-09-25 2016-02-03 上海华力微电子有限公司 一种hdp工艺淀积sti薄膜时减少颗粒的方法
CN111105994A (zh) * 2019-12-17 2020-05-05 广东省半导体产业技术研究院 一种制备AlN外延层的方法
CN111719139A (zh) * 2019-03-21 2020-09-29 潍坊华光光电子有限公司 一种mocvd托盘的处理方法
CN113594013A (zh) * 2020-04-30 2021-11-02 中微半导体设备(上海)股份有限公司 零部件、其形成涂层的方法及装置和等离子体反应装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01176290A (ja) * 1987-12-28 1989-07-12 Ibiden Co Ltd 液相エピタキシャル成長用黒鉛治具
CN101392364A (zh) * 2007-09-17 2009-03-25 中芯国际集成电路制造(上海)有限公司 反应系统预清洗方法
CN103320865A (zh) * 2013-06-21 2013-09-25 光垒光电科技（上海）有限公司 喷淋头以及气相沉积设备
CN105097485A (zh) * 2014-05-05 2015-11-25 北京北方微电子基地设备工艺研究中心有限责任公司 腔室环境调控方法
CN105304551A (zh) * 2015-09-25 2016-02-03 上海华力微电子有限公司 一种hdp工艺淀积sti薄膜时减少颗粒的方法
CN111719139A (zh) * 2019-03-21 2020-09-29 潍坊华光光电子有限公司 一种mocvd托盘的处理方法
CN111105994A (zh) * 2019-12-17 2020-05-05 广东省半导体产业技术研究院 一种制备AlN外延层的方法
CN113594013A (zh) * 2020-04-30 2021-11-02 中微半导体设备(上海)股份有限公司 零部件、其形成涂层的方法及装置和等离子体反应装置

Also Published As

Publication number Publication date
CN113936995B (zh) 2022-03-04

Similar Documents

Publication Publication Date Title
KR101147705B1 (ko) ＧａＮ계 반도체 발광소자 및 그것의 제조방법
US7713878B2 (en) Method of recovering and reproducing substrates and method of producing semiconductor wafers
JP5312797B2 (ja) オプトエレクトロニクス用基板の作製方法
US7569461B2 (en) Method of fabricating nitride-based compound layer, GaN substrate and vertical structure nitride-based semiconductor light emitting device
CN101373807B (zh) 半导体器件上导电金属层的制作
JP2004524250A (ja) 窒化ガリウム材料および方法
TWI499086B (zh) 用於製造光電半導體晶片之方法及光電半導體晶片
JPH11274560A (ja) 半導体素子およびその製造方法
EP2634294A1 (en) Method for manufacturing optical element
CN113936995B (zh) 一种半导体外延结构及其制备方法
JP2006352079A (ja) 自立基板、その製造方法及び半導体発光素子
JP4241764B2 (ja) Ｉｉｉ族窒化物系化合物半導体発光素子
KR102061696B1 (ko) 반극성 질화물 반도체 구조체 및 이의 제조 방법
JP5071484B2 (ja) 化合物半導体エピタキシャルウェーハおよびその製造方法
WO2007114033A1 (ja) 発光素子の製造方法、化合物半導体ウェーハ及び発光素子
KR20190044235A (ko) 격자 부정합 완충 구조를 갖는 다중 접합 태양전지 및 이의 제조 방법
JP2000150388A (ja) Ｉｉｉ族窒化物半導体薄膜およびその製造方法
WO2010024230A1 (ja) ＡｌＧａＡｓ支持基板の製造方法、エピタキシャルウエハの製造方法、ＬＥＤの製造方法、ＡｌＧａＡｓ支持基板、エピタキシャルウエハおよびＬＥＤ
CN114556595A (zh) 半导体发光元件及其制造方法
JP2012033729A (ja) 半導体層接合基板の製造方法および発光素子
KR101137907B1 (ko) 질화갈륨 적층체 및 질화갈륨 기판의 제조 방법
CN104979164A (zh) 于晶格不匹配半导体基板上的无缺陷松弛覆盖层
JPH10229218A (ja) 窒化物半導体基板の製造方法および窒化物半導体基板
TW201445765A (zh) 複合基板、使用複合基板之半導體晶圓之製造方法、及複合基板用之支持基板
FR3001331A1 (fr) Procede de fabrication d'une couche a base de nitrure d'element iii par decollement spontane

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant