CN105302222A - 电子装置中的功率闸控 - Google Patents

电子装置中的功率闸控 Download PDF

Info

Publication number
CN105302222A
CN105302222A CN201510289439.5A CN201510289439A CN105302222A CN 105302222 A CN105302222 A CN 105302222A CN 201510289439 A CN201510289439 A CN 201510289439A CN 105302222 A CN105302222 A CN 105302222A
Authority
CN
China
Prior art keywords
voltage level
voltage
circuit
control
lock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510289439.5A
Other languages
English (en)
Other versions
CN105302222B (zh
Inventor
詹姆斯·爱德华·迈尔斯
大卫·沃尔特·弗莱恩
大卫·威廉·霍华德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ARM Ltd
Original Assignee
Advanced Risc Machines Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Risc Machines Ltd filed Critical Advanced Risc Machines Ltd
Publication of CN105302222A publication Critical patent/CN105302222A/zh
Application granted granted Critical
Publication of CN105302222B publication Critical patent/CN105302222B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

公开了电子装置中的功率闸控。一种电子装置2，具有电路4，电路4操作在被供应了第一电压电平VDD1与参考电压电平的第一电压域6中。电压调节器14从高于第一电压电平VDD1的第二电压电平VDD2产生第一电压电平VDD1。提供至少一个功率闸20、30以将电路4选择性耦接至第一电压电平VDD1或参考电平中的一个。在被供应了较高电压电平VDD2或VDD3的第二电压域中产生对于功率闸20、30的控制信号22，较高电压电平VDD3是由供应至电压调节器14的第二电压电平VDD2导出的。因此，可重新使用装置2内的现存高电压源来施加推升电压至功率闸以改良功率闸控的效率。

Description

电子装置中的功率闸控
技术领域
本技术涉及电子装置领域。更具体地，本技术涉及功率闸控。
背景技术
功率闸控为在电子装置中减少泄漏功率的已知技术。可在电路与电路的供应电压之间耦接功率闸，以选择性地将电路耦接至供应电压或使电路与供应电压隔绝，而减少功率消耗。理想地，在功率闸开启而允许电压被供应至电路时，将有可以说是无限的电流传输通过功率闸，而在功率闸关闭而使电路与供应电压隔绝时，传输通过功率闸的电流将为零。功率闸在“开启”状态与“关闭”状态中传输的电流，在下文被称为“I-on”与“I-off”。实际上，功率闸具有并非无限的I-on，因为在功率闸上存在一些电压降(IRdrop)，减少了功率闸可供应的功率量，并且功率闸具有非零的I-off，使得在电路被关电时存在一些泄漏，增加了能量消耗。因此存在设计挑战：具有足够的功率闸以供应最差情况下电路所需的工作功率而不造成太多电压降，并具有尽可能少的功率闸以在关闭模式中将泄漏最小化。因为电子装置逐渐变得越来越小，电子装置倾向使用较低的电压，而这使得对于功率闸控的设计挑战变得困难得多，因为当在接近临界或次临界的电压下操作时，I-on趋向于I-off。I-on与I-off之间的比例减少，表示电路效能对电压非常敏感，而任何额外的电压降大大地冲击电路的效能与能量效率。本技术寻求解决这些问题。
发明内容
从一个方面看来，本技术提供一种电子装置，包含：
被配置成操作在第一电压域中的电路，所述第一电压域被供应了第一电压电平与参考电压电平；
电压调节器，所述电压调节器被配置成从第二电压电平产生第一电压电平，所述第二电压电平高于所述第一电压电平；
至少一个功率闸，所述至少一个功率闸被配置成将所述电路选择性地耦接至所述电压调节器产生的所述第一电压电平与所述参考电压电平中的一个；及
控制电路，所述控制电路被配置成产生闸控控制信号，以控制所述至少一个功率闸是将所述电路耦接至所述第一电压电平与所述参考电压电平中的所述一个，还是将所述电路与所述第一电压电平与所述参考电压电平中的所述一个隔绝；
其中所述控制电路被配置成操作在第二电压域中，所述第二电压域被供应了从所述第二电压电平导出的第三电压电平，其中所述第三电压电平高于所述第一电压电平；以及
所述至少一个功率闸具有闸极端子，所述闸极端子被配置成接收在所述第二电压域中的所述控制电路产生的所述闸控控制信号。
一种电子装置，具有操作在第一电压域中的电路，所述第一电压域被供应了第一电压电平与参考电压电平。所述电路可以是电子装置的任何功能性部件，诸如(例如)处理器、存储器、总线逻辑或无线电单元。提供至少一个功率闸以将所述电路选择性地耦接至上述第一电压电平与所述参考电压电平中的一个。然而，施加至功率闸的闸极端子以控制功率闸是将所述电路耦接至第一电压电平/参考电压电平还是使所述电路与第一电压电平/参考电压电平隔绝的控制信号是在被供应了高于所述第一电压电平的电压电平的第二电压域中产生的。通过相对于电路自身使用的所述第一电压电平来推升功率闸的闸极电压，可得到增加的I-on对I-off比例，这是因为取决于功率闸的类型，较强力地驱动功率闸的闸极端子将减少I-off(超级截止)或增加I-on(推升闸极)，而帮助改良装置的效能与能量效率。
功率闸的推升闸极操作为已知的技术，但经常不被使用，因为提供用于驱动功率闸的闸极端子的较高电压的来源一般而言被认为是昂贵的。例如可使用电荷泵，但使用电荷泵产生了额外的面积与能量开销。相对于此，本技术的发明人认识到在许多电子装置中，已经存在了高于用以给电路自身供电的第一电压电平的电压电平的来源。例如在许多嵌入式装置、无线传感器节点与其他相对小型的电子装置中，可将相对高的第二电压电平供应至电子装置，但为了节省功率，可将此第二电压电平减少至第一电压电平以对电路供电，使得电路消耗较少的动态功率。因此，许多装置具有电压调节器以将第二电压电平转换成要供应至电路的第一电压电平。
因此，用于功率闸的控制电路可操作在第二电压域中，所述第二电压域被供应了从第二电压电平导出的、高于第一电压电平的第三电压电平，而针对功率闸的控制信号可在第二电压域中产生。因此，对于功率闸的推升闸极操作可重新使用系统中已提供的较高电压，且因此不必需要提供额外的电压产生器(诸如电荷泵)以产生推升闸极电压，从而节省了能量与电路面积。
电子装置可具有产生第二电压电平的能量源。能量源可以是并非提供于电子装置内的、非本地的能量源。然而在其他情况中，能量源可以是提供于电子装置内的本地能量源。通常在提供了本地能量源时，本地能量源将产生高于装置内的电路实际上所使用的电压的较高电压，所以此较高电压可被用于产生用于功率闸的闸极端子的推升控制信号。
例如，能量源可包含至少一个电池。在提供电池时，电池通常产生相对高的电压，但以此电压操作电路可能是不节能的，且因此通常提供调节器以将电压转换成较低供应电压以用于电路。例如，典型的硬币型电池可产生诸如1.2V至3.3V的电压，但处理器或其他电路可能仅操作于1V或更低的电压。因此，在许多小型电池供电电子装置中，电池本来就已经提供的较高电压可被用于导出针对功率闸的控制信号以将功率闸操作在推升闸极或超级截止模式中。
能量源的另一种示例可以是撷取环境能量的能量撷取器，诸如从环境光撷取能量的光伏打电池(photovoltaiccell)、从环境温度差异或温度梯度撷取能量的热电(thermoelectric)撷取器、从机械或声学震动撷取能量的压电撷取器，或从环境无线电波撷取能量的无线电能量撷取器。
在一些实施例中，功率闸可包含脚部晶体管，脚部晶体管将电路选择性地耦接至参考电压电平。通常使用n型晶体管实施脚部晶体管，因此，施加推升电压至脚部晶体管的闸极增加了在脚部将参考电压电平供应给电路时的“开启”状态期间的I-on。本技术对于脚部功率闸特别有用，因为在电压减少时I-on通常下降得比I-off快得多，因此，相较于对于头部晶体管的闸极端子的均等推升，施加推升闸极电压至脚部晶体管更强力地增加了功率闸的I-on/I-off比例。
尽管如此，本技术也可应用至头部晶体管，该头部晶体管用于将电路选择性地耦接至电压调节器供应的第一电压电平。通常使用p型晶体管实施头部晶体管，因此，施加推升电压至头部晶体管的闸极端子将使头部进入超级截止模式而减少I-off(泄漏电流)并节省能量。减少I-off增加了I-on/I-off比例，因此在睡眠或功率节省模式期间泄漏通过功率闸的能量较少。在一些实施方式中，提供头部功率闸而非脚部功率闸可产生较低的电路面积。
还可已在同一装置中提供头部晶体管与脚部晶体管的组合。
用于功率闸的晶体管的电压容许度可高于用于电路自身中的晶体管的电压容许度。换言之，相较于处理电路中的晶体管而言，功率闸可更能抵抗伤害并能够承受较高的施加电压。这对于减少用于控制信号的较高电压对功率闸造成伤害的风险是有用的。例如，可由具有较高电压抵抗性的不同晶体管技术制成功率闸。例如，可使用多闸极晶体管，诸如鳍状晶体管(FinFET)。
再者，可通过提供具有比用于电路的晶体管中的氧化层更厚的闸极氧化层来将功率闸制造为具有较高的电压容许度。因为两个理由，厚闸极氧化层晶体管是有用的：厚闸极氧化层晶体管不仅具有较高的电压抵抗性，而且厚闸极氧化层晶体管在低操作电压之下还比薄闸极氧化层晶体管具有更佳的I-on/I-off比例。因此，通过使用厚闸极氧化层晶体管，可改良电子装置的可靠性、效能与能量效率。
类似的，控制功率闸开启或关闭的控制电路也可由具有较高电压容许度的晶体管形成(诸如厚闸极氧化层晶体管)，以改良效能、减少泄漏，并减少由较高电压供电时的伤害风险。
可以许多不同的方式，从第二电压电平导出第二电压域的第三电压电平。在许多情况中，第三电压电平可与第二电压电平相同，因此，能量源提供的电压被直接提供至控制电路并用于产生对于功率闸的控制信号。在其他示例中，第三电压电平可低于第二电压电平但高于第一电压电平。例如，可提供从第二电压电平产生第三电压电平并将第三电压电平供应至控制电路的另一电压调节器。在例如能量源产生比控制电路或功率闸可承受的电压还高的电压时，这可能是有用的。
除了控制功率闸的状态之外，控制电路还可控制电压调节器是位于活跃状态还是功率节省状态中，在活跃状态中调节器由第二电压电平产生第一电压电平，在功率节省状态中电压调节器停止产生第一电压电平。
在传统装置中，调节器产生的第一电压电平可用以产生对于功率闸的控制信号，且因此在可产生对于功率闸的控制信号之前电压调节器将需要为活跃的。这意味着在将电压调节器切换于功率节省状态与活跃状态之间时，功率闸供应的电压中可存在突波(glitches)，因为开启或关闭调节器还可开启或关闭功率闸。这可能是不被期望的，因为在对供应轨或其他电路供电时可消耗大量的突波能量。
相反的，在如本技术于第二电压域中产生对于功率闸的控制信号时，控制信号的产生可完全独立于电压调节器产生的第一电压电平，且因此在将电压调节器切换于功率节省状态与活跃状态之间时，功率闸可维持在使电路与第一电压电平/参考电压电平隔绝的状态中。因此，即使调节器正切换状态，仍不会有能量因突波而损耗。通过减少关联于活跃状态与功率节省状态之间的转变的能量成本，这减少了电压调节器为了补偿在将电压调节器切换至及切换出功率节省状态时所消耗的能量而需要维持在功率节省状态中的时间长度，从而允许调节器的功率节省状态相较于已知系统被使用得更加频繁(在较短的休息区间)以减少总功率消耗。
调节器可以是线性调节器、切换调节器，或可由较高电压电平产生降低的电压电平的任何其他类型的调节器。
控制电路可不在功率闸的本地处。例如在集成电路中，功率闸可散布在电路各处，且因此可能需要具有一些将控制信号从控制电路传至功率闸的路由。因此，可提供至少一个缓冲器，以将控制信号从控制电路传递至功率闸。缓冲器可以是反相器或非反相缓冲器，并可由具有较高电压容许度的晶体管(例如厚闸极氧化层晶体管)形成，如上文对于控制电路与功率闸所讨论的那样。缓冲器可作为中继器，使得即使控制信号传播过电路时出现损耗，但可在每一缓冲器处重新产生控制信号，从而在控制信号到达功率闸时控制信号足够强以能够切换功率闸。缓冲器可被供应来自第二电压域的第三电压电平，因此缓冲器可以以推升(第三)电压电平中继控制信号，以将控制信号供应至功率闸的闸极。
一些系统可具有多个电压域，电路以不同的电压电平操作。每一此种域可对应于下文所说明的“第一电压域”，而这些域之每一个可具有受到推升闸控控制信号控制的功率闸，推升闸控控制信号来自关联于控制电路的第二电压域。
再者，在同一域内，可由不同的闸控控制信号控制不同的功率闸，不同的闸控控制信号可独立地开启与关闭不同的功率闸群组。例如，可使用不同的功率闸方块，独立地将电路的不同功能单元或部分开启与关闭。再者，在电路的同一部分或同一功能单元中，可期望交错开启对于同一功能单元的不同功率闸，以减少在开启功能单元时流过的峰值涌入电流，因为大涌入电流可造成集成电路其他部分中的电压下降，而可能产生错误。例如，用于将控制信号路由至电路不同部分的缓冲器可被菊炼连接(daisychaining)，因此控制信号在不同时间到达不同功率闸以交错切换。因此，可存在对于不同功率闸的数个不同的闸控控制信号，闸控控制信号之每一个可从第二电压域以第三电压产生，第三电压高于用于第一电压域中使用的第一电压。
尽管在本申请中将功率闸说明为被“开启”或“关闭”，但将理解到在开启状态中将有非无限的电流流动通过功率闸，而在关闭状态中将有有限的非零电流。
从另一个方面看来，本技术提供一种电子装置，包含：
电路装置，用于操作在第一电压域中，所述第一电压域被供应了第一电压电平与参考电压电平；
电压调节装置，用于从第二电压电平产生第一电压电平，所述第二电压电平高于所述第一电压电平；
至少一个功率闸控装置，用于将所述电路装置选择性地耦接至所述电压调节装置产生的所述第一电压电平与所述参考电压电平中的一个；及
控制装置，用于产生闸控控制信号，以控制所述至少一个功率闸控装置是将所述电路装置耦接至所述第一电压电平与所述参考电压电平中的所述一个，还是使所述电路装置与所述第一电压电平与所述参考电压电平中中的所述一个隔绝；
其中所述控制装置被配置成操作在第二电压域中，所述第二电压域被供应了从所述第二电压电平导出的第三电压电平，其中所述第三电压电平高于所述第一电压电平；以及
所述至少一个功率闸控装置具有闸极端子装置，所述闸极端子装置用于接收在所述第二电压域中的所述控制装置产生的所述闸控控制信号。
从又另一个方面看来，本技术提供一种对于电子装置的功率控制方法，所述电子装置包含电路与至少一个功率闸，所述电路被配置成操作在被供应了第一电压电平与参考电压电平的第一电压域中，所述至少一个功率闸被配置成选择性地将所述电路耦接至所述第一电压电平与所述参考电压电平中的一个；该方法包含以下步骤：
使用电压调节器，从高于第一电压电平的第二电压电平产生所述第一电压电平；
产生闸控控制信号，以控制所述至少一个功率闸是将所述电路耦接至所述第一电压电平与所述参考电压电平中的所述一个，还是使所述电路与所述第一电压电平与所述参考电压电平中的所述一个隔绝，其中所述闸控控制信号产生于第二电压域中，所述第二电压域被供应了从所述第二电压电平导出的第三电压电平，其中所述第三电压电平高于所述第一电压电平；以及
将所述闸控控制信号供应至所述闸控控制信号的闸极端子。
从另一个方面看来，本技术提供一种设计电子装置的集成电路布局的计算机实施方法，该方法包含使用自动化设计工具产生界所述集成电路布局的数据，所述集成电路布局包含：
被配置成操作在第一电压域中的电路，所述第一电压域被供应了第一电压电平与参考电压电平；
电压调节器，所述电压调节器被配置成从第二电压电平产生第一电压电平，所述第二电压电平高于所述第一电压电平；
至少一个功率闸，所述至少一个功率闸被配置成将所述电路选择性地耦接至所述电压调节器产生的所述第一电压电平与所述参考电压电平中的一个；及
控制电路，所述控制电路被配置成产生闸控控制信号，以控制所述至少一个功率闸是将所述电路耦接至所述第一电压电平与所述参考电压电平中的所述一个，还是使所述电路与所述第一电压电平与所述参考电压电平中的所述一个隔绝；
其中所述控制电路被配置成操作在第二电压域中，所述第二电压域被供应了从所述第二电压电平导出的第三电压电平，其中所述第三电压电平高于所述第一电压电平；以及
所述至少一个功率闸控装置具有闸极端子装置，所述闸极端子装置用于接收在所述第二电压域中的所述控制装置产生的所述闸控控制信号。
可使用自动化设计工具以设计根据本技术的电子装置。例如，电子设计自动化(EDA)工具可使用单元库，所述单元库定义可被选择以被包含在集成电路布局中的标准单元组。对应于上文所说明的、使用较高电压来操作的功率闸、缓冲器与控制电路的单元可被包含。例如，可对这些单元定义厚闸极氧化层晶体管。定义集成电路布局的所产生的数据可用于控制具有所设计布局的集成电路的制造。
附图说明
在结合附图来阅读下文的说明之后，将可明了本技术的其他方面、特征与优点，在附图中：
图1例示了在电子装置中控制脚部功率闸的示例；
图2示出在电子装置中控制头部功率闸的示例；
图3示出不同类型晶体管在不同电压下I-on/I-off的变化的图示；
图4示意性例示了根据一个示例的电子装置的一些功能部件；
图5例示了根据本技术的电子装置的电路平面图的示例；
图6例示了用于将控制信号与电压电平从控制电路路由至功率闸的缓冲器的示例；以及
图7例示了与电压调节器的开启/关闭状态独立地控制功率闸的开启/关闭状态的示例。
具体实施方式
图1例示了电子装置2，电子装置2具有可以是处理器、存储器、无线电单元、总线控制器，或装置2的任何其他部件的电路4。电路4位于第一电压域中，第一电压域接收来自第一功率轨8的第一电压电平VDD1以及来自参考功率轨10的参考电压电平(地)。装置2具有能量源12，能量源12产生高于第一电压电平VDD1的第二电压电平VDD2。提供电压调节器14以将第二电压电平VDD2转换成用于电路4的供应轨8上的第一电压电平VDD1。例如，能量源12可以是电池，诸如产生如3.3伏特电压电平的硬币型电池。能量源12还可以是从装置2周遭撷取环境能量，并基于所撷取的能量对电路4供电的能量撷取器。例如，能量撷取器可以是太阳能电池、射频(RF)能量撷取器、压电装置或热电装置。能量撷取器可具有诸如电池或超级电容器的储存装置，在撷取器收集电路4不需要的过量能量时可用能量对储存装置充电，且在来自撷取器的能量不足时储存装置可对电路4供电。利用能量撷取器，第二电压电平VDD2可以是可变的，因为第二电压电平VDD2可取决于可用的环境能量(例如光量)。在其他示例中，能量源12可以是从外部电压产生器接收第二电压电平VDD2的引脚。
轨10上的参考电压电平可以是低于轨8上的第一电压电平VDD1的任何电压电平。例如，参考电压电平可以是地电压电平，在一些实施例中地电压电平可以是0伏特(V)或通地电压电平，但在其他实施例中可以是低于VDD1的另一任意电压电平。参考电压电平例如作为电路4的数字地。
电路4具有功率闸20，在此实施例中功率闸20为耦接在参考供应轨10与电路4之间的脚部晶体管20。脚部晶体管20为NMOS晶体管，该NMOS晶体管在控制电路24产生的控制信号22的控制下，选择性地将电路4耦接至参考电压电平，或使电路4与该电压电平隔绝。控制电路24操作在第二电压域8中，第二电压域8对应于能量源12产生的第二电压电平VDD2。控制电路24可通过将控制信号设为0(参考电压电平)，以关闭脚部晶体管20并使电路4与参考供应电压10隔绝，而将电路4放置在功率节省状态中。控制电路还通过将控制信号设为1(VDD2)，以开启脚部晶体管20，允许参考电压被供应至电路4，来将电路4放置在活跃状态中。通过在第二电压域8中而非在第一电压域中产生闸控控制信号22，脚部晶体管20的闸极被更强力地驱动，且因此在切换开启时传输通过脚部20的I-on电流将大于从第一电压域6中的第一电压电平VDD1产生控制信号22的情况下的电流。这意味着改良了效能，因为跨功率闸控晶体管20上的电阻性损失较少。不像使用功率闸的推升闸极操作的已知技术，不需提供额外的电压产生器以产生推升闸极电压，因为操作在相对低电压下(对其而言功率节省很重要)的许多电子装置2在系统中已经具有较高的电压VDD2，因为能量源12通常产生较高的电压VDD2但为了功率节省而使用电压调节器14将用于电路4的电压减少。因此，用于功率闸的推升闸极模式操作可用非常少的额外电路实施，而不需要额外的电压产生器(诸如电荷泵)。
图2示出电子装置2的第二示例，其中与图1相同的组件被以相同的参考符号示出。图2与图1不同之处在于在此示例中的功率闸控晶体管为耦接于VDD1供应轨8与电路4之间的头部晶体管30。头部晶体管30为PMOS晶体管，该PMOS晶体管在控制信号为0(参考电压电平)时开启以将第一电压电平VDD1供应至电路4，并在控制信号22为1(VDD2)时关闭而使电路与供应轨8隔绝。
图2与图1的另一不同之处在于控制电路24以电平VDD3操作第二电压域8中，电平VDD3不同于能量源12产生的第二电压电平VDD2。提供另一电压调节器32以将第二电压电平VDD2转换成第三电压VDD3，第三电压VDD3低于第二电压电平VDD2且高于第一电压电平VDD1。该方法例如在能量源12产生比控制电路26所能处理的电压电平还高(或出于能量节省的原因比需要处理的电压电平还高)的电压电平的情况下，或在控制电路24需要更稳定的电压的情况下可以是有用的。在图2中，因为在头部30的“关闭”状态期间施加至功率闸控晶体管30的闸极的VDD3大于VDD1，头部因此而操作在超级截止模式中，因而I-off减少。这在电路4位于功率节省状态中时减少了泄漏量并改良了能量效率。
将理解到，图2中的另一电压调节器32还可使用脚部晶体管20被提供于图1的示例中。类似的，在如图2图示使用头部晶体管30时，电压调节器32可被省略，使得控制电路26以相同于图1的方式操作在VDD2下。
再者，将理解到一般而言，电子装置2可具有操作在不同电压域中的数个不同的电路4。可对每一域提供数个电压调节器14，以对电路的每一部分产生不同电平VDD1，且可使用来自第二电压域8的较高电压来控制这些域之每一个的功率闸。再者，将理解到在一些实施例中，不是所有在同一域中的功率闸都需要接收相同的控制信号。可能通过开启或关闭对应的功率闸，同时使电路4的其他部分保持活跃，而选择性地开启或关闭电路4的不同部分。换言之，在相同的电压域中，可存在数个功率域，每一功率域包含由控制信号控制的数个功率闸，不同的功率域接收不同的控制信号以允许独立地将每一功率域供电/断电。
关于功率闸控晶体管的推升闸极模式操作的进一步信息可见经共同转让的美国专利申请US2011/0181343，通过引用在此并入此美国专利申请的内容全文。
图3是示出不同类型的晶体管随着操作电压VDD缩放时的开启/关闭电流比例的图示。图3示出在HSPICE中仿真的各种脚部功率闸(不同的临界电压与长度、不同的井或闸极偏压等等)的I-on/I-off对VDD。尽管几乎所有配置的I-on/I-off在约0.4V以下跌落，但仍有四条线接近平坦。这些是在被使能时闸极被连接至1.2V或2.5V而非本地低电压(即推升闸极模式操作)的脚部。在这些晶体管中，厚氧化层(thick-oxide；TGO)装置比薄氧化层装置好上十倍。因此，例如如图1所示，厚闸极氧化层装置可被用作次临界/近临界电路的脚部功率闸，使用大于1V的“sleepn”输入，因为在当前的技术下这些装置在未受阻的系统效能与最低的待机功率之间具有最佳的权衡(见图1中例示了脚部20的闸极的粗线)。
更一般而言，未来可发展类似地随着电压降低而具有相对平坦的I-on对I-off比例(如图3所示)的其他类型的晶体管，并且因此此种技术也被使用。例如，可使用多闸极装置(例如FinFET)或环绕式闸极(gateall-around；GAA)晶体管(例如由奈米碳管或锗(而非硅)制成的水平奈米线或垂直奈米线或晶体管)来形成功率闸。一般而言，可由电压容许度比用于电路4自身的晶体管更高的晶体管来构造功率闸20、30与控制电路24。这是有用的，因为较高的闸极电压被施加至这些晶体管，且因此为了防止崩溃或伤害，可使用电压容许度较高的晶体管(诸如具有较厚闸极氧化层的晶体管)。
图4示出可应用本技术的典型的无线传感器节点或嵌入式系统的示例。在此示例中，能量源12为提供1.2V至3.3V之间的电压作为第二电压电平VDD2的电池。在此示例中，使用调节器14分别提供1.0V与200-400mV的第一电压VDD1至两个不同的第一电压域6。在此示例中的调节器14包含切换调节器与线性调节器，但也可提供其他类型或数量的调节器。
在此示例中，200-400mV域包含CPU(处理器)40、包含RAM(随机存取存储器)或ROM(只读存储器)的存储单元42、总线逻辑44、密码机加速器46与定时器或监视器(watchdogs)48。1.0V域包含无线电发送器/接收器单元50、非易失性存储器52与数字模拟转换器(DAC)或模拟数字转换器(ADC)54。这些皆为图1所示的电路4的示例。将理解到可提供许多其他类型的电路。这些电路4之每一个(40-54)可具有如图1与图2所示的功率闸20、30。对于这些功率闸的控制信号是由功率管理单元(PMU)产生的，在此示例中PMU作为控制电路24。功率管理单元24具有实时时钟(RTC)单元56以计算时间。例如，可使用RTC56触发PMU24，以周期性地将电路4从功率节省状态中唤醒，以在使电路4返回睡眠之前执行一些任务。PMU24与RTC56操作在第二电压域8中，第二电压域8接收由电池12供应的未经调节电压电平VDD2，因此可以以较高的电压产生对于电路4中的功率闸的控制信号，以改良晶体管的I-on/I-off。
因此，图4的装置利用期望许多无线传感器节点的能量源为小型硬币式电池或输出适当的高电压的能量撷取器的事实。第一电压域6中的电路4的大部分在活跃时消耗大量的动态能量，且因此通常在来自调节器14的降低的电压下运行以延长电池寿命至数月或数年。该降低的电压很可能在集成电路内的芯片上被导出以将尺寸与成本最小化，如物联网装置与无线传感器节点通常将需要的那样。PMU24与RTC56是通过泄漏而消耗一大部分的电池能量的低速永远开启的方块，因为低电压子系统的活动比例可以是0.1％或更少，所以该逻辑可全由极低泄漏、高电压容许度的装置(诸如上文提及的厚闸极氧化层晶体管)来实施。PMU24与RTC56被连接至未经调节的电池电压，因为相较于相对高的调节器14固定成本加上轻载下的低效率而言，要节省的动态功率太小。换言之，因为PMU24与RTC56消耗的功率大部分为在不活跃时通过泄漏消耗的，且用于PMU24与RTC56的时钟频率比用于核心域6的时钟频率少了数千倍，所以由未经调节的电池电压对PMU与RTC供电的额外成本是最小的。
因此，将认识到来自能量源12的较高电压供应VDD2对于无线传感器节点与其他小型电子装置而言几乎总是存在，且因此可被重新用于功率闸控“睡眠(sleep)”信号缓冲。PMU24决定哪些功率域或每一域内的哪些装置应被开启或关闭。PMU可例如独立地对第一域6内的每一电路供电或断电，诸如对CPU供电但使密码机加速器46或定时器48保持关闭，或仅对RAM42的一些部分供电而使其他RAM模块不活跃。因此，PMU驱动对于所需域的闸控控制信号，以将所需域切换开启与关闭，而此闸控控制信号本来就是高电压。这意味着不需要电平移位(levelshifting)。
图5示出使用本技术的集成电路的平面图的示意性示例。在此示例中功率闸20或30散布在芯片各处。PMU24经由在芯片上传播控制信号的缓冲器60将闸控控制信号22路由至功率闸20、30。例如，缓冲器可以是反相器或非反相缓冲器。使用了缓冲器，因为若不使用缓冲器，则离PMU24最远的功率闸20、30接收到的控制信号22将非常微弱。
如图6图示，可实施缓冲器60的树以将来自控制电路24的控制信号22路由至功率闸20、30。如图6所示，为了使缓冲器60以第二或第三电压电平VDD2/VDD3产生控制信号，每一缓冲器除了控制信号22之外，还可接收来自控制电路24的第二或第三电压电平VDD2/VDD3(在传统系统中，缓冲器将在电路4所使用的第一电压电平VDD1处)。由于缓冲器60被由较高的电压电平驱动，缓冲器60也可由厚闸极氧化层晶体管或提供额外电压容许度的其他类型晶体管来构造以防止缓冲器60受到伤害。图6还示出可能使每一功率闸的切换彼此交错。若所有功率闸被同时开启或关闭，则可产生大涌入电流，大涌入电流可在电路4内造成电压电平下降并可产生处理错误。可通过使每一功率闸的切换时间交错，来减少涌入电流。如图6下部所示，这可通过将数个缓冲器60菊炼连接以便来自控制电路24的控制信号22必须通过不同数量的缓冲器60才会到达不同的功率闸群组A、B来实现。例如，在图6中功率闸A将在功率闸B之前切换状态，因为在功率闸A与功率闸B之间存在额外的缓冲器60。可对较大的树设计类似的交错切换设置，以将闸控控制信号22分发至功率闸。
尽管在图5所示的示例中功率闸控切换器散布在电路4中各处，但功率闸控切换器也可以是环形(在电路边缘周围)。散布式切换器的通常理由大约是使来自覆晶凸块(flip-chipbumps)的电压降最小化(此电压降将不得不从方块上方被向外路由至边缘、向下穿过通孔至切换器、回到金属堆栈上而随后分成网格)，但这不是我们利用片上调节作为目标的装置的考虑因素。尽管如此，仍可能散布这些切换器，如图5的平面图所示。此情况中的脚部可需要相当大的禁入范围(keepout)，以防止薄-厚氧化层间隔违例。高电压缓冲器的数量较少，但可能需要甚至更大的禁入范围，因为高电压缓冲器需要高压“热n型井(hotn-well)”(假设p-well总是开启)。
若采取了基于行的方法，则可通过将整行专属配置给TGO装置与高压n型井来减轻这些布局开销。此处的面积权衡取决于每一功率域的功率密度与尺度。例如，用于测试芯片中的CPU保持切换器的上/下环仅被利用了约10％——这种情况下(用于测试芯片中的非保持切换器的)散布式方法显然更好。
如图2所示的具有针对控制电路24将VDD2减少至VDD3的另一调节器32的电平移位版本是可能的，但不合意，因为这并未得益于启动调节器时的突波节省，并可产生更多电路面积成本。
再者，如图2所示，可能使用头部版本，然而在感兴趣的技术节点中PMOS移动性是NMOS移动性的一半并且这种情况中的高电压控制将使头部进入超级截止模式(减少I-off)而非推升闸极(提升I-on)，因此可需要较低临界电压的装置以改良I-on并避免频率恶化。然而，这可以是较低面积的解决方案(无TGO禁入范围，对于同一Ion的切换器的数量较少)。
图7示出本技术的另一益处。因为使用在与包含电路4与电压调节器14之电压域6不同的电压域8产生的控制信号来操作功率闸20、30与控制电路24，这意味着在调节器上电与断电时功率闸可被正确地禁用。此情这与普通睡眠缓冲器的情况不同，因为普通睡眠缓冲器一般将连接至调节器14产生的经调节低电压供应。在传统的睡眠缓冲器中，在电压调节器14被开启或关闭时，突波可随着功率闸开启或关闭而产生。此突波能量可以是显著的并且浪费的，因为即使是在当前未开启的功率域中，突波仍可造成能量损耗。例如，若我们仅想要使用CPU、RAM与ROM但不想要使用图4所示的其他功率域，则在连接至其他装置的功率轨(应保持不活跃)因为功率闸随着电压调节器14开启产生突波而被充电时，已知的技术可造成能量损耗。
相对的，如图7所示，在本技术中可将功率闸关闭，而随后控制电路24、26可将调节器14切换至睡眠模式，在睡眠模式中调节器14不产生第一电压电平VDD1。在调节器返回活跃状态时，功率闸可维持关闭，因此不产生突波。一旦调节器活跃，则要被供电的电路组件(例如图7中央曲线所示的CPU)的功率闸被开启。装置的其他组件的功率闸(诸如图7示例中的密码机加速器)可维持关闭，因此这些功率闸不消耗额外的动态功率。因此，在与受调节器14控制的第一电压域分离的电压域中产生对于功率闸的控制信号具有改良对电压调节器14供电与断电的能量效率的附加优点。因此，用于关闭调节器14的收支平衡时间被减少，从而可使调节器睡眠的周期较短，允许调节器的功率节省模式被更频繁地使用以减少功率消耗。
虽然已在本文中参考附图详细说明了本发明的说明性实施例，但应了解到本发明并不限于这些确切的实施例，而在本发明领域中具有通常知识者可在其中进行各种改变与修改，而不脱离如附加权利要求所定义的本发明的范围与精神。

Claims (22)

1.一种电子装置，包括：
被配置成操作在第一电压域中的电路，所述第一电压域被供应了第一电压电平与参考电压电平；
电压调节器，所述电压调节器被配置成从第二电压电平产生第一电压电平，所述第二电压电平高于所述第一电压电平；
至少一个功率闸，所述至少一个功率闸被配置成将所述电路选择性地耦接至所述电压调节器产生的所述第一电压电平与所述参考电压电平中的一个；及
控制电路，所述控制电路被配置成产生闸控控制信号，以控制所述至少一个功率闸是将所述电路耦接至所述第一电压电平与所述参考电压电平中的所述一个，还是将所述电路与所述第一电压电平与所述参考电压电平中的所述一个隔绝；
其中所述控制电路被配置成操作在第二电压域中，所述第二电压域被供应了从所述第二电压电平导出的第三电压电平，其中所述第三电压电平高于所述第一电压电平；以及
所述至少一个功率闸具有闸极端子，所述闸极端子被配置成接收在所述第二电压域中的所述控制电路产生的所述闸控控制信号。
2.如权利要求1所述的电子装置，包含能量源，所述能量源被配置成产生所述第二电压电平。
3.如权利要求2所述的电子装置，其中所述能量源是在所述电子装置内提供的本地能量源。
4.如权利要求2、3中任一项所述的电子装置，其中所述能量源包含至少一个电池。
5.如权利要求2、3中任一项所述的电子装置，其中所述能量源包含被配置成撷取环境能量的至少一个能量撷取器。
6.如前述权利要求中任一项所述的电子装置，其中所述至少一个功率闸包含至少一个脚部晶体管，所述至少一个脚部晶体管被配置成将该电路选择性地耦接至所述参考电压电平。
7.如前述权利要求中任一项所述的电子装置，其中所述至少一个功率闸包含至少一个头部晶体管，所述至少一个头部晶体管被配置成将该电路选择性地耦接至所述第一电压电平。
8.如前述权利要求中任一项所述的电子装置，其中所述至少一个功率闸包含至少一个晶体管，所述至少一个晶体管的电压容许度高于形成该电路的晶体管的电压容许度。
9.如前述权利要求中任一项所述的电子装置，其中所述至少一个功率闸包含至少一个晶体管，所述至少一个晶体管具有比形成该电路的晶体管更厚的闸极氧化层。
10.如前述权利要求中任一项所述的电子装置，其中所述控制电路包含电压容许度比形成该电路的晶体管更高的晶体管。
11.如前述权利要求中任一项所述的电子装置，其中所述第三电压电平与所述第二电压电平相同。
12.如前述权利要求中任一项所述的电子装置，其中所述第三电压电平小于所述第二电压电平。
13.如权利要求12所述的电子装置，包含另一电压调节器，该另一电压调节器被配置成从所述第二电压电平产生所述第三电压电平。
14.如前述权利要求中任一项所述的电子装置，其中所述控制电路被配置成控制所述电压调节器是位于活跃状态还是位于功率节省状态中。
15.如权利要求14所述的电子装置，其中在将所述电压调节器切换于所述功率节省状态与所述活跃状态之间时，所述控制电路被配置成控制所述至少一个功率闸以维持在该电路与所述第一电压电平与所述参考电压电平中的所述一个隔绝的状态中。
16.如前述权利要求中任一项所述的电子装置，包括至少一个缓冲器，所述至少一个缓冲器被配置成将所述闸控控制信号从所述控制电路传播至所述至少一个功率闸。
17.如权利要求16所述的电子装置，其中所述至少一个缓冲器被供应了所述第二电压域的所述第三电压电平。
18.一种电子装置，包括：
电路装置，用于操作在第一电压域中，所述第一电压域被供应了第一电压电平与参考电压电平；
电压调节装置，用于从第二电压电平产生第一电压电平，所述第二电压电平高于所述第一电压电平；
至少一个功率闸控装置，用于将所述电路装置选择性地耦接至所述电压调节装置产生的所述第一电压电平与所述参考电压电平中的一个；及
控制装置，用于产生闸控控制信号，以控制所述至少一个功率闸控装置是将所述电路装置耦接至所述第一电压电平与所述参考电压电平中的所述一个，还是使所述电路装置与所述第一电压电平与所述参考电压电平中中的所述一个隔绝；
其中所述控制装置被配置成操作在第二电压域中，所述第二电压域被供应了从所述第二电压电平导出的第三电压电平，其中所述第三电压电平高于所述第一电压电平；以及
所述至少一个功率闸控装置具有闸极端子装置，所述闸极端子装置用于接收在所述第二电压域中的所述控制装置产生的所述闸控控制信号。
19.一种对于电子装置的功率控制方法，所述电子装置包含电路与至少一个功率闸，所述电路被配置成操作在被供应了第一电压电平与参考电压电平的第一电压域中，所述至少一个功率闸被配置成选择性地将所述电路耦接至所述第一电压电平与所述参考电压电平中的一个，所述方法包括：
使用电压调节器，从高于第一电压电平的第二电压电平产生所述第一电压电平；
产生闸控控制信号，以控制所述至少一个功率闸是将所述电路耦接至所述第一电压电平与所述参考电压电平中的所述一个，还是使所述电路与所述第一电压电平与所述参考电压电平中的所述一个隔绝，其中所述闸控控制信号产生于第二电压域中，所述第二电压域被供应了从所述第二电压电平导出的第三电压电平，其中所述第三电压电平高于所述第一电压电平；以及
将所述闸控控制信号供应至所述闸控控制信号的闸极端子。
20.一种设计电子装置的集成电路布局的计算机实施方法，该方法包含使用自动化设计工具产生界所述集成电路布局的数据，所述集成电路布局包括：
被配置成操作在第一电压域中的电路，所述第一电压域被供应了第一电压电平与参考电压电平；
电压调节器，所述电压调节器被配置成从第二电压电平产生第一电压电平，所述第二电压电平高于所述第一电压电平；
至少一个功率闸，所述至少一个功率闸被配置成将所述电路选择性地耦接至所述电压调节器产生的所述第一电压电平与所述参考电压电平中的一个；及
控制电路，所述控制电路被配置成产生闸控控制信号，以控制所述至少一个功率闸是将所述电路耦接至所述第一电压电平与所述参考电压电平中的所述一个，还是使所述电路与所述第一电压电平与所述参考电压电平中的所述一个隔绝；
其中所述控制电路被配置成操作在第二电压域中，所述第二电压域被供应了从所述第二电压电平导出的第三电压电平，其中所述第三电压电平高于所述第一电压电平；以及
所述至少一个功率闸控装置具有闸极端子装置，所述闸极端子装置用于接收在所述第二电压域中的所述控制装置产生的所述闸控控制信号。
21.一种实质上在本文中参考附图所说明的电子装置。
22.一种实质上在本文中参考附图所说明的方法。
CN201510289439.5A 2014-06-05 2015-05-29 电子装置中的功率闸控 Active CN105302222B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB1409983.2 2014-06-05
GB1409983.2A GB2530238B (en) 2014-06-05 2014-06-05 Power gating in an electronic device

Publications (2)

Publication Number Publication Date
CN105302222A true CN105302222A (zh) 2016-02-03
CN105302222B CN105302222B (zh) 2018-08-07

Family

ID=51214764

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510289439.5A Active CN105302222B (zh) 2014-06-05 2015-05-29 电子装置中的功率闸控

Country Status (4)

Country Link
US (1) US9720434B2 (zh)
CN (1) CN105302222B (zh)
GB (1) GB2530238B (zh)
TW (1) TWI669587B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107181402A (zh) * 2016-03-11 2017-09-19 恩智浦有限公司 用于电荷再循环的设备

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB201404861D0 (en) * 2014-03-18 2014-04-30 Bish Bash Productions Ltd Percussion instrument
JP2016092536A (ja) 2014-10-31 2016-05-23 ルネサスエレクトロニクス株式会社 半導体装置
US9786370B2 (en) * 2016-02-23 2017-10-10 Arm Ltd. CES-based latching circuits
US10242719B2 (en) 2016-04-08 2019-03-26 Samsung Electronics Co., Ltd. Power management of a memory device by dynamically changing supply voltage
US9705491B1 (en) 2016-05-18 2017-07-11 Qualcomm Incorporated Apparatus and method for supplying power to portion of integrated circuit via weak-strong and strong-only switch cells
JP6837762B2 (ja) * 2016-06-28 2021-03-03 ラピスセミコンダクタ株式会社 半導体集積回路及び電源切替方法
CN117155379A (zh) * 2017-07-27 2023-12-01 德克萨斯仪器股份有限公司 具有隔离动态升压电源的非易失性计数器系统、计数器电路和电源管理电路
US11017146B2 (en) * 2018-07-16 2021-05-25 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit and method of forming the same
KR102564969B1 (ko) * 2018-11-05 2023-08-09 에스케이하이닉스 주식회사 파워 게이팅 시스템 및 이를 포함하는 전자 시스템
US11961554B2 (en) * 2020-01-31 2024-04-16 Taiwan Semiconductor Manufacturing Company, Ltd. Shared power footer circuit
US11676897B2 (en) 2021-05-26 2023-06-13 Qualcomm Incorporated Power gating switch tree structure for reduced wake-up time and power leakage

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050052936A1 (en) * 2003-09-04 2005-03-10 Hardee Kim C. High speed power-gating technique for integrated circuit devices incorporating a sleep mode of operation
US20060022742A1 (en) * 2004-07-28 2006-02-02 Parris Michael C Powergating method and apparatus
US20070210857A1 (en) * 2006-03-08 2007-09-13 Jeng-Huang Wu Power Gating Circuit of a Signal Processing System
CN101278248A (zh) * 2005-09-30 2008-10-01 莫塞德技术公司 具有电流泄漏减小设计的半导体集成电路
CN101317329A (zh) * 2004-04-06 2008-12-03 飞思卡尔半导体公司 在数据处理系统内的状态保持
CN103339676A (zh) * 2011-01-31 2013-10-02 飞思卡尔半导体公司 集成电路装置、电压调节电路和调节电压供应信号的方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004042923A1 (ja) * 2002-11-06 2004-05-21 Nec Corporation レベル変換回路
US7610498B2 (en) * 2005-05-31 2009-10-27 Marvell World Trade Ltd. Very low voltage power distribution for mobile devices
US7737720B2 (en) * 2007-05-03 2010-06-15 Arm Limited Virtual power rail modulation within an integrated circuit
JP4962173B2 (ja) * 2007-07-02 2012-06-27 ソニー株式会社 半導体集積回路
US8922247B2 (en) 2007-11-14 2014-12-30 Arm Limited Power controlling integrated circuit and retention switching circuit
US8143851B2 (en) * 2008-02-15 2012-03-27 Apple Inc. Power source having a parallel cell topology
KR101477512B1 (ko) * 2008-03-18 2014-12-31 삼성전자주식회사 액티브 클럭 쉴딩 구조의 회로 및 이를 포함하는 반도체집적 회로
KR101532271B1 (ko) * 2008-11-10 2015-06-29 삼성전자주식회사 저전력 고속 레벨 쉬프터
SG169941A1 (en) * 2009-09-11 2011-04-29 Agency Science Tech & Res Circuit arrangement
US7982498B1 (en) * 2010-05-18 2011-07-19 Global Unichip Corp. System and method for power domain isolation
US8395440B2 (en) * 2010-11-23 2013-03-12 Arm Limited Apparatus and method for controlling power gating in an integrated circuit
US8339177B2 (en) * 2011-01-26 2012-12-25 Freescale Semiconductor, Inc. Multiple function power domain level shifter
US8456223B2 (en) * 2011-06-24 2013-06-04 Arm Limited Integrated circuit with power gating
US8519775B2 (en) * 2011-07-28 2013-08-27 Arm Limited Voltage regulation of a virtual power rail
US9377830B2 (en) * 2011-12-30 2016-06-28 Samsung Electronics Co., Ltd. Data processing device with power management unit and portable device having the same
US9003209B2 (en) * 2012-06-29 2015-04-07 Intel Corporation Efficient integrated switching voltage regulator comprising switches coupled to bridge drivers to provide regulated power supply to power domains
US9000834B2 (en) * 2013-06-05 2015-04-07 Via Technologies, Inc. Digital power gating with global voltage shift

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050052936A1 (en) * 2003-09-04 2005-03-10 Hardee Kim C. High speed power-gating technique for integrated circuit devices incorporating a sleep mode of operation
CN101317329A (zh) * 2004-04-06 2008-12-03 飞思卡尔半导体公司 在数据处理系统内的状态保持
US20060022742A1 (en) * 2004-07-28 2006-02-02 Parris Michael C Powergating method and apparatus
CN101278248A (zh) * 2005-09-30 2008-10-01 莫塞德技术公司 具有电流泄漏减小设计的半导体集成电路
US20070210857A1 (en) * 2006-03-08 2007-09-13 Jeng-Huang Wu Power Gating Circuit of a Signal Processing System
CN103339676A (zh) * 2011-01-31 2013-10-02 飞思卡尔半导体公司 集成电路装置、电压调节电路和调节电压供应信号的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107181402A (zh) * 2016-03-11 2017-09-19 恩智浦有限公司 用于电荷再循环的设备
CN107181402B (zh) * 2016-03-11 2021-06-04 恩智浦有限公司 用于电荷再循环的设备

Also Published As

Publication number Publication date
CN105302222B (zh) 2018-08-07
GB2530238A (en) 2016-03-23
US9720434B2 (en) 2017-08-01
GB2530238B (en) 2021-07-21
TWI669587B (zh) 2019-08-21
GB201409983D0 (en) 2014-07-16
TW201546596A (zh) 2015-12-16
US20150355662A1 (en) 2015-12-10

Similar Documents

Publication Publication Date Title
CN105302222A (zh) 电子装置中的功率闸控
CN104517638B (zh) 静态随机存取存储器的自适应性数据保持电压调节系统
Yang et al. A nanosecond-transient fine-grained digital LDO with multi-step switching scheme and asynchronous adaptive pipeline control
Kim et al. Dynamic V/sub TH/scaling scheme for active leakage power reduction
Paul et al. A sub-cm 3 energy-harvesting stacked wireless sensor node featuring a near-threshold voltage IA-32 microcontroller in 14-nm tri-gate CMOS for always-ON always-sensing applications
Rajapandian et al. High-voltage power delivery through charge recycling
US20040016977A1 (en) Semiconductor integrated circuit device
CN102349236B (zh) 电力闩锁
CN103795393B (zh) 状态保持电源门控单元
CN103152030A (zh) 数字数据处理系统和方法
CN103412509A (zh) 低功耗自断电电路及其电平转换电路
US20220147482A1 (en) Active inductor based high-bandwidth 2-state 4-way data serialization apparatus and method
Blutman et al. A low-power microcontroller in a 40-nm cmos using charge recycling
US20060132218A1 (en) Body biasing methods and circuits
CN102150367A (zh) 经由背栅电荷转移将数字集成电路从待命模式转变到活动模式
US20150084680A1 (en) State retention power gated cell for integrated circuit
CN116700412A (zh) 低功耗系统、微控制器、芯片及控制方法
US9935634B2 (en) Communication between voltage domains
US20160357210A1 (en) On-chip power-domain supply drooping for low voltage idle/standby management
CN219574672U (zh) 低功耗系统、微控制器及芯片
CN106206582B (zh) 多电压互补金属氧化物半导体集成电路及相关方法
Huang et al. Partial analogue‐assisted digital low dropout regulator with transient body‐drive and 2.5× FOM improvement
CN108292658A (zh) 局部单元级别功率门控开关
US20220171718A1 (en) Shunt-series and series-shunt inductively peaked clock buffer, and asymmetric multiplexer and de-multiplexer
US20220026945A1 (en) Keeper-free integrated clock gate circuit

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant