CN105280479A - 一种栅极阵列图形的双重曝光制作方法 - Google Patents

一种栅极阵列图形的双重曝光制作方法 Download PDF

Info

Publication number
CN105280479A
CN105280479A CN201510591374.XA CN201510591374A CN105280479A CN 105280479 A CN105280479 A CN 105280479A CN 201510591374 A CN201510591374 A CN 201510591374A CN 105280479 A CN105280479 A CN 105280479A
Authority
CN
China
Prior art keywords
end cutting
line end
grid
cutting pattern
exposure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510591374.XA
Other languages
English (en)
Other versions
CN105280479B (zh
Inventor
毛晓明
毛智彪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201510591374.XA priority Critical patent/CN105280479B/zh
Publication of CN105280479A publication Critical patent/CN105280479A/zh
Application granted granted Critical
Publication of CN105280479B publication Critical patent/CN105280479B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

本发明公开了一种栅极阵列图形的双重曝光制作方法，首先提供一半导体衬底，并在半导体衬底上形成多晶硅薄膜以及光刻胶；接着采用第一掩膜版在预设照明条件下对所述光刻胶执行第一次曝光，并降低第一掩膜版上重叠区域的透射率；然后采用第二掩膜版在预设照明条件下对光刻胶执行第二次曝光，且重叠区域经过两次曝光叠加后透射率为100％；再接着通过曝光后烘焙以及显影工艺使光刻胶中形成栅极线条图案以及线端切割图案；最后采用刻蚀工艺在多晶硅薄膜上形成目标图形。本发明通过控制两次曝光叠加后透射率为100％，保证了重叠区域不会产生过度的光酸反应，进而保证了良好的成像质量；同时，本发明大大减化了制程，提高了产能效率，降低了制作成本。

Description

一种栅极阵列图形的双重曝光制作方法
技术领域
本发明属于半导体光刻工艺技术领域，涉及一种栅极阵列图形的双重曝光制作方法。
背景技术
由于半导体芯片的集成度不断提高，晶体管栅极的特征尺寸也随之缩小，缩小栅极光刻图案线宽可以提高集成度，但是小线宽图案成像时由于光学特性，最终成像的图案会产生线端收缩现象(line-endshortening)。对于最常见的基本光栅图案，如图1a所示，图1a示出了栅极线宽逐渐减小的目标图形，栅极10线宽越小，线端20收缩越严重，如图1b所示，图1b示出了栅极线端收缩的图形。传统的方法是在光掩模上进行光学临近效应修正(opticalproximitycorrection,OPC)来矫正线端收缩。然而，当线端收缩太严重时，所需光学临近效应修正的修正量太大，以至于在光掩模上相邻两个线端图形形成重叠，导致光学临近效应修正方法失效，如图1c所示，图1c示出了通过光学临近效应修正方法矫正栅极端收缩的图形，如图1d所示，图1d示出了栅极线端出现重叠的图形。在这种情况下，就不得不增加一步线端切割工艺(line-endcut)。线端切割工艺是在形成重叠线端的栅极线条之后，通过利用切割掩模版增加的线端切割光刻和线端切割刻蚀工艺来切断重叠的相邻两个线端。
如图2a至2f示出了利用双重图形成技术制作栅极阵列图形的过程。如图2a所示，在需要制作栅极阵列图形的硅片衬底30上沉积多晶硅薄膜40和硬掩膜50然后涂敷第一光刻胶60；如图2b所示，经过第一次曝光、烘焙、显影以及蚀刻后在硬掩模上形成第一光刻层的栅极线条图案70，其中，栅极线条图案70如图2e所示；如图2c所示，在此硅片上涂敷第二层光刻胶80。如图2d所示，经过第二次曝光、显影和刻蚀后,在多晶硅薄膜40中形成第二光刻层的线端切割图案90，栅极线条图案70与线端切割图案90相垂直，如图2f所示。经过一体化蚀刻后，栅极线条图案70与线端切割图案90的组合组成了目标图形。需要注意的是两次曝光使用的照明条件是不一样的，因为栅极线条图案和线端切割图案需要不同设定值来增强解像率。
综上所述，双重图形成形技术需要两次光刻和刻蚀，主要包括栅极线条光刻---栅极线条刻蚀---线端切割光刻---线端切割刻蚀等步骤，其成本远远大于传统的单次曝光成形技术，且上述形成方法比较复杂，产能低成本高。
上述利用双重图形成技术制作栅极阵列图形具体执行流程包括：
栅极线条光刻：以一批次共三枚晶圆为例，三枚晶圆按照顺序输入涂胶显影机台，晶圆依照顺序进行光刻胶旋转涂敷，烘焙固胶，然后三枚晶圆依序传送入光刻机中进行第一次曝光。此次曝光图形为栅极线条图案，三枚晶圆返回涂胶显影机台进行曝光后烘焙，光刻胶显影后输出涂胶显影机台。
栅极线条刻蚀：此批次三枚晶圆依序输入蚀刻机台进行首次蚀刻，依照首次曝光形成的图案在硬掩模层蚀刻出栅极线条图案。
线端切割光刻：此批次三枚晶圆依序再次输入涂胶显影机台，晶圆依照顺序进行光刻胶旋转涂敷，烘焙固胶，三枚晶圆依序再次送入光刻机第二次曝光，此次曝光图形为与栅极线条图案垂直的线端切割图案，三枚晶圆后续曝光后烘焙，光刻胶显影后输出涂胶显影机台。
线端切割刻蚀：此批次三枚晶圆依序在此输入蚀刻机台进行蚀刻，依照第二次曝光形成的光刻胶层的线端切割图案以及硬掩模层的栅极线条图案进行一体化蚀刻，最终在多晶硅薄膜上形成所需要的完整栅极图形。
依照这种流程完成整个制程步骤多，制成周期(cycletime)长，必需要将第一次曝光的栅极线条图案先通过蚀刻誊录至硬掩模上，而没有在同一层光刻胶上进行两次曝光。
如果直接使用上述工艺流程的掩模板在同一层光刻胶层进行两次曝光，则双重曝光中重叠部分光酸生成过多，曝光图案中光酸分布不均匀会导致显影后形成的最终图案变形，如图3所示，图3为由于重叠部分光酸分布不均匀导致目标图形变形的示意图。
因此，本领域技术人员亟需提供一种栅极阵列图形的双重曝光制作方法，简化栅极阵列图形的制程，提高产能的同时降低制作成本。
发明内容
本发明所要解决的技术问题是提供一种栅极阵列图形的双重曝光制作方法，简化栅极阵列图形的制程，提高产能的同时降低制作成本。
为了解决上述技术问题，本发明提供了一种栅极阵列图形的双重曝光制作方法，包括以下步骤：
步骤S01、提供一半导体衬底，并在半导体衬底上依次形成多晶硅薄膜以及光刻胶；
步骤S02、采用第一掩膜版在预设照明条件下对所述光刻胶执行第一次曝光，其中，所述第一掩膜版具有栅极线条图案或线端切割图案，栅极线条图案或线端切割图案的重叠区域的透射率小于100％；
步骤S03、采用第二掩膜版在预设照明条件下对所述光刻胶执行第二次曝光，其中，所述第二掩膜版具有线端切割图案或栅极线条图案，栅极线条图案或线端切割图案的重叠区域经过两次曝光叠加后透射率为100％；
步骤S04、通过曝光后烘焙以及显影工艺使光刻胶中形成栅极线条图案以及线端切割图案；
步骤S05、采用刻蚀工艺在多晶硅薄膜上形成栅极线条图案以及线端切割图案组合成的目标图形。
优选的，步骤S02中,所述第一掩膜版具有线端切割图案；步骤S03中,所述第二掩膜版具有栅极线条图案。
优选的，所述线端切割图案与栅极线条图案相垂直。
优选的，所述步骤S02中与步骤S03中预设的照明条件不相同。
优选的，所述步骤S02中，第一次曝光工艺中，栅极线条图案或线端切割图案的重叠区域的透射率为40％～60％；第二次曝光工艺中，栅极线条图案或线端切割图案的重叠区域的透射率为40％～60％，且两次曝光叠加后透射率为100％。
与现有的方案相比，本发明提供的栅极阵列图形的双重曝光制作方法，两次曝光均透射栅极线条图案或线端切割图案的重叠区域，通过控制两次曝光叠加后透射率为100％，保证了经过双次曝光后的重叠区域不会产生过度的光酸化学反应，进而保证了最终良好的成像质量；同时，本发明采用两块掩膜版在同一光刻胶上执行两次曝光和一次刻蚀工艺，大大减化了制程，提高了产能效率，降低了制作成本。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1a为现有栅极线宽逐渐减小的目标图形；
图1b为现有栅极线端收缩的图形；
图1c为现有技术中通过光学临近效应修正方法矫正栅极端收缩的图形；
图1d为现有技术中栅极线端出现重叠的图形；
图2a至2f为现有技术中利用双重图形成技术制作栅极阵列图形的过程示意图；
图3为现有技术中由于重叠部分光酸分布不均匀导致目标图形变形的示意图；
图4为本发明中栅极阵列图形的双重曝光的制作流程图；
图5a至5h为本发明中利用双重图形成技术制作栅极阵列图形的过程示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的实施方式作进一步地详细描述。本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
上述及其它技术特征和有益效果，将结合实施例及附图4、图5a至5h对本发明的栅极阵列图形的双重曝光制作方法进行详细说明。图4为本发明中栅极阵列图形的双重曝光的制作流程图；图5a至5h为本发明中利用双重图形成技术制作栅极阵列图形的过程示意图。
如图4所示，本发明提供了一种栅极阵列图形的双重曝光制作方法，包括以下步骤：
步骤S01、提供一半导体衬底，并在半导体衬底110上依次形成多晶硅薄膜120以及光刻胶130(如图5a所示)。
本步骤中，涂覆光刻胶后，可对光刻胶130进行加热烘焙工艺以固化所述光刻胶130。
步骤S02、采用第一掩膜版170在预设照明条件下对光刻胶130执行第一次曝光，其中，第一掩膜版170具有栅极线条图150或线端切割图案140，栅极线条图案150或线端切割图案140的重叠区域160的透射率小于100％(如图5b以及5c所示)。
如图5b所示，采用第一掩膜版170在预设照明条件下对光刻胶130执行第一次曝光，第一次曝光的照明条件工作人员根据实际情况而定，第一掩膜版170具有栅极线条图案150或线端切割图案140，本实施例中，优选第一掩膜版170具有线端切割图案140，即首先进行线端切割图案140的曝光，再执行栅极线条图案150的曝光。如图5c所示，第一掩膜版170上的线端切割图案140呈横向条形，其中，在制作第一掩膜版170时，首先将第一掩膜版170上栅极线条图案或线端切割图案的重叠区域160的透射率降低，具体透射率的数值根据实际情况而定，较佳的，第一次曝光工艺中，栅极线条图案或线端切割图案的重叠区域160的透射率为40％～60％；第二次曝光工艺中，栅极线条图案或线端切割图案的重叠区域160的透射率为40％～60％，且两次曝光叠加后重叠区域160的透射率为100％。此举保证了经过双次曝光后的重叠区域不会产生过度的光酸化学反应，进而保证了最终良好的成像质量。
步骤S03、采用第二掩膜版180在预设照明条件下对光刻胶130执行第二次曝光，其中，第二掩膜版180具有线端切割图案140或栅极线条图案150，栅极线条图案或线端切割图案的重叠区域160经过两次曝光叠加后透射率为100％(如图5d以及5e所示)。
如图5d所示，采用第二掩膜版180进行第二次曝光，第一次曝光与第二次曝光的预设照明条件不相同，使不同图形可获得获得最佳的解像率，第二照明条件同样根据实际情况而定。如图5e所示，第二掩膜版180具有线端切割图案140或栅极线条图案150，当第一掩膜版170具有线端切割图案140时，则第二掩膜版180具有栅极线条图案150，当第一掩膜版170具有栅极线条图案150时，则第二掩膜版180具有线端切割图案140。本实施例中，优选采用第二掩膜版180具有栅极线条图案150。第二掩膜版180上重叠区域160的透射率与第一掩膜版170上重叠区域160的透射率的总和接近100％。
步骤S04、通过曝光后烘焙以及显影工艺使光刻胶130中形成栅极线条图案150以及线端切割图案140(如图5f所示)。
步骤S05、采用刻蚀工艺在多晶硅薄膜120上形成栅极线条图案150以及线端切割图案140组合成的目标图形(如图5g以及5h所示)。其中，线端切割图案140与栅极线条图案150相垂直。
上述利用双重图形成技术制作栅极阵列图形具体执行流程包括：
实施例一
以一批次共三枚晶圆为例,三枚晶圆按照顺序输入涂胶显影机台，晶圆依次进行光刻胶旋转涂敷，并烘焙固胶。接着，被依次送入光刻机中进行第一次曝光，第一次曝光图形为线端切割图案，后续返回涂胶显影机台进行曝光后烘焙，完成第一次光刻。
然后，三枚晶圆按照顺序再次输入涂胶显影机台，晶圆依照顺序进行光刻胶旋转涂敷，并烘焙固胶。接着，被依次送入光刻机中进行第二次曝光。此次曝光图形为栅极线条图案，后续返回涂胶显影机台进行曝光后烘焙和显影，完成第二次光刻。
最后批次三枚晶圆依序再次输入蚀刻机台进行蚀刻，依照光刻胶层上的图形进行一体化蚀刻形成最终的栅极图形。
实施例二
以一批次共三枚晶圆为例,三枚晶圆按照顺序输入涂胶显影机台，晶圆依次进行光刻胶旋转涂敷，并烘焙固胶。三枚晶圆被依次送入光刻机中进行第一次曝光，第一枚晶圆进入光刻机后首先执行线端切割图案的曝光，完成后继续执行栅极线条图案的曝光，当两次曝光都完成后返回涂胶显影机台进行曝光后烘焙与显影。第二枚晶圆进入光刻机后按照同样的流程执行线端切割图案和栅极线条图案的曝光，在两次曝光完成后返回涂胶显影机台执行曝光后烘焙与显影。第三枚晶圆按照同样流程完成两次曝光的光刻作业。
最后批次三枚晶圆依序再次输入蚀刻机台进行蚀刻，依照光刻胶层上的图形进行一体化蚀刻形成最终的栅极图形。
实施例三
以一批次共三枚晶圆为例,三枚晶圆按照顺序输入涂胶显影机台，晶圆依次进行光刻胶旋转涂敷，并烘焙固胶。接下来三枚晶圆依序传送入光刻机中进行第一次曝光，此次曝光图形为线端切割图案。接下来三枚晶圆依序返回涂胶显影机台进行曝光后烘焙。烘焙完成后被三枚晶圆被转运入涂胶显影机台晶圆存储模块(SBU，stationarybuffunit)存储。在最后一枚晶圆完成第一次曝光后，光刻机开始转换照明条件以及更换光掩模，几乎在同一时间，被存储在SBU中的晶圆被依序调出送入光刻机执行第二次曝光。此次曝光图形为栅极线条图案。三枚晶圆依序返回涂胶显影机台进行后续曝光后烘焙和显影，显影后线端切割图案和栅极线条图案一起呈现在光刻胶层上。
最后批次三枚晶圆依序再次输入蚀刻机台进行蚀刻，依照光刻胶层上的图形进行一体化蚀刻形成最终的栅极图形。
综上所述，本发明提供的栅极阵列图形的双重曝光制作方法，两次曝光均透射栅极线条图案或线端切割图案的重叠区域，通过控制两次曝光叠加后透射率为100％，保证了经过双次曝光后的重叠区域不会产生过度的光酸化学反应，进而保证了最终良好的成像质量；同时，本发明采用两块掩膜版在同一光刻胶上执行两次曝光和一次刻蚀工艺，大大减化了制程，提高了产能效率，降低了制作成本。
上述说明示出并描述了本发明的若干优选实施例，但如前所述，应当理解本发明并非局限于本文所披露的形式，不应看作是对其他实施例的排除，而可用于各种其他组合、修改和环境，并能够在本文所述发明构想范围内，通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本发明的精神和范围，则都应在本发明所附权利要求的保护范围内。

Claims (5)

1.一种栅极阵列图形的双重曝光制作方法，其特征在于，包括以下步骤：
步骤S01、提供一半导体衬底，并在半导体衬底上依次形成多晶硅薄膜以及光刻胶；
步骤S02、采用第一掩膜版在预设照明条件下对所述光刻胶执行第一次曝光，其中，所述第一掩膜版具有栅极线条图案或线端切割图案，栅极线条图案或线端切割图案的重叠区域的透射率小于100％；
步骤S03、采用第二掩膜版在预设照明条件下对所述光刻胶执行第二次曝光，其中，所述第二掩膜版具有线端切割图案或栅极线条图案，栅极线条图案或线端切割图案的重叠区域经过两次曝光叠加后透射率为100％；
步骤S04、通过曝光后烘焙以及显影工艺使光刻胶中形成栅极线条图案以及线端切割图案；
步骤S05、采用刻蚀工艺在多晶硅薄膜上形成栅极线条图案以及线端切割图案组合成的目标图形。
2.根据权利要求1所述的栅极阵列图形的双重曝光制作方法，其特征在于，步骤S02中,所述第一掩膜版具有线端切割图案；步骤S03中,所述第二掩膜版具有栅极线条图案。
3.根据权利要求2所述的栅极阵列图形的双重曝光制作方法，其特征在于，所述线端切割图案与栅极线条图案相垂直。
4.根据权利要求1所述的栅极阵列图形的双重曝光制作方法，其特征在于，所述步骤S02中与步骤S03中预设的照明条件不相同。
5.根据权利要求1所述的栅极阵列图形的双重曝光制作方法，其特征在于，所述步骤S02中，第一次曝光工艺中，栅极线条图案或线端切割图案的重叠区域的透射率为40％～60％；第二次曝光工艺中，栅极线条图案或线端切割图案的重叠区域的透射率为40％～60％，且两次曝光叠加后透射率为100％。
CN201510591374.XA 2015-09-17 2015-09-17 一种栅极阵列图形的双重曝光制作方法 Active CN105280479B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510591374.XA CN105280479B (zh) 2015-09-17 2015-09-17 一种栅极阵列图形的双重曝光制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510591374.XA CN105280479B (zh) 2015-09-17 2015-09-17 一种栅极阵列图形的双重曝光制作方法

Publications (2)

Publication Number Publication Date
CN105280479A true CN105280479A (zh) 2016-01-27
CN105280479B CN105280479B (zh) 2018-05-01

Family

ID=55149301

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510591374.XA Active CN105280479B (zh) 2015-09-17 2015-09-17 一种栅极阵列图形的双重曝光制作方法

Country Status (1)

Country Link
CN (1) CN105280479B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117153677A (zh) * 2023-10-27 2023-12-01 合肥晶合集成电路股份有限公司 一种半导体结构的制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101063808A (zh) * 2006-04-25 2007-10-31 海力士半导体有限公司 掩模布局的形成方法及利用该方法所形成的布局
CN101390008A (zh) * 2006-01-26 2009-03-18 夏普株式会社 液晶显示装置的制造方法和液晶显示装置
JP2009080312A (ja) * 2007-09-26 2009-04-16 Hitachi Ltd フォトマスク及び表示パネルの製造方法
CN101446755A (zh) * 2007-11-27 2009-06-03 中芯国际集成电路制造(上海)有限公司 制作光掩模版的方法及图案化的方法
CN103782230A (zh) * 2011-08-29 2014-05-07 夏普株式会社 液晶显示装置的制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101390008A (zh) * 2006-01-26 2009-03-18 夏普株式会社 液晶显示装置的制造方法和液晶显示装置
CN101063808A (zh) * 2006-04-25 2007-10-31 海力士半导体有限公司 掩模布局的形成方法及利用该方法所形成的布局
JP2009080312A (ja) * 2007-09-26 2009-04-16 Hitachi Ltd フォトマスク及び表示パネルの製造方法
CN101446755A (zh) * 2007-11-27 2009-06-03 中芯国际集成电路制造(上海)有限公司 制作光掩模版的方法及图案化的方法
CN103782230A (zh) * 2011-08-29 2014-05-07 夏普株式会社 液晶显示装置的制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117153677A (zh) * 2023-10-27 2023-12-01 合肥晶合集成电路股份有限公司 一种半导体结构的制造方法
CN117153677B (zh) * 2023-10-27 2024-03-01 合肥晶合集成电路股份有限公司 一种半导体结构的制造方法

Also Published As

Publication number Publication date
CN105280479B (zh) 2018-05-01

Similar Documents

Publication Publication Date Title
TW497138B (en) Method for improving consistency of critical dimension
US8101338B2 (en) Method of forming micro pattern of semiconductor device
CN102122113A (zh) 光刻方法
CN105159031A (zh) 一种制作光刻胶厚度和关键尺寸关系曲线的方法
JP2010156943A (ja) 背面位相格子マスク及びその製造方法
TW201500840A (zh) 雙重曝光的光罩結構以及曝光顯影的方法
CN105280479A (zh) 一种栅极阵列图形的双重曝光制作方法
CN106610563B (zh) 掩膜版及双重图形化法的方法
KR20130041627A (ko) 듀얼 현상 공정을 포함한 포토리소그래피 방법
TW201411274A (zh) 產生輔助圖案的方法
CN109935515B (zh) 形成图形的方法
KR100809705B1 (ko) 반도체 소자의 패턴 예측을 위한 이미지 콘투어 형성방법
US9977324B2 (en) Phase shift mask and method of forming patterns using the same
CN113093472B (zh) 一种掩膜版图形的修正方法
CN112987485B (zh) 掩膜版图形的修正方法、掩膜版和半导体结构的形成方法
JP2009295919A (ja) 半導体装置の製造方法
US9329471B1 (en) Achieving a critical dimension target based on resist characteristics
JP2010054710A (ja) フォトマスク及び半導体装置の製造方法
KR101159689B1 (ko) 반도체 소자의 오버레이 버니어 형성 방법
CN114063380A (zh) 图形修正方法及半导体结构的形成方法
JP2007333926A (ja) マイクロレンズの製造方法
CN110931351A (zh) 半导体结构的制备方法
JP5966808B2 (ja) 半導体装置の製造方法
JP2008203398A (ja) フォトマスクのパターン補正方法及びフォトマスク
TW451297B (en) Method to improve the uniformity of the critical dimension of beam exposure system

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant