CN105264650A - 异质结场效应晶体管 - Google Patents

异质结场效应晶体管 Download PDF

Info

Publication number
CN105264650A
CN105264650A CN201480030382.0A CN201480030382A CN105264650A CN 105264650 A CN105264650 A CN 105264650A CN 201480030382 A CN201480030382 A CN 201480030382A CN 105264650 A CN105264650 A CN 105264650A
Authority
CN
China
Prior art keywords
drain electrode
electrode
mentioned
side direction
long side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480030382.0A
Other languages
English (en)
Other versions
CN105264650B (zh
Inventor
藤井敬久
永久哲三
久保胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Roma Co Ltd
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN105264650A publication Critical patent/CN105264650A/zh
Application granted granted Critical
Publication of CN105264650B publication Critical patent/CN105264650B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

异质结场效应晶体管包括第1接触部(20a)和第2接触部(15a)。第1接触部(20a)的长边方向的长度比源极电极(12)的长边方向的长度短，第2接触部(15a)的长边方向的长度比漏极电极(11)的长边方向的长度短。在各漏极电极(11)，从第2接触部(15a)的端(17A、17B)至比第2接触部(15a)靠外侧的漏极电极(11)的端(11A、11B)的距离(X)，比从第1接触部(20a)的端(18A、18B)至比第1接触部(20a)靠外侧的源极电极(12)的端(12A、12B)的各个距离(Y)长。

Description

异质结场效应晶体管
技术领域
本发明涉及GaN类HFET(Hetero-junctionFieldEffectTransistor：异质结场效应晶体管)。
背景技术
以往，作为GaN类HFET，有特开2012-238808号公报(专利文献1)中记载的HFET。该HFET使用的GaN，带隙大，绝缘击穿电压高，电子的漂移速度大，而且能够利用由异质结产生的2维电子气。例如，在无掺杂GaN层上层叠有AlGaN层的情况下，由于自发极化和压电极化的双重作用，在异质结界面产生2维电子气。已知有将这样的2维电子气作为沟道利用的HFET。该HFET能够应用于用于控制大电流的功率器件，通过有效利用导通电阻变低等GaN类HFET的特征，与Si类HFET相比具有能够小型化的优点。
在上述GaN类HFET中，源极配线和漏极配线设置在器件的有源区域上，从源极电极、漏极电极经由接触部分别与源极配线、漏极配线电连接。
现有技术文献
专利文献
专利文献1：日本特开2012-238808号公报
发明内容
发明要解决的技术问题
可是，在商用的产品中搭载的电源电路中使用GaN类HFET的情况下，需要提供几十安培的大电流HFET。为了实现该HFET的大电流化，需要将多个手指状的HFET并列排列，进行用于从这些HFET经由接触部引出电流的布线。
但是，上述以往的GaN类HFET，在进行了高温反向偏压试验(例如200℃、600V)的情况下，在短时间内在接触部的端部发生元件破坏或劣化，可靠性降低。
这是因为，由于对漏极电极施加高电压时的电场，在接触部的端部，电场集中，因此，电流局部地集中，作用于接触部的端部附近的缺陷，由此，促进寿命劣化，发生元件破坏。
因此，本发明的技术问题在于，提供能够通过抑制接触部的端部的电场集中，来防止元件破坏或劣化，从而提高可靠性的GaN类HFET。用于解决技术问题的手段
为了解决上述技术问题，本发明的异质结场效应晶体管的特征在于，包括：
具有异质结的GaN类层叠体；
在上述GaN类层叠体上呈手指状相互平行地形成的多个漏极电极；
在上述GaN类层叠体上，以在上述多个漏极电极的排列方向上与上述多个漏极电极交替地排列的方式，呈手指状相互平行地形成的多个源极电极；
在俯视时，在上述漏极电极与上述源极电极之间分别形成的栅极电极；
在上述GaN类层叠体上，以覆盖上述源极电极、上述漏极电极和上述栅极电极的方式形成的层间绝缘膜；
形成在上述各源极电极的至少一部分区域上并且形成于上述层间绝缘膜，且在上述源极电极的长边方向上延伸的第1接触部；和
形成在上述各漏极电极的至少一部分区域上并且形成于上述层间绝缘膜，且在上述漏极电极的长边方向上延伸的第2接触部，
上述第1接触部的长边方向的长度比上述源极电极的长边方向的长度短，
上述第2接触部的长边方向的长度比上述漏极电极的长边方向的长度短，
在上述各漏极电极，从上述第2接触部的端至比上述第2接触部靠外侧的上述漏极电极的端的距离，比从上述第1接触部的端至比上述第1接触部靠外侧的上述源极电极的端的距离长。
此外，在一个实施方式的异质结场效应晶体管中，
包括形成在上述层间绝缘膜上，通过上述第1接触部与上述源极电极电连接的源极配线。
此外，在一个实施方式的异质结场效应晶体管中，
上述栅极电极，在俯视时，在上述漏极电极与上述源极电极之间在上述漏极电极的长边方向上延伸，并且以包围上述漏极电极的长边方向的两侧的端的方式延伸。
发明效果
根据本发明的HFET，能够提供能够通过抑制接触部的端的电场集中来防止元件破坏或劣化从而提高可靠性的GaN类HFET。
附图说明
图1是示意性地表示本发明的第1实施方式的GaN类HFET的电极结构的平面图。
图2是表示图1的B-B线截面的图。
图3是表示图1的A-A线截面的图。
图4是表示上述第1实施方式和比较例的GaN类HFET的可靠性试验结果的图。
图5是示意性地表示上述比较例的GaN类HFET的电极结构的平面图。
图6是表示图5的C-C线截面的图。
图7是示意性地表示本发明的第2实施方式的GaN类HFET的电极结构的平面图。
具体实施方式
以下，通过图示的实施方式对本发明进行详细说明。
(第1实施方式)
图1是示意性地表示作为本发明的第1实施方式的GaN类HFET的电极结构的平面图。此外，图2是表示图1的B-B线截面的图。此外，图3是表示图1的A-A线截面的图。
如图2、图3所示，在该第1实施方式中，在Si衬底1上形成有无掺杂GaN层2和无掺杂AlGaN层3。无掺杂GaN层2和无掺杂AlGaN层3构成具有异质结的GaN类层叠体5。在无掺杂GaN层2与无掺杂AlGaN层3的界面产生2DEG(2维电子气)6而形成有沟道层。
在GaN类层叠体5上依次形成有保护膜7和层间绝缘膜8。该保护膜7由SiN形成。保护膜7的膜厚为150nm。此外，作为层间绝缘膜8的材料，使用例如SiO2。
在GaN类层叠体5形成有贯通保护膜7和层间绝缘膜8而到达无掺杂GaN层2的凹部，在该凹部形成有漏极电极11和源极电极12作为欧姆电极。漏极电极11和源极电极12为Ti层、Al层、TiN层依次层叠而成的Ti/Al/TiN电极。
此外，在保护膜7形成有开口，在该开口形成有栅极电极13。该栅极电极13为WN层、W层依次层叠而成的WN/W电极，形成为与无掺杂AlGaN层3进行肖特基接合的肖特基电极。此外，在此，为WN/W电极与无掺杂AlGaN层3的肖特基接合，但是也可以为在无掺杂AlGaN层3与栅极电极13之间形成有例如SiN那样的绝缘膜的MISHFET(MetalInsulatorSemiconductorHeterostructureFieldEffectTransistor：金属-绝缘体-半导体异质结场效应晶体管)。
层间绝缘膜8以覆盖漏极电极11、源极电极12和栅极电极13的方式形成。在层间绝缘膜8的漏极电极11的一部分区域上设置有接触孔17。此外，在层间绝缘膜8的源极电极12的一部分区域上设置有接触孔18。
在接触孔17内和层间绝缘膜8上设置有漏极配线15，漏极配线15与漏极电极11电连接。设置在接触孔17内的漏极配线15形成第2接触部15a。
在接触孔18内和层间绝缘膜8上设置有源极配线20，源极配线20与源极电极12电连接。设置在接触孔18内的源极配线20形成第1接触部20a。作为漏极配线15和源极配线20，使用TiN/Al、Ti/Cu、Ti/Au或Ti/Al等。
如图1所示，该实施方式包括2根手指状的漏极电极11和3根手指状的源极电极12。2根漏极电极11相互平行地形成。3根源极电极12以在漏极电极11的排列方向上与漏极电极11交替地排列的方式相互平行地形成。
各源极电极12的长边方向的长度L2比各漏极电极11的长边方向的长度L1短。此外，各源极电极12在长边方向上位于各漏极电极11的长边方向的端11A与端11B之间。
第1接触部20a在源极电极12的长边方向上延伸。第1接触部20a的长边方向的长度比源极电极12的长边方向的长度短。
第2接触部15a在漏极电极11的长边方向上延伸。第2接触部15a的长边方向的长度比漏极电极11的长边方向的长度短。
栅极电极13，在俯视时，具有在手指状的漏极电极11与手指状的源极电极12之间在漏极电极11的长边方向上延伸的长边方向延伸部13A和弯曲部13B、13C。
弯曲部13B在俯视时以包围漏极电极11的端11A的方式延伸，与夹着漏极电极11相邻的2个长边方向延伸部13A的一端连接。此外，弯曲部13C在俯视时以包围漏极电极11的端11B的方式延伸，与夹着漏极电极11相邻的2个长边方向延伸部13A的另一端连接。
此外，上述2个长边方向延伸部13A和弯曲部13B构成的环状部，与在上述长边方向上延伸的分支部13D连接，该分支部13D通过接触孔19与连接部13E连接，该连接部13E在与上述长边方向正交的方向上延伸。如图1所示，栅极电极13的各长边方向延伸部13A，在漏极电极11的上述排列方向上，以与源极电极12之间的距离比与漏极电极11之间的距离短的方式设置。
此外，上述排列方向上的漏极电极11与栅极电极13的长边方向延伸部13A之间的距离D2，与漏极电极11的长边方向上的漏极电极11的端11A、11B与栅极电极13的弯曲部13B、13C之间的距离D1之比为1：1.5。
此外，漏极电极11的长边方向的端11A、11B与第2接触部15a的长边方向的端17A、17B之间的距离X，比源极电极12的长边方向的端12A、12B与第1接触部20a的长边方向的端18A、18B之间的距离Y长。
上述结构的GaN类HFET为常导通型，通过对栅极电极13施加负电压而被截止。
接着，将第1实施方式的GaN类HFET与比较例的GaN类HFET的可靠性试验结果示于图4。此外，图5是示意性地表示上述比较例的GaN类HFET的电极结构的平面图。上述比较例的GaN类HFET是用于比较的例子，不是本发明。
如图5所示，上述比较例的GaN类HFET仅在以下方面与第1实施方式不同：漏极电极211的长边方向的端211A与第2接触部215a的长边方向的端217A之间的距离X’，等于源极电极212的长边方向的端212A与第1接触部220a的长边方向的端218A之间的距离Y。
如图4所示，该比较例的GaN类HFET的由筛选试验得到的成品率(良品率)为66.2％。该筛选试验是例如在对栅极电极13持续施加-10V的截止状态下，对源极电极212施加0V，并且对漏极电极211每次+100V地施加至600V，观察是否产生绝缘击穿或短路等破坏、或特性劣化的试验。在该筛选试验中，在源极电极212与漏极电极211之间发生了短路。
另一方面，上述比较例的由高温反向偏压试验得到的不良率为17.3％。该高温反向偏压试验是例如在高温环境下(200℃)，在对栅极电极13持续施加-10V的截止状态下，对源极电极212施加0V，并且对漏极电极211施加600V，持续施加5分钟，观察元件是否破坏或元件特性是否劣化的试验。在上述比较例中，尽管通过了筛选试验，但以4分之1的高概率在高温反向偏压试验中发生了不良。具体而言，对高温反向偏压试验后的上述比较例的样品进行了解析，观察到在漏极电极211的端211A、211B或第2接触部215a的端217A、217B发生了绝缘击穿。
上述比较例的由高温反向偏压试验引起的不良的原因可如下推定。即，可以想象，在对栅极电极13持续施加电压的截止状态下，由于对漏极电极211施加600V的高电压时的电场，在漏极电极211的端211A、211B和第2接触部215a的端217A、217B，电场集中。因此，电流局部地集中，作用于漏极电极211的端211A、211B和第2接触部215a的端217A、217B的附近的缺陷，促进寿命劣化而发生破坏这样的不良。即，由该高温反向偏压试验引起的不良的原因，可以想象是由漏极电极211的端211A、211B和第2接触部215a的端217A、217B的电场集中导致的。
与此相对，本实施方式的GaN类HFET的由高温反向偏压试验得到的不良率为9.9％，与上述比较例的不良率17.3％相比，提高了7％以上。另一方面，本实施方式的筛选试验结果为68.8％，与上述比较例同等。
因此，判明了根据该第1实施方式，能够抑制进行了上述高温反向偏压试验时的HFET的不良。可以想象其理由是因为，根据本实施方式，利用漏极电极11的端11A、11B与第2接触部15a的端17A、17B之间的距离X比源极电极12的端12A、12B与第1接触部20a的端18A、18B之间的距离Y长的结构，能够缓和漏极电极11的端11A、11B和第2接触部15a的端17A、17B的电场集中。
特别地，在该第1实施方式中，包括多个手指状的漏极电极11和源极电极12。因此，能够显著地抑制在第2接触部15a的端17A、17B发生元件破坏或劣化，能够提高可靠性。
此外，在该第1实施方式中，在源极电极12上配置有通过第1接触部20a电连接的源极配线20。因此，通过这样的立体结构，能够实现芯片面积的缩小。
此外，在该第1实施方式中，栅极电极13以包围漏极电极11的长边方向的两侧的端11A、11B的方式延伸。因此，在截止耐圧试验时，能够抑制电场向漏极电极11的端11A、11B集中，能够实现静态截止耐压的提高。
(第2实施方式)
接着，对本发明的第2实施方式的GaN类HFET进行说明。
图7是示意性地表示上述第2实施方式的GaN类HFET的电极结构的平面图。
在该第2实施方式的GaN类HFET中，如图7所示，漏极电极61的长边方向的端61A、61B与第2接触部65a的长边方向的端67A、67B之间的距离X，比源极电极62的长边方向的端62A、62B与第1接触部70a的长边方向的端68A、68B之间的距离Y长。但是，从源极电极62的长边方向的端62A、62B在与上述长边方向正交的短边方向上延伸的假想线M1、M2与漏极电极61的端61A、61B接触。即，仅在源极电极62的端62A、62B的长边方向上的位置与漏极电极61的端61A、61B的长边方向上的位置分别一致这一点，与第1实施方式不同。
该第2实施方式的GaN类HFET的高温反向偏压试验结果，与上述第1实施方式的GaN类HFET同等地提高，与图4所示的比较例的不良率17.3％相比，提高了7％以上。
因此，根据本实施方式，与第1实施方式同样地能够显著地抑制在第2接触部15a的端17A、17B发生元件破坏或劣化，能够提高可靠性。
另外，在上述第1实施方式、第2实施方式中，包括2根手指状的漏极电极11、61，包括3根手指状的源极电极12、62，但是也可以包括3根手指状的漏极电极，包括4根手指状的源极电极。此时，4根源极电极可以在漏极电极的排列方向上与漏极电极交替地配置。此外，可以包括1根手指状的漏极电极，包括2根手指状的源极电极，也可以包括4根以上的手指状的漏极电极，包括5根以上的手指状的源极电极，并将漏极电极和源极电极在上述排列方向上交替地配置。
此外，在上述第1实施方式、第2实施方式中，栅极电极13为呈环状地将各手指状的漏极电极11包围的结构，但是也可以不具有弯曲部13B。
此外，在上述第1实施方式中，各源极电极12在长边方向上位于各漏极电极11的长边方向的端11A与端11B之间，但是源极电极也可以在长边方向上不位于漏极电极的长边方向的两端之间。此外，可以为源极电极的一部分在长边方向上位于漏极电极的长边方向的两端之间。即，可以为源极电极的长边方向的仅一端在长边方向上位于漏极电极的长边方向的两端之间。
此外，在上述第1实施方式、第2实施方式中，衬底1为Si衬底，但是并不限于Si衬底，也可以使用蓝宝石衬底或SiC衬底，也可以在蓝宝石衬底或SiC衬底上使氮化物半导体层生长，也可以像在GaN衬底上使AlGaN层生长等那样，在由Ga类半导体形成的衬底上使Ga类半导体层生长。此外，可以适当地在衬底与各层间形成缓冲层。此外，也可以在无掺杂GaN层与无掺杂AlGaN层之间形成由AlN制成的异质改善层。此外，也可以在上述无掺杂AlGaN层上形成GaN覆盖层。
此外，在上述第1实施方式、第2实施方式中，形成到达无掺杂GaN层2的凹部，在该凹部中形成漏极电极11、61和源极电极12、62作为欧姆电极，但是也可以不形成上述凹部而在上述无掺杂GaN层上的无掺杂AlGaN层上形成漏极电极和源极电极，通过使无掺杂AlGaN层的层厚变薄，使得漏极电极和源极电极成为欧姆电极。此外，为了使漏极电极和源极电极为欧姆电极，也可以进行离子注入。
此外，在上述第1实施方式、第2实施方式中，用WN/W制作栅极电极13，但是也可以用TiN制作栅极电极13。此外，也可以用Ti/Au或Ni/Au制作栅极电极。
此外，在上述第1实施方式、第2实施方式中，漏极电极11、61和源极电极12、62为Ti/Al/TiN电极，但是也可以为Ti/Al电极，也可以为Hf/Al电极，也可以为Ti/AlCu/TiN电极。此外，作为上述漏极电极和源极电极，也可以为在Ti/Al或Hf/Al上层叠Ni/Au而得到的电极，也可以为在Ti/Al或Hf/Al上层叠Pt/Au而得到的电极，也可以为在Ti/Al或Hf/Al上层叠Au而得到的电极。
此外，在上述第1实施方式、第2实施方式中，第1接触部20a、70a为源极配线20的一部分，但是也可以分别设置第1接触部和源极配线。此外，第2接触部15a、70a为漏极配线15的一部分，但是也可以分别设置第2接触部和漏极配线。
此外，在上述第1实施方式、第2实施方式中，用SiN制作保护膜7，但是也可以用SiO2、Al2O3等制作该保护膜7，也可以使保护膜7为在SiN膜上层叠SiO2膜而得到的层叠膜。
此外，在上述第1实施方式、第2实施方式中，保护膜7的膜厚为150nm，但是也可以在20nm～250nm的范围设定。
此外，在上述第1实施方式、第2实施方式中，用SiO2制作层间绝缘膜8，但是也可以使用SiN、SOG(SpinOnGlass：旋涂玻璃)、BPSG(BoronPhosphorousSilicateGlass：硼磷硅酸盐玻璃)或聚酰亚胺等绝缘材料。
此外，本发明的场效应晶体管中的GaN类层叠体5可以包含由AlXInYGa1-X-YN(X≥0、Y≥0、0≤X+Y<1)表示的GaN类半导体层。即，GaN类层叠体可以包含AlGaN、GaN、InGaN等。
此外，在上述第1实施方式、第2实施方式中，对常导通型的HFET进行了说明，但是在常截止型的HFET的情况下也能够得到同样的效果。此外，对肖特基栅极进行了说明，但是也可以为绝缘栅极结构。
以上对本发明的具体实施方式进行了说明，但是本发明并不限定于上述实施方式，能够在本发明的范围内进行各种变更而实施。
本发明的异质结场效应晶体管的特征在于，包括：
具有异质结的GaN类层叠体5；
在上述GaN类层叠体5上呈手指状相互平行地形成的多个漏极电极11、61；
在上述GaN类层叠体5上，以在上述多个漏极电极11、61的排列方向上与上述多个漏极电极11、61交替地排列的方式，呈手指状相互平行地形成的多个源极电极12、62；
在俯视时，在上述漏极电极11、61与上述源极电极12、62之间分别形成的栅极电极13；
在上述GaN类层叠体5上，以覆盖上述源极电极12、62、上述漏极电极11、61和上述栅极电极13的方式形成的层间绝缘膜8；
形成在上述各源极电极12、62的至少一部分区域上并且形成于上述层间绝缘膜8，且在上述源极电极12、62的长边方向上延伸的第1接触部20a、70a；和
形成在上述各漏极电极11、61的至少一部分区域上并且形成于上述层间绝缘膜8，且在上述漏极电极11、61的长边方向上延伸的第2接触部15a、65a，
上述第1接触部20a、70a的长边方向的长度比上述源极电极12、62的长边方向的长度短，
上述第2接触部15a、65a的长边方向的长度比上述漏极电极11、61的长边方向的长度短，
在上述各漏极电极11、61，从上述第2接触部15a、65a的端17A、17B、67A、67B至比上述第2接触部15a、65a靠外侧的上述漏极电极11、61的端11A、11B、61A、61B的距离X，比从上述第1接触部20a、70a的端18A、18B、68A、68B至比上述第1接触部20a、70a靠外侧的上述源极电极12、62的端12A、12B、62A、62B的各个距离Y长。
根据本发明的异质结场效应晶体管，漏极电极11、61的端11A、11B、61A、61B与第2接触部15a、65a的端17A、17B、67A、67B之间的距离X，比源极电极12、62的端12A、12B、62A、62B与第1接触部20a、70a的端18A、18B、68A、68B之间的距离Y长。因此，在进行了高温反向偏压试验的情况下，能够缓和第2接触部15a、65a的端17A、17B、67A、67B的电场集中。此外，设置有多个手指状的漏极电极11、61和源极电极12、62。因此，能够显著地抑制在第2接触部15a、65a的端17A、17B、67A、67B发生元件破坏或劣化，能够提高可靠性。
此外，在一个实施方式的异质结场效应晶体管中，
包括形成在上述层间绝缘膜8上，通过上述第1接触部20a、70a与上述源极电极12、62电连接的源极配线20。
根据上述实施方式，利用配置有形成在层间绝缘膜8上、且通过第1接触部20a、70a与源极电极12、62电连接的源极配线20的立体结构，能够实现芯片面积的缩小。
此外，在一个实施方式的异质结场效应晶体管中，
上述栅极电极13，在俯视时，在上述漏极电极11、61与上述源极电极12、62之间在上述漏极电极11、61的长边方向上延伸，并且以包围上述漏极电极11、61的长边方向的两侧的端11A、11B、61A、61B的方式延伸。
根据上述实施方式，栅极电极13以包围漏极电极11、61的长边方向的两侧的端11A、11B，61A、61B的方式延伸，因此，在截止耐圧试验时能够抑制电场向漏极电极11、61的端11A、11B集中，能够实现静态截止耐圧的提高。
符号说明
1Si衬底
2无掺杂GaN层
3无掺杂AlGaN层
5GaN类层叠体
62DEG(2维电子气)
7保护膜
8层间绝缘膜
11、61漏极电极
11A、11B、61A、61B端
12、62源极电极
12A、12B、62A、62B端
13栅极电极
13A长边方向延伸部
13B、13C弯曲部
13D分支部
13E连接部
15漏极配线
15a、65a第2接触部
17、18、19接触孔
17A、17B、67A、67B端
18A、18B、68A、68B端
20源极配线
20a、70a第1接触部
X、Y距离

Claims (3)

1.一种异质结场效应晶体管，其特征在于，包括：
具有异质结的GaN类层叠体(5)；
在所述GaN类层叠体(5)上呈手指状相互平行地形成的多个漏极电极(11、61)；
在所述GaN类层叠体(5)上，以在所述多个漏极电极(11、61)的排列方向上与所述多个漏极电极(11、61)交替地排列的方式，呈手指状相互平行地形成的多个源极电极(12、62)；
在俯视时，在所述漏极电极(11、61)与所述源极电极(12、62)之间分别形成的栅极电极(13)；
在所述GaN类层叠体(5)上，以覆盖所述源极电极(12、62)、所述漏极电极(11、61)和所述栅极电极(13)的方式形成的层间绝缘膜(8)；
形成在所述各源极电极(12、62)的至少一部分区域上并且形成于所述层间绝缘膜(8)，且在所述源极电极(12、62)的长边方向上延伸的第1接触部(20a、70a)；和
形成在所述各漏极电极(11、61)的至少一部分区域上并且形成于所述层间绝缘膜(8)，且在所述漏极电极(11、61)的长边方向上延伸的第2接触部(15a、65a)，
所述第1接触部(20a、70a)的长边方向的长度比所述源极电极(12、62)的长边方向的长度短，
所述第2接触部(15a、65a)的长边方向的长度比所述漏极电极(11、61)的长边方向的长度短，
在所述各漏极电极(11、61)，从所述第2接触部(15a、65a)的端(17A、17B、67A、67B)至比所述第2接触部(15a、65a)靠外侧的所述漏极电极(11、61)的端(11A、11B、61A、61B)的距离X，比从所述第1接触部(20a、70a)的端(18A、18B、68A、68B)至比所述第1接触部(20a、70a)靠外侧的所述源极电极(12、62)的端(12A、12B、62A、62B)的各个距离Y长。
2.如权利要求1所述的异质结场效应晶体管，其特征在于：
包括形成在所述层间绝缘膜(8)上，通过所述第1接触部(20a、70a)与所述源极电极(12、62)电连接的源极配线(20)。
3.权利要求1或2所述的异质结场效应晶体管，其特征在于：
所述栅极电极(13)，在俯视时，在所述漏极电极(11、61)与所述源极电极(12、62)之间在所述漏极电极(11、61)的长边方向上延伸，并且以包围所述漏极电极(11、61)的长边方向的两侧的端(11A、11B、61A、61B)的方式延伸。
CN201480030382.0A 2013-06-13 2014-02-28 异质结场效应晶体管 Active CN105264650B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013-124546 2013-06-13
JP2013124546 2013-06-13
PCT/JP2014/055016 WO2014199671A1 (ja) 2013-06-13 2014-02-28 ヘテロ接合電界効果トランジスタ

Publications (2)

Publication Number Publication Date
CN105264650A true CN105264650A (zh) 2016-01-20
CN105264650B CN105264650B (zh) 2017-10-31

Family

ID=52021978

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480030382.0A Active CN105264650B (zh) 2013-06-13 2014-02-28 异质结场效应晶体管

Country Status (4)

Country Link
US (1) US9461158B2 (zh)
JP (1) JP5948500B2 (zh)
CN (1) CN105264650B (zh)
WO (1) WO2014199671A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109952634A (zh) * 2016-11-17 2019-06-28 德州仪器公司 在漏极指尖与源极之间具有导电势垒的hemt

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6812764B2 (ja) * 2016-11-29 2021-01-13 日亜化学工業株式会社 電界効果トランジスタ
JP2018142664A (ja) * 2017-02-28 2018-09-13 パナソニックＩｐマネジメント株式会社 窒化物半導体装置
US10545055B2 (en) 2017-06-13 2020-01-28 Semiconductor Components Industries, Llc Electronic device including a temperature sensor
US11791388B2 (en) * 2020-02-27 2023-10-17 Taiwan Semiconductor Manufacturing Company, Ltd. Source leakage current suppression by source surrounding gate structure
US12112983B2 (en) * 2020-08-26 2024-10-08 Macom Technology Solutions Holdings, Inc. Atomic layer deposition of barrier metal layer for electrode of gallium nitride material device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070254431A1 (en) * 2006-04-26 2007-11-01 Kabushiki Kaisha Toshiba Nitride semiconductor device
CN102148244A (zh) * 2009-12-28 2011-08-10 住友电气工业株式会社 半导体装置及其制造方法
WO2012043334A1 (ja) * 2010-10-01 2012-04-05 シャープ株式会社 窒化物半導体装置
JP2012238808A (ja) * 2011-05-13 2012-12-06 Sharp Corp 電界効果トランジスタ
JP2012248588A (ja) * 2011-05-26 2012-12-13 Renesas Electronics Corp 半導体装置
CN102959686A (zh) * 2010-07-12 2013-03-06 松下电器产业株式会社 氮化物半导体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7465997B2 (en) * 2004-02-12 2008-12-16 International Rectifier Corporation III-nitride bidirectional switch
JP2010147349A (ja) 2008-12-19 2010-07-01 Advantest Corp 半導体装置、半導体装置の製造方法およびスイッチ回路
US8319256B2 (en) * 2010-06-23 2012-11-27 Power Integrations, Inc. Layout design for a high power, GaN-based FET
JP5776143B2 (ja) * 2010-07-06 2015-09-09 サンケン電気株式会社 半導体装置
JP5712516B2 (ja) * 2010-07-14 2015-05-07 住友電気工業株式会社 半導体装置
US9379231B2 (en) * 2012-02-17 2016-06-28 Infineon Technologies Americas Corp. Transistor having increased breakdown voltage
JP5985282B2 (ja) * 2012-07-12 2016-09-06 ルネサスエレクトロニクス株式会社 半導体装置
JP6083548B2 (ja) * 2013-04-23 2017-02-22 パナソニックＩｐマネジメント株式会社 窒化物半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070254431A1 (en) * 2006-04-26 2007-11-01 Kabushiki Kaisha Toshiba Nitride semiconductor device
CN102148244A (zh) * 2009-12-28 2011-08-10 住友电气工业株式会社 半导体装置及其制造方法
CN102959686A (zh) * 2010-07-12 2013-03-06 松下电器产业株式会社 氮化物半导体装置
WO2012043334A1 (ja) * 2010-10-01 2012-04-05 シャープ株式会社 窒化物半導体装置
JP2012238808A (ja) * 2011-05-13 2012-12-06 Sharp Corp 電界効果トランジスタ
JP2012248588A (ja) * 2011-05-26 2012-12-13 Renesas Electronics Corp 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109952634A (zh) * 2016-11-17 2019-06-28 德州仪器公司 在漏极指尖与源极之间具有导电势垒的hemt
CN109952634B (zh) * 2016-11-17 2022-09-23 德州仪器公司 在漏极指尖与源极之间具有导电势垒的hemt

Also Published As

Publication number Publication date
JP5948500B2 (ja) 2016-07-06
CN105264650B (zh) 2017-10-31
US9461158B2 (en) 2016-10-04
JPWO2014199671A1 (ja) 2017-02-23
US20160079404A1 (en) 2016-03-17
WO2014199671A1 (ja) 2014-12-18

Similar Documents

Publication Publication Date Title
US9911843B2 (en) Semiconductor device
TWI485785B (zh) 具源極連接場板之寬能帶隙高電子移動性電晶體
US9754932B2 (en) Semiconductor device
TWI553859B (zh) 具有閘極源場極板之寬能帶隙電晶體
CN1950945B (zh) 具有多个场板的宽能带隙晶体管
CN105264650B (zh) 异质结场效应晶体管
JP6367533B2 (ja) ノーマリーオフ高電子移動度トランジスタ
KR20140042473A (ko) 반도체소자 및 그 제조방법
JP2016171197A (ja) 半導体装置
US20170352753A1 (en) Field-effect transistor
JPWO2012063329A1 (ja) 半導体装置、および半導体装置の製造方法
US9252253B2 (en) High electron mobility transistor
EP3657549B1 (en) Hemt transistor with adjusted gate-source distance, and manufacturing method thereof
JPWO2010070824A1 (ja) 半導体装置、半導体装置の製造方法およびスイッチ回路
JP2018056506A (ja) 半導体装置
WO2013073315A1 (ja) 電界効果トランジスタおよびその製造方法
JP2013149851A (ja) 窒化物半導体装置
CN107431021A (zh) 氮化物半导体场效应晶体管
CN103003930B (zh) 场效应晶体管
CN109285886A (zh) 氮化物半导体元件
JP2021533556A (ja) 高電圧大電力アクティブデバイスの信頼性を向上させるための外部電界終端構造
JP2013042270A (ja) トランジスタ回路、双方向スイッチ回路、ダイオード回路及びトランジスタ回路の製造方法
US9985108B2 (en) Semiconductor device and method for manufacturing semiconductor device including Al electrode formed on AlxGa(1-x)N layer
CN106373996B (zh) 半导体装置
US8350271B2 (en) Transistor including shallow trench and electrically conductive substrate for improved RF grounding

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20211112

Address after: Kyoto Japan

Patentee after: Roma Co., Ltd

Address before: Osaka, Japan

Patentee before: Sharp Corporation

TR01 Transfer of patent right