CN105261647A - 半导体器件及其制造方法 - Google Patents

Abstract

本发明提供了一种半导体器件，包括：衬底，衬底具有第一半导体材料；第一有源区堆叠，位于衬底之上，包括第二半导体层和其上的第三半导体层，以及绝缘层，绝缘层位于第一有源区堆叠的第二半导体层的端部、第三半导体层与衬底之间；第二有源区堆叠，位于衬底之上，包括第二半导体层和其上的第三半导体层；隔离结构，位于有源区堆叠两侧的衬底上；第一器件和第二器件，分别位于第一有源区堆叠和第二有源区堆叠之上，第一器件的源漏区位于绝缘层之上。本发明的器件具有低成本、漏电小、功耗低、速度快、工艺较为简单且集成度高的特点。同时，与SOI器件相比，消除了浮体效应和自热效应，并且易于同传统的器件及工艺集成。

Description

半导体器件及其制造方法

技术领域

本发明涉及半导体器件领域，特别涉及一种半导体器件及其制造方法。

背景技术

随着器件尺寸的不断缩小，单位面积芯片上的器件数目越来越多，这会导致动态功耗的增加，同时，器件尺寸的不断缩小必然引起漏电流的增加，进而引起静态功耗的增加，而随着半导体器件的高度集成，MOSFET沟道长度不断缩短，一系列在MOSFET长沟道模型中可以忽略的效应变得愈发显著，甚至成为影响器件性能的主导因素，这种现象统称为短沟道效应。短沟道效应会恶化器件的电学性能，如造成栅极阈值电压下降、功耗增加以及信噪比下降等问题。

SOI衬底是在硅的下方嵌入了二氧化硅层，相对于体硅器件，SOI衬底形成的器件可以明显减小漏电流和功耗，改善短沟道效应，具有明显的性能优势。然而，SOI衬底的造价较高，并需要更大的器件面积以避免浮体效应(FloatingBodyEffect)，难以满足器件高度集成化的要求，此外，由于嵌入了二氧化硅层，其器件的散热性能受到影响。

发明内容

本发明的目的旨在至少解决上述技术缺陷之一，提供一种半导体器件及其制造方法。

本发明提供了一种半导体器件，包括：

衬底，衬底具有第一半导体材料；

第一有源区堆叠，位于衬底之上，包括第二半导体层和其上的第三半导体层，以及绝缘层，绝缘层位于第一有源区堆叠的第二半导体层的端部、第三半导体层与衬底之间；

第二有源区堆叠，位于衬底之上，包括第二半导体层和其上的第三半导体层；

隔离结构，位于有源区堆叠两侧的衬底上；

第一器件和第二器件，分别位于第一有源区堆叠和第二有源区堆叠之上，第一器件的源漏区位于绝缘层之上。

可选的，所述衬底为体硅衬底，第二半导体层为Ge_xSi_1-x，0<x<1，第三半导体层为硅。

可选的，绝缘层为氧化物材料，还形成于隔离结构的内壁上。

此外，本发明还提供了一种半导体器件的制造方法，包括步骤：

提供具有第一半导体材料的衬底；

在衬底上形成堆叠层，所述堆叠层包括第二半导体层和第三半导体层；

去除部分堆叠层的端部的第二半导体层，以形成开口；

填满开口，以形成绝缘层；

在堆叠层两侧的衬底上形成隔离结构；

在堆叠层上形成器件结构，其中，绝缘层上为器件结构的源漏区。

可选的，形成第二半导体层和第三半导体层的步骤具体为：

在衬底上外延生长第二半导体层；

在第二半导体层上外延生长第三半导体层；

图案化所述第二半导体层及第三半导体层，以形成堆叠层，堆叠层两侧为隔离沟槽。

可选的，所述衬底为体硅衬底，第二半导体层为Ge_xSi_1-x，0<x<1，第三半导体层为硅。

可选的，去除部分堆叠层的端部的第二半导体层，以形成开口的步骤具体包括：

在部分堆叠层的第二半导体层的侧壁上形成掩膜层；

以掩膜层为掩蔽，采用湿法刻蚀，从第二半导体层的端部选择性去除部分第二半导体层，以形成开口。

可选的，湿法刻蚀的刻蚀剂为HF、H₂O₂、CH₃COOH和H₂O的混合液。

可选的，在开口的中形成绝缘层的步骤具体包括：

进行氧化，在衬底、第二半导体层、第三半导体层的暴露的表面上形成氧化物材料的绝缘层，且氧化物材料填满开口。

本发明实施例提供的半导体器件及其制造方法，器件结构的源漏区之下形成有绝缘层的结构，且沟道区域之下为半导体层，这样的器件结构，同时具有体硅器件和SOI器件的各自优势，具有低成本、漏电小、功耗低、速度快、工艺较为简单且集成度高的特点。同时，与SOI器件相比，消除了浮体效应和自热效应，并且易于同传统的器件及工艺集成。

附图说明

本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：

图1-图6示出了根据本发明实施例的半导体器件的各个形成阶段的示意图；

图7示出了根据本发明实施例的半导体器件的制造方法的流程图。

具体实施方式

下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。

本发明旨在提出一种半导体器件，参考图6所示，该半导体器件包括：

衬底10，衬底具有第一半导体材料；

第一有源区堆叠100，位于衬底10之上，包括第二半导体层12和其上的第三半导体层14，以及绝缘层24，绝缘层24位于第一有源区堆叠100的第二半导体层12的端部、第三半导体层14与衬底10之间；

第二有源区堆叠200，位于衬底10之上，包括第二半导体层12和其上的第三半导体层14；

隔离结构28，位于有源区堆叠100、200两侧的衬底上；

第一器件110和第二器件210，分别位于第一有源区堆叠100和第二有源区堆叠200之上，第一器件110的源漏区31位于绝缘层24之上。

在本发明中，集成了多种器件区域，其中在第一器件的形成区域，衬底之上形成了第二半导体层，该第二半导体层之上有用于形成第一器件的第三半导体层，该第二半导体仅形成在第三半导体层的沟道区域的下方，而在第二半导体层与隔离之间、源漏区域的下方形成有绝缘层的结构，这样，由于绝缘层的存在，明显减小了器件的漏电流和功耗，增加了器件的集成度。与SOI器件相比，沟道区域下方与衬底相连，具有更好的散热性能且避免了浮体效应的产生。同时，由于器件可以采用体硅衬底，避免了SOI晶圆成本过高的限制。且该器件易于同传统的器件集成，满足电路性能多样性的要求，同时不影响传统器件的电学性能。

在本发明的实施例中，可以根据器件在制造工艺中需要以及器件性能的需求，选择衬底、第二半导体层、第三半导体层的材料，可以采用相同或不同的半导体材料，在本发明的优选实施例中，所述衬底为体硅衬底，第二半导体层为Ge_xSi_1-x，0<x<1，第三半导体层为硅，这种半导体材料的选择便于通过外延生长形成晶体的第二、第三半导体层，器件具有更优异的性能。

在本发明的实施例中，绝缘层24可以为氧化物材料，还形成于隔离结构的内壁上，这样，绝缘层24和隔离结构内壁上的氧化层26可以一同通过自对准的方式来形成。

此外，本发明还提供了上述半导体器件的制造方法，为了更好的理解本发明的技术方案以及技术效果，以下将结合流程图7对具体的实施例进行详细描述。

首先，在步骤S01，提供具有第一半导体材料的衬底10，参考图1所示。

在本发明中所述衬底为半导体衬底，优选可以为具有单一半导体材料的体衬底，例如可以为Si衬底、Ge衬底、SiGe衬底，还可以为包括其他元素半导体或化合物半导体的衬底，例如GaAs、InP或SiC等，在本实施例中，所述衬底为体硅衬底。

接着，在步骤S02，在衬底上形成堆叠层，所述堆叠层包括第二半导体层12和第三半导体层14，参考图2所示。

在本实施例中，具体地，如图1所示，首先，在衬底10上外延生长第二半导体层12，如外延生长Ge_xSi_1-x，其中，0<x<1；接着，在第二半导体层12上外延生长第三半导体层14，如外延生长硅；而后，在第三半导体层14上淀积第一掩膜层16，如氮化硅的硬掩膜，涂抹光敏刻蚀剂16(photoresist)后进行刻蚀，从而形成图案化的第一掩膜层16；如图2所示，接着，形成图案化的第二半导体层12和第三半导体层14的堆叠层，图案化后，同时在第二半导体层12和第三半导体层14的堆叠层两侧形成了隔离沟槽18。最后，将第一掩膜层16去除，该第一掩膜层也可以不在此步骤去除，保留该第一掩膜层可以在后续的刻蚀步骤中保护第三半导体层，在形成器件之前再去除该掩膜层。在本实施例中，可以根据器件隔离和有源区的具体要求，在图案化第二半导体层12和第三半导体层14时，进一步刻蚀部分的衬底，如图2所示。

在本实施例中，采用选择性外延生长的方式形成第二半导体层，这样，可以避免由于第二半导体层的存在带来的附加应力而导致的器件迁移率的降低，提高器件的性能。

而后，在步骤S03，去除部分堆叠层的端部的第二半导体层，以形成开口22，参考图4所示。

在本实施例中，具体地，先在部分堆叠层的侧壁上形成第二掩膜层20，该第二掩膜层20至少覆盖第二半导体层12的侧壁，可以通过淀积硬掩膜材料，如氮化硅材料，而后涂抹光敏刻蚀剂(photoresist)后刻蚀掉部分的硬掩膜材料来形成该第二掩膜层，该实施例中，第二掩膜层20覆盖整个堆叠层的侧壁及顶部，如图3所示。

而后，以掩膜层20为掩蔽，选择性去除部分的第二半导体层，以形成开口22，如图4所示。在本实施例中，可以采用湿法刻蚀，选择性的去除未被第二掩膜层20覆盖的部分的第二半导体层13，具体的，溶剂可以采用49％的HF、30％H₂O₂、99.8％的CH₃COOH和H₂O的混合溶液，比例为1:18:27:8，通过控制时间，去除两端部分的第二半导体层。接着，去除该第二掩膜层20。

接着，在步骤S04，填满开口，以形成绝缘层24，参考图5所示。

在本实施例中，通过氧化工艺，如干氧化法，来形成绝缘层，通过控制氧化的时间，如图5所示，使得开口22内的半导体材料氧化，使得开口区域充满氧化物材料的绝缘层24，该氧化物材料包括第二、第三半导体层及衬底的氧化物半导体材料，即氧化硅锗和氧化硅。至此，形成了第一有源区堆叠100和第二有源区堆叠200，在第一有源区堆叠100中，在第三半导体层14两端下形成有绝缘层24。

在进行氧化工艺的同时，隔离沟槽18的内壁上也形成了氧化物材料的绝缘层17，第三半导体层14的上表面也形成了氧化硅的绝缘层。

而后，在步骤S05，在堆叠层两侧的衬底上形成隔离结构28，参考图6所示。

在本实施例中，可以通过传统工艺来形成该隔离结构28，首先，进行介质材料的淀积，例如氧化硅；而后，进行平坦化，例如进行化学机械研磨(CMP)，直到暴露第三半导体层的表面，从而形成隔离结构28，如图6所示。

接着，在步骤S06，在堆叠层上形成器件结构110、210，其中，绝缘层24上为器件结构110的源漏区31，参考图6所示。

可以根据具体的需要，按照传统的工艺来形成器件结构110、210，如图6所示，本实施例中，第一有源区堆叠100上形成了第一器件110，其阱掺杂形成在第三半导体层14、第二半导体层12及部分的衬底10中，第一有源区堆叠100上形成了栅极结构30，栅极结构30的侧壁上形成了侧墙32；在栅极结构30两侧的第三半导体层中形成了源漏区31，该源漏区31位于绝缘层24之上。

第二有源区堆叠200上形成了传统的器件第二器件210，其阱掺杂也可形成在第三半导体层14、第二半导体层12及部分的衬底10中，第二有源区堆叠200上形成了栅极结构40，栅极结构40的侧壁上形成了侧墙42；在栅极结构40两侧的第三半导体层中形成了源漏区41。此处，第一和第二器件的结构仅为示例，本发明并不限于此。

之后，还可以形成器件的其他部件，如源漏接触38、层间介质层34、36和互连结构等等。

至此完成了本发明实施例的两器件的集成，本实施例中，采用了外延的方式形成第二半导体层和第三半导体层，避免了第二半导体层的存在可能带来附加应力，导致器件迁移率降低的问题，同时，形成的源漏下为绝缘层的器件与传统的体硅器件工艺充分结合在一起，满足电路性能多样性的要求，同时不影响传统器件的电学性能。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。

虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (9)

1.一种半导体器件，其特征在于，包括：

衬底，衬底具有第一半导体材料；

第一有源区堆叠，位于衬底之上，包括第二半导体层和其上的第三半导体层，以及绝缘层，绝缘层位于第一有源区堆叠的第二半导体层的端部、第三半导体层与衬底之间；

第二有源区堆叠，位于衬底之上，包括第二半导体层和其上的第三半导体层；

隔离结构，位于有源区堆叠两侧的衬底上；

第一器件和第二器件，分别位于第一有源区堆叠和第二有源区堆叠之上，第一器件的源漏区位于绝缘层之上。

2.根据权利要求1所述的半导体器件，其特征在于，所述衬底为体硅衬底，第二半导体层为Ge_xSi_1-x，0<x<1，第三半导体层为硅。

3.根据权利要求1所述的半导体器件，其特征在于，绝缘层为氧化物材料，还形成于隔离结构的内壁上。

4.一种半导体器件的制造方法，其特征在于，包括步骤：

提供具有第一半导体材料的衬底；

在衬底上形成堆叠层，所述堆叠层包括第二半导体层和第三半导体层；

去除部分堆叠层的端部的第二半导体层，以形成开口；

填满开口，以形成绝缘层；

在堆叠层两侧的衬底上形成隔离结构；

在堆叠层上形成器件结构，其中，绝缘层上为器件结构的源漏区。

5.根据权利要求4所述的制造方法，其特征在于，形成第二半导体层和第三半导体层的步骤具体为：

在衬底上外延生长第二半导体层；

在第二半导体层上外延生长第三半导体层；

图案化所述第二半导体层及第三半导体层，以形成堆叠层，堆叠层两侧为隔离沟槽。

6.根据权利要求5所述的制造方法，其特征在于，所述衬底为体硅衬底，第二半导体层为Ge_xSi_1-x，0<x<1，第三半导体层为硅。

7.根据权利要求4所述的制造方法，其特征在于，去除部分堆叠层的端部的第二半导体层，以形成开口的步骤具体包括：

在部分堆叠层的第二半导体层的侧壁上形成掩膜层；

以掩膜层为掩蔽，采用湿法刻蚀，从第二半导体层的端部选择性去除部分第二半导体层，以形成开口。

8.根据权利7所述的制造方法，其特征在于，湿法刻蚀的刻蚀剂为HF、H₂O₂、CH₃COOH和H₂O的混合液。

9.根据权利要求4所述的制造方法，其特征在于，在开口的中形成绝缘层的步骤具体包括：

进行氧化，在衬底、第二半导体层、第三半导体层的暴露的表面上形成氧化物材料的绝缘层，且氧化物材料填满开口。