CN105261327A - 数字方式可调恒流驱动电路 - Google Patents

Abstract

本发明涉及一种数字方式可调恒流驱动电路，包括基准电流源模块、恒流调节模块、缓冲器、恒流输出级模块、电流控制位模块、第一基准电压、第二基准电压和外挂电阻；基准电流源模块连接第一基准电压、恒流调节模块和外挂电阻，恒流调节模块连接缓冲器和第二基准电压，缓冲器连接恒流输出级模块、恒流输出级模块连接电流控制位模块，其中，恒流输出级模块包含若干个相同的恒流输出通道。本发明将每个恒流输出通道中的第二功率管分成若干组，每组通过电流控制位控制其接入或断开，通过外部写入电流控制位改变功率管接入的数目，达到调节第一功率管和第二功率管所构成的电流镜的镜像比例，从而达到调节恒流输出值的目的。

Description

数字方式可调恒流驱动电路

技术领域

本发明涉及一种电子电路，尤其涉及一种数字方式可调恒流驱动电路。

背景技术

随着经济的飞速发展，现代生活中对信息显示平面的需求量日益增大。尤其，LED显示屏因具备成本低、亮度高、视角广等优势使用量急剧增大。LED显示屏的使用离不开其所需的驱动芯片，通过驱动芯片来获得可控的电流，实现LED不同亮度的显示，满足各种应用场合。然而，人们对LED显示屏的性能要求越来越高，这就需要性能更好的LED驱动芯片来实现更好的性能。

传统LED驱动芯片采用16通道恒流输出结构，通过外挂电阻来设定各通道恒流输出值。图1为传统LED恒流驱动芯片架构，其主要包括基准电流模块、恒流调节模块、恒流输出模块。其中，恒流输出模块包含若干个相同单元的输出通道模块。功率管ML0与功率管ML1~MLr为宽长比（W/L）相同管子个数可以相同或不同的功率管，ML1~MLr宽长比和管子个数均相同。假设恒流调节模块中PMOS电流镜镜像比例为1:1，则流过ML0的电流为：。由于输出通道模块中的NMOS管和OP构成的反馈回路，使得ML0与ML1~MLr漏源电压相等，又由于ML0与ML1~MLr栅源电压也相等，所以ML0与ML1~MLr构成电流镜。假设ML0与ML1~MLr的电流镜镜像比例为1：n：n…n，则恒流输出端口输出电流为：。

由上式可知，当电压和电流镜镜像比例倍数n在IC内部设定后，IC外要调节恒流输出电流大小需修改电阻。实际应用中电阻往往焊接在PCB板上，不易更换。因此，传统LED恒流驱动芯片设定好输出电流之后，很难再改变输出电流大小。如果可以通过数字方式调节电流镜镜像比例n，那么便可以实现灵活调节恒流输出值。

发明内容

本发明针对传统LED恒流驱动芯片不易调节输出电流值的缺点而设计，采用以下技术方案：一种数字方式可调恒流驱动电路，包括基准电流源模块、恒流调节模块、缓冲器、恒流输出级模块、电流控制位模块、第一基准电压、第二基准电压和外挂电阻；基准电流源模块连接第一基准电压、恒流调节模块和外挂电阻，恒流调节模块连接缓冲器和第二基准电压，缓冲器连接恒流输出级模块、恒流输出级模块连接电流控制位模块。

上述技术方案，所述基准电流源模块进一步包括第一OP、第一NMOS管；第一OP正向端连接第一参考电压，第一OP负向端连接第一NMOS的源端，第一OP负向端串接外挂电阻到地；第一OP输出端连接第一NMOS栅端；第一NMOS源端连接恒流调节模块。

上述技术方案，所述恒流调节模块进一步包括两个PNP或两个PMOS组成的电流镜、第二OP、第三OP、第一功率管、第一PMOS管；第二OP正向端连接第一PNP的集电极和基极，第二OP正向端连接第二PNP的基极和第一NMOS的漏端；第二OP负向端连接第二PNP集电极和第一PMOS管的源端；第二OP输出端连接第一PMOS栅端；第一PNP的发射级连接电源，第二PNP的发射极连接电源；第三OP负向端连接第二参考电压；第三OP正向端连接第一功率管的漏端和第一PMOS管的漏端和恒流输出级模块；第三OP输出端连接第一功率管的栅端和缓冲器；第一功率管源端连接地。

上述技术方案，所述第一功率管也包括若干个单位功率管。

上述技术方案，所述恒流输出级模块进一步包括若干个相同的恒流输出通道。

上述技术方案，所述恒流输出通道进一步包括由n组功率管和2n个开关构成的第二功率管、第四OP和第二NMOS管；n组功率管的栅端分别连接n组独立的开关到缓冲器，同时n组功率管的栅端分别连接另外n组独立的开关到地，所有开关控制信号均连接到电流控制位模块；n组功率管中源端均接地，n组功率管的漏端相互连接且连接第四OP负向端和第二NMOS管的源端；第四OP正向端连接恒流调节模块，第四OP输出端连接第二NMOS栅端；第二NMOS漏端连接恒流输出端口。

上述技术方案，所述恒流输出通道中的n组连接到缓冲器的开关控制信号和n组连接到地的开关控制信号为两组逻辑相反的信号。

上述技术方案，所述的恒流输出通道中的n组功率管分别包含数目相等或不等的单位功率管。

上述技术方案，所述的恒流输出通道中单位功率管和恒流调节模块中的单位功率管尺寸相同。

上述技术方案，所述电流控制位模块进一步包括输入信号生成模块、移位寄存器模块和寄存器模块；输入信号生成模块连接移位寄存器模块和寄存器模块；移位寄存器模块连接寄存器模块；寄存器模块连接恒流输出模块。

本发明的有益效果：本发明通过外部写入不同的电流控制位，以控制恒流输出模块中不同数目的单位功率管接入，调节由第一功率管和第二功率管所构成电流镜的镜像比例，实现对恒流输出值的宽范围调节。将恒流输出级的每一个输出通道中功率管分成若干组尺寸相等管子个数不等的功率管，每组功率管采用两个相反的开关信号控制其开启和关断。通过外部加激励信号写入不同电流控制位，产生不同组合的开关信号控制功率管接入数目，达到调节电流镜镜像比例的目的，从而实现调节输出电流的目的。该发明无需更换外挂电阻，仅通过写入不同的电流控制位即可实现宽范围电流调节的目的。

附图说明

图1为传统LED恒流驱动芯片架构；

图2为本发明的电路框图；

图3为本发明的电路图；

图4为本发明的恒流输出模块图；

图5为本发明的电流控制位模块图。

具体实施方式

参照各图，一种数字方式可调恒流驱动电路，包括基准电流源模块、恒流调节模块、缓冲器、恒流输出级模块、电流控制位模块、第一基准电压、第二基准电压和外挂电阻；基准电流源模块连接第一基准电压、恒流调节模块和外挂电阻，恒流调节模块连接缓冲器和第二基准电压，缓冲器连接恒流输出级模块、恒流输出级模块连接电流控制位模块。所述基准电流源模块进一步包括第一OP、第一NMOS管；第一OP正向端连接第一参考电压，第一OP负向端连接第一NMOS的源端，第一OP负向端串接外挂电阻到地；第一OP输出端连接第一NMOS栅端；第一NMOS源端连接恒流调节模块。所述恒流调节模块进一步包括两个PNP或两个PMOS组成的电流镜、第二OP、第三OP、第一功率管、第一PMOS管；第二OP正向端连接第一PNP的集电极和基极，第二OP正向端连接第二PNP的基极和第一NMOS的漏端；第二OP负向端连接第二PNP集电极和第一PMOS管的源端；第二OP输出端连接第一PMOS栅端；第一PNP的发射级连接电源，第二PNP的发射极连接电源；第三OP负向端连接第二参考电压；第三OP正向端连接第一功率管的漏端和第一PMOS管的漏端和恒流输出级模块；第三OP输出端连接第一功率管的栅端和缓冲器；第一功率管源端连接地。所述第一功率管也包括若干个单位功率管。所述恒流输出级模块进一步包括若干个相同的恒流输出通道。所述恒流输出通道进一步包括由n组功率管和2n个开关构成的第二功率管、第四OP和第二NMOS管；n组功率管的栅端分别连接n组独立的开关到缓冲器，同时n组功率管的栅端分别连接另外n组独立的开关到地，所有开关控制信号均连接到电流控制位模块；n组功率管中源端均接地，n组功率管的漏端相互连接且连接第四OP负向端和第二NMOS管的源端；第四OP正向端连接恒流调节模块，第四OP输出端连接第二NMOS栅端；第二NMOS漏端连接恒流输出端口。所述恒流输出通道中的n组连接到缓冲器的开关控制信号和n组连接到地的开关控制信号为两组逻辑相反的信号。所述的恒流输出通道中的n组功率管分别包含数目相等或不等的单位功率管。所述的恒流输出通道中单位功率管和恒流调节模块中的单位功率管尺寸相同。所述恒流输出通道中的所有开关可为NMOS管、PMOS管或传输门电路。所述电流控制位模块进一步包括输入信号生成模块、移位寄存器模块和寄存器模块；输入信号生成模块连接移位寄存器模块和寄存器模块；移位寄存器模块连接寄存器模块；寄存器模块连接恒流输出模块。所述寄存器模块为带使能功能的寄存器。

本发明基准电流源模块通过第一基准电压和外挂电阻到地产生一基准电流，基准电流通过电流调节电路和恒流输出模块镜像到恒流输出端，而恒流输出端的功率管通过开关选通的方式控制不同数目单位功率管接入电路，调节第一功率管和第二功率管所构成电流镜的镜像比例，从而实现不同恒流电流的输出。上述开关受电流控制位模块生成的开关信号的控制。因而，本发明可通过电流控制位模块产生不同的开关信号，实现对恒流输出模块输出电流的调节。

如图3中的基准电流源模块通过op和负反馈环路作用产生基准电流为：。假设电流调节模块中Q0与Q1所构成电流镜的镜像比例为1:。op和第一功率管构成的负反馈环路使得第一功率管漏端电压为。为了降低IC功耗，通常将第一和第二功率管设计在线性区工作，所以流过第一功率管电流为：

，其中为功率管的迁移率，为栅氧厚度，为单位功率管的宽长比，为第一功率管所包含单位功率管的个数，为第一功率管栅源电压，为第一功率管的阈值电压。

缓冲器为op的输出端和负向端短接作为输出端、正相端做输入端构成，输入和输出电压相等，达到增强驱动能力以便驱动恒流输出模块的功率管，同时隔离反馈噪声，提高基准电流精度。因此，缓冲器输出电压为：。

图4为恒流输出模块电路图，该模块包含m个恒流输出通道CH1~CHm，每个输出通道结构完全相同，每个输出通道包含由n组功率管MS1、MS2…MSn以及开关s1、s2…sn和开关sb1、sb2…sbn构成的第二功率管、第二NMOS管MN1、第四OP。n组功率管的单位功率管尺寸与第一功率管的单位功率管尺寸相同，所包含的单位功率管个数可以不同。n组功率管MS1、MS2…MSn的栅分别通过n个开关s1、s2…sn连接到缓冲器输出，同时通过另外n个开关sb1、sb2…sbn连接到地，s1、s2…sn与sb1、sb2…sbn由两组逻辑相反的开关信号控制其开启或关断。若某几组功率管的栅端到缓冲器的开关开启，则其接地开关必定断开，开启该组功率管；反之，若某几组功率管栅端到缓冲器的开关断开，则其接地开关必定开启将其栅拉到地，关闭该组功率管。假设s1~sn与sb1~sbn均为1有效、0关断，假设功率管MS1、MS2…MSn所包含的单位功率管数目分别为N₁、N₂…Nn，那么流过第二功率管的电流为：。由第四op和第二NMOS构成的负反馈环路使得，又由于V_GS2为缓冲器输出电压，所以，所以恒流输出级输出电流又可表示为：。

将第一功率管电流公式带入上式可得：

上式中，为第一功率管和第二功率管所构成电流镜的镜像比例因子，通过选择不同的开关开启可以调节该电流镜比例，从而实现调节输出电流的目的。令

，则恒流输出级输出电流可简化为：

其中，表示电流镜镜像比例。

上述N-₀、N₁、N₂…N_n所包含的单位功率管数目可根据实际需求进行设置，功率管分组数目n也需根据具体应用设定。例如，将PNP管Q0与Q1所构成电流镜的镜像比例设置为1:1，即q=1；将第二功率管分为4组MS1、MS2、MS3、MS4，所包含单位功率管数目分别为1:2:4:8；将第一功率管所包含单位功率管数目设置为1。那么，此时恒流输出模块输出电流为：。

根据开关控制信号的不同状态，电流调节范围为0到，调节步长为。

图5为电流控制位模块电路，输入信号单元接收输入信号，将输入信号进行处理生成串行数据、时钟信号和使能信号，串行数据在时钟作用下通过移位寄存器转换为并行数据，该并行数据在时钟和使能信号作用下写入寄存器并保存，写入寄存器的数据构成电流控制位用来控制恒流输出模块中开关的开启和关断，从而实现对输出电流的灵活调节。

综上所述，本发明通过基准电流源生成基准电流，电流调节电路和恒流输出电路将基准电流放大至输出端口并恒流输出。将恒流输出模块中功率管进行分组，每组均由电流控制位控制其接入或断开，可调节第一功率管和第二功率管组成的电流镜的镜像比例，从而实现输出电流调节的目的。电流控制位可通过输入端口写入，所以可以灵活调节恒流输出值，从而解决了传统LED恒流驱动电路不易调节输出电流的目的。

以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解；其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (10)

1.一种数字方式可调恒流驱动电路，其特征在于：包括基准电流源模块、恒流调节模块、缓冲器、恒流输出级模块、电流控制位模块、第一基准电压、第二基准电压和外挂电阻；基准电流源模块连接第一基准电压、恒流调节模块和外挂电阻，恒流调节模块连接缓冲器和第二基准电压，缓冲器连接恒流输出级模块、恒流输出级模块连接电流控制位模块。

2.根据权利要求1所述的一种数字方式可调恒流驱动电路，其特征在于，所述基准电流源模块进一步包括第一OP、第一NMOS管；第一OP正向端连接第一参考电压，第一OP负向端连接第一NMOS的源端，第一OP负向端串接外挂电阻到地；第一OP输出端连接第一NMOS栅端；第一NMOS源端连接恒流调节模块。

3.根据权利要求1所述的一种数字方式可调恒流驱动电路，其特征在于，所述恒流调节模块进一步包括两个PNP或两个PMOS组成的电流镜、第二OP、第三OP、第一功率管、第一PMOS管；第二OP正向端连接第一PNP的集电极和基极，第二OP正向端连接第二PNP的基极和第一NMOS的漏端；第二OP负向端连接第二PNP集电极和第一PMOS管的源端；第二OP输出端连接第一PMOS栅端；第一PNP的发射级连接电源，第二PNP的发射极连接电源；第三OP负向端连接第二参考电压；第三OP正向端连接第一功率管的漏端和第一PMOS管的漏端和恒流输出级模块；第三OP输出端连接第一功率管的栅端和缓冲器；第一功率管源端连接地。

4.根据权利要求3所述的一种数字方式可调恒流驱动电路，其特征在于，所述第一功率管也包括若干个单位功率管。

5.根据权利要求1所述的一种数字方式可调恒流驱动电路，其特征在于，所述恒流输出级模块进一步包括若干个相同的恒流输出通道。

6.根据权利要求5所述的一种数字方式可调恒流驱动电路，其特征在于，所述恒流输出通道进一步包括由n组功率管和2n个开关构成的第二功率管、第四OP和第二NMOS管；n组功率管的栅端分别连接n组独立的开关到缓冲器，同时n组功率管的栅端分别连接另外n组独立的开关到地，所有开关控制信号均连接到电流控制位模块；n组功率管中源端均接地，n组功率管的漏端相互连接且连接第四OP负向端和第二NMOS管的源端；第四OP正向端连接恒流调节模块，第四OP输出端连接第二NMOS栅端；第二NMOS漏端连接恒流输出端口。

7.根据权利要求5或6所述的一种数字方式可调恒流驱动电路，其特征在于，所述恒流输出通道中的n组连接到缓冲器的开关控制信号和n组连接到地的开关控制信号为两组逻辑相反的信号。

8.根据权利要求4所述的一种数字方式可调恒流驱动电路，其特征在于，所述的恒流输出通道中的n组功率管分别包含数目相等或不等的单位功率管。

9.根据权利要求3或6所述的一种数字方式可调恒流驱动电路，其特征在于，所述的恒流输出通道中单位功率管和恒流调节模块中的单位功率管尺寸相同。

10.根据权利要求1所述的一种数字方式可调恒流驱动电路，其特征在于，所述电流控制位模块进一步包括输入信号生成模块、移位寄存器模块和寄存器模块；输入信号生成模块连接移位寄存器模块和寄存器模块；移位寄存器模块连接寄存器模块；寄存器模块连接恒流输出模块。