CN112099564A - 用于cmos图像传感器的与电源压降无关的偏置电流源电路 - Google Patents

用于cmos图像传感器的与电源压降无关的偏置电流源电路 Download PDF

Info

Publication number
CN112099564A
CN112099564A CN202011157295.5A CN202011157295A CN112099564A CN 112099564 A CN112099564 A CN 112099564A CN 202011157295 A CN202011157295 A CN 202011157295A CN 112099564 A CN112099564 A CN 112099564A
Authority
CN
China
Prior art keywords
circuit
bias
voltage
source
current source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011157295.5A
Other languages
English (en)
Inventor
高庆
杨鑫波
郭锐
曾凤姣
卢小银
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Haitu Microelectronics Co ltd
Original Assignee
Hefei Haitu Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei Haitu Microelectronics Co ltd filed Critical Hefei Haitu Microelectronics Co ltd
Priority to CN202011157295.5A priority Critical patent/CN112099564A/zh
Publication of CN112099564A publication Critical patent/CN112099564A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

本发明公开了用于CMOS图像传感器的与电源压降无关的偏置电流源电路，包括：全局偏置电压产生模块和多个电流源输出电路模块，所述全局偏置电压产生模块，用于为所述多个电流源输出电路模块提供共用的偏置电压；所述电流源输出电路模块，包括多个电流源输出单元电路和为多个电流源输出单元电路提供共用偏置电压的本地偏置电路。本发明该电源压降无关的电流源电路为像素阵列的各列提供相同的工作电流，避免了各列工作电流受电源压降变化而变化的问题；另外，通过为其中m个电流源输出单元电路设置一个本地偏置电路，减少版图面积和芯片功耗。

Description

用于CMOS图像传感器的与电源压降无关的偏置电流源电路
技术领域
本发明涉及CMOS图像传感器领域，具体涉及用于CMOS图像传感器的与电源压降无关的偏置电流源电路。
背景技术
目前，随着科技的发展，科研、工业检测、智能交通等领域对高速高分辨率CMOS图像传感器芯片的需求越来越多。高分辨率图像传感器芯片因为感光区域大面积大，芯片内部电源和地的金属连线很长。金属连线存在寄生电阻，连线越长，线上的寄生电阻越大，引起的电源压降也越大。这里的电源压降指电源线电压下降、地线电压上升或两者同时发生的现象。图1是CMOS图像传感器的一般构架。如图所示，每列像素配置一个电流源，该电流源为像素内SF管提供工作电流，两者构成一个源极跟随放大器，用于像素信号的读出。该电流源的简单实现方式，如图1所示，是采用NMOS的电流镜结构。在最左边，放置一个NMOS晶体管101，其栅级和漏级相接并与一个参考电流源IREF相接；其源极接地；参考电流源IREF与NMOS晶体管101产生一个偏置电压103。在各列里放置一个NMOS晶体管102，其源极接地，漏级接SF管源极105，栅极接前述偏置电压103。晶体管的电流由栅源电压(栅极和源极的电压差)决定。在理想状态下，不考虑地线的寄生电阻以及其导致的电压变动，因为各列使用同一个偏置电压，即栅极电压，各列的NMOS晶体管的栅源极电压相同，该工作电流只与IREF和最左边的NMOS晶体管101与每列的NMOS晶体管102的尺寸之比相关。每列的NMOS晶体管102取相同的尺寸时，各列提供的工作电流也相同。实际情况下，连线上的寄生电阻(106、107和108)引起各列地线104上的电压上升，即各列的NMOS晶体管的源极电压上升。各列地线104上的电压上升和各列到电源输入端(如图所示，一般在阵列的两端)的连线距离直接相关，距离越长电压上升越大。因为栅极电压一样，所以随着地线连线距离变长，各列的NMOS晶体管的栅源极电压减小，导致各列的工作电流也变小。各列的工作电流的一致性，能保证各列的源极跟随放大器的工作速度和精度一致，对好的图像质量非常重要。因而，在设计过程中，需要解决或尽量减少地线电压上升引起的工作电流不一致性。
现有技术对于这个问题的解决方法例如图2所示。图2中，在每列里放置了一个2个NMOS晶体管(203和204)和1个PMOS晶体管205。在最左边，参考电流源IREF与一个PMOS晶体管210产生偏置电压211，该偏置电压接各列的PMOS晶体管的栅极，在各列产生一个由IREF和最左边的PMOS晶体管210与每列的PMOS晶体管205的尺寸之比决定的电流。该电流经过两个NMOS晶体管(203和204)构成的电流镜，产生各列所需工作电流。这种方式，因为每列提供工作电流的NMOS晶体管203的栅极电压在同一列产生，因而只要各列PMOS晶体管205提高的电流一致，便可以保证每列工作电流保持一致。但是，因为电源连线也有寄生电阻(206、207和208)，由寄生电阻引起的电源电压下降同样会导致各列电流的不一致。针对这个问题，如图2所示，2个NMOS晶体管203和204的尺寸比可以取1:n。对于相同的工作电流，需PMOS晶体管205提供的电路为工作电流的n分之一，可以减轻电源线上压降引起的电流变化。理论上讲，n越大，效果越明显，但是从电路镜像的精度和噪声等方面考虑，n的值不适合取太大。该方法虽然避免了地线电压上升影响，但是同时引入了电源线电压下降对电流的影响，虽然该影响比原来小，并没有完全解决问题。
此外，地噪声会引起工作电流噪声，在设计中需要减小地噪声的影响。如图3所示，在图2的基础上，将NMOS晶体管203和204构成的电流镜改成共源共栅结构(305和306)。该结构对于地噪声对工作电流的影响有很好的抑制作用，但是增加了一路电路，流经电源线的电流增加，反而恶化了电源线电压下降及其影响。
发明内容
针对上述现有技术存在的问题，本发明提供了用于CMOS图像传感器的与电源压降无关的偏置电流源电路，包括全局偏置电压产生模块和多个电流源输出电路模块；所述电流源输出电路模块，包括本地偏置电路和电流源输出单元电路；所述全局偏置电压产生模块设有第一输出端和第二输出端，本地偏置电路设有第一输入端和第二输入端；全局偏置电压产生模块的第一输出端与本地偏置电路的第一输入端连接，全局偏置电压产生模块的第二输出端和本地偏置电路的第二输入端连接；全局偏置电压产生模块的两个输出端为本地偏置电路的两个输入端分别提供一个偏置电压；全局偏置电压产生模块产生的两个偏置电压的电压差与电源电压和地电压无关，在本地偏置电路上获得与电源电压和地电压无关，也即与电源压降无关的电流；所述本地偏置电路设有第一电流镜偏置电路，该电流镜偏置电路和电流源输出单元电路组成电流镜电路，将所述与电源压降的电流复制到电流源输出单元电路。
作为上述方案的进一步优化，所述本地偏置电路设有的第一电流镜偏置电路包括NMOS管MNB1、NMOS管MNB2、NMOS管MNG0和NMOS管MN0；所述MNB1的源极与MNB2的漏极连接，所述MNB2的源极与地连接；MNB1的漏极、MNB1的栅极和MNB2的栅极连通；所述MNG0的源极与MN0的漏极连接，所述MN0的源极接地；MNG0的漏极和MN0的栅极连通，MNG0的栅极连接MNB2的栅极；
所述本地偏置电路设有的第一电流镜偏置电路还包括PMOS管MP1和PMOS管MP2；所述MP1和MP2的源极相连；所述MP1的漏极和MNB1的漏极连接；所述MP2的漏极和MNG0的漏极连接；所述MP1和MP2的栅极连接本地偏置电路的第二输入端。
所述电流源输出单元电路由两个NMOS管,MNG1和MN1，串联组成，其中MNG1的栅极连接所述第一电流镜偏置电路的MNG0的栅极，MN1的栅极连接所述第一电流镜偏置电路的MN0的栅极，使本地偏置电路和电流源输出单元电路形成共源共栅电流镜电路以将MN0和MNG0的漏极电流复制到电流源输出单元电路。
作为上述方案的进一步优化，所述电流源输出电路模块中，所述电流源输出单元电路为m个,m为大于1且小于或等于10的整数。
作为上述方案的进一步优化，所述本地偏置电路还包括NMOS管MNQ2，所述MNQ2的漏极连接电压源，MNQ2的源极连接所述第一电流镜偏置电路的MP1和MP2的源极；所述MNQ2的栅极连接本地偏置电路的第一输入端；
作为上述方案的进一步优化，所述全局偏置电压产生模块中包括低压差线性稳压器(LDO)电路和第二电流镜偏置电路；
所述LDO电路包括一个运算放大器AMP、一个NMOS管MNQ0、电阻R1和电阻R2；所述运算放大器AMP的正向输入端为参考电压VREF,其反向输入端为电压信号反馈端，输出端连接NMOS管MNQ0的栅极；所述MNQ0的源极和反向输入端之间连接电阻R1，所述MNQ0的漏极连接电压源，所述运算放大器AMP的反向输入端与地之间连接电阻R2；所述运算放大器AMP的输出端连接全局偏置电压产生模块的第一输出端；
所述第二电流镜偏置电路包括一个NMOS管MNQ1、一个PMOS管MP0和一个电流源IREF；所述MNQ1的漏极连接电压源，MNQ1的栅极连接运算放大器AMP的输出端，MNQ1的源极与所述MP0的源极连接，MP0的漏极通过电流源IREF连接地电压，MP0的漏极和栅极连通；MNQ1的栅极连接偏置电压产生模块的第一输出端，MP0的栅极连接偏置电压产生模块的第二输出端。
作为上述方案的进一步优化，所述本地偏置电路还包括PMOS管MP1、PMOS管MP2和两相不交叠时钟控制开关电路，所述MP1和MP2的源极连接电压源，MP1的漏极连接MNB1的漏极，MP2的漏极连接MNG0的漏极；所述两相不交叠时钟控制开关电路具有两个状态并且两个状态交替进行，一个状态为获取共用偏置电路的两个输入端之间的压降，另一个状态为将获取到的压降提供给MP1的栅源两端和MP2的栅源两端。
作为上述方案的进一步优化，所述两相不交叠时钟控制开关电路包括时钟控制开关S11、时钟控制开关S12、时钟控制开关S21和时钟控制开关S22和一个电容CN,所述S11的一端分别与S21的一端和电容CN的一端连接，所述S21的另一端与MP1和MP2的源极连接；所述时钟控制开关S12的一端与S22的一端和电容CN的另一端连接，所述S22的另一端分别与MP1和MP2的栅极连接，所述S11的另一端连接本地偏置电路的第一输入端，S12的另一端连接本地偏置电路的第二输入端。
作为上述方案的进一步优化，所述全局偏置电压产生模块包括一个PMOS管MP0和一个电流源IREF，所述MP0的源极连接电压源，MP0的漏极通过电流源IREF连接地电压，MP0的栅极和漏极连通；
MP0的源极连接全局偏置电压产生模块的第一输出端，MP0的栅极连接全局偏置电压产生模块的第二输出端，全局偏置电压产生模块的第一输出端和本地偏置电路的第一输入端连接，全局偏置电压产生模块的第二输出端和本地偏置电路的第二输入端连接，以使全局偏置电压产生模块对本地偏置电路的两个输入端分别提供一个偏置电压；全局偏置电压产生模块产生的两个偏置电压的电压差与电源电压和地电压无关，在本地偏置电路上获得与电源电压和地电压无关，也即与电源压降无关的电流；所述本地偏置电路设有第一电流镜偏置电路，该电流镜偏置电路和电流源输出单元电路组成电流镜电路，将所述与电源压降无关的电流复制到电流源输出单元电路。
本发明的用于CMOS图像传感器的与电源压降无关的偏置电流源电路，具备如下有益效果：
1.本发明通过在全局偏置电压产生模块设置两个输出端向本地偏置电路的两个输入端分别提供一个偏置电压；全局偏置电压产生模块的两个输出端的电压差与电源电压和地电压无关，也即与电源压降无关，在本地偏置电路上获得一个与电源压降无关的电流，继而将该电流复制到电流源输出单元电路，实现给每列提供与电源压降无关的工作电流。
2.本发明通过全局偏置电压产生模块提供两个偏置电压，其中一个偏置电压采用LDO电路结构形式输出，另一个偏置电压采用第二电流镜偏置电路输出，为本地偏置电路的两个输入点分别提供一个偏置电压；所述第二电流镜偏置电路设有一个电流IREF，所述两个偏置电压在本地偏置电路产生一个只与晶体管尺寸比和IREF有关的电流。
3.本发明的两相不交叠时钟控制开关电路利用电容CN保持两端电压的能力，实现开关S11、S12导通时全局偏置电压产生模块给电容提供的压降在开关S21、S22导通时复制到本地偏置电路，从而实现本地偏置电路上获得一个与电源压降无关的电流，继而将该电流复制到电流源输出单元电路，实现给每列提供与电源压降无关的工作电流。
4.本发明在各列产生电源压降无关的工作电流，在保留现有方案中对地噪声的抑制效果的同时，也提高了对电源噪声的抑制效果。
附图说明
图1为现有技术中CMOS图像传感器的架构电路图；
图2为现有技术中一种改善偏置电流源受电源压降变化而变化问题的电路连接图；
图3为现有技术中对于图2电路的改进电路连接图；
图4为本发明的本地偏置电路的第一电流镜偏置电路和电流源输出单元电路连接图；
图5为本发明的一个实施例中一个全局偏置电压产生模块和多个电流源输出电路模块连接图；
图6为本发明的另一个实施例中一个全局偏置电压产生模块和多个电流源输出电路模块连接图；
图7为本发明的另一个实施例中时钟控制开关的时序状态图。
具体实施方式
下面结合具体实施例和附图对本发明进行进一步说明。
实施例一
参见图4和图5，本发明实施例提供的一种用于CMOS图像传感器的与电源压降无关的偏置电流源电路，包括全局偏置电压产生模块500和多个电流源输出电路模块400，所述电流源输出单元电路模块400，包括本地偏置电路404和电流源输出单元电路305；所述全局偏置电压产生模块500设有两个输出端，本地偏置电路404设有两个输入端(A和B)；全局偏置电压产生模块500的两个输出端与本地偏置电路404的两个输入端连接，用于对本地偏置电路404的两个输入端分别提供一个偏置电压；全局偏置电压产生模块产生的两个偏置电压的电压差与电源电压和地电压无关，在本地偏置电路404上获得与电源电压和地电压无关，也即与电源压降无关的电流；所述本地偏置电路404设有第一电流镜偏置电路306，该电流镜偏置电路和电路源输出单元电路305组成电流镜电路，将所述与电源压降无关的电流复制到电流源输出单元电路305，使电流源输出单元电路输出的工作电流与电源压降无关。
其中，所述第一电流镜偏置电路306包括NMOS管MNB1、NMOS管MNB2、NMOS管MNG0和NMOS管MN0；所述MNB1的源极与MNB2的漏极连接，所述MNB2的源极与地连接；MNB1的漏极、MNB1的栅极和MNB2的栅极连通；所述MNG0的源极与MN0的漏极连接，所述MN0的源极接地；MNG0的漏极和MN0的栅极连通，MNG0的栅极连接MNB2的栅极；
所述本地偏置电路设有的第一电流镜偏置电路306还包括PMOS管MP1和PMOS管MP2；所述MP1和MP2的源极相连；所述MP1的漏极和MNB1的漏极连接；所述MP2的漏极和MNG0的漏极连接；所述MP1和MP2的栅极连接本地偏置电路404的第二输入端。
所述电流源输出单元电路305由两个NMOS管,MNG1和MN1，串联组成，其中MNG1的栅极连接第一电流镜偏置电路306的MNG0的栅极，MN1的栅极连接第一电流镜偏置电路306的MN0的栅极，使本地偏置电路404和电流源输出单元电路305形成共源共栅电流镜电路以将MN0的漏极电流复制到电流源输出单元电路305。
电流源输出电路模块400中，出于性能、功耗和面积的综合考虑，电流源输出单元电路305为m个，m为大于1的整数；m取值也不宜太大，优选的m小于或等于10。虽然1个本地偏置电路404可以只连接1个电流源输出电路305的结构，使得每个电流源输出单元电路305都不会受地线上的寄生电阻(506、507、508和402，其中402表示m列内部每列间的寄生电阻)产生压降的影响；但是考虑到减小版图面积和功耗的目的，本实施例中采用了m个电流源输出电路共用一个共用偏置电路的结构，并且将m值设为8；因为每列的宽度与一个像素宽度相同，一般为几微米，寄生电阻402很小，产生电源压降也很小，其影响可以忽略。
在此基础上，本实施例提供的一种用于CMOS图像传感器的与电源压降无关的偏置电流源电路在实际应用中，每个全局偏置电压产生模块500的两个输出端连接多个电流源输出电路模块400，并且每个电流源输出电路模块内400设置m个电流源输出单元电路305，实现减小版图面积和功耗的目的。
在本实施例中，本地偏置电路404还包括NMOS管MNQ2，所述MNQ2的漏极连接电压源403，MNQ2的源极连接所述第一电流镜偏置电路306的MP1和MP2的源极；所述MNQ2的栅极连接本地偏置电路404的第一输入端。
在本实施例中，全局偏置电压产生模块500中包括低压差线性稳压器(LDO)电路501和第二电流镜偏置电路503；
由于本地偏置电路404工作时需要在两个输入点，A和B，分别提供一个偏置电压。本实施例使用全局偏置电压产生模块500产生两个偏置电压，其中一个偏置电压(与本地偏置电路404第一输入端A连接)采用LDO电路501结构形式产生，另一个偏置电压(与共用偏置电路404第二输入端B连接)采用第二电流镜偏置电路503产生。而且，第二电流镜偏置电路503设有一个电流IREF，使得本地偏置电路404的MN0的电流只与晶体管尺寸比和IREF有关。
所述LDO电路501包括一个运算放大器AMP、一个NMOS管MNQ0、电阻R1和电阻R2，所述运算放大器AMP的正向输入端为参考电压VREF,反向输入端502为电压信号反馈端，输出端连接NMOS管MNQ0的栅极；所述MNQ0的源极504和反向输入端502之间连接电阻R1，所述MNQ0的漏极连接电压源VDD，所述放大器的反向输入端502与地VSS之间连接电阻R2；
本实施例的LDO电路501中，电阻R2上产生的电压加在运算放大器AMP的反相输入端502，参考电压VREF加在运算放大器AMP的同相输入端；该电路产生图5中A点电压值，该电压与各电流输出模块400的电源电压403和地电压401无关，即与电源压降无关。
所述第二电流镜偏置电路503包括一个NMOS管MNQ1、一个PMOS管MP0和一个电流源IREF；所述MNQ1的漏极连接电压源VDD，MNQ1的栅极连接运算放大器AMP的输出端，MNQ1的源极505与所述MP0的源极连接，MP0的漏极通过电流源IREF连接地VSS，MP0的漏极和栅极连通；
MNQ1的栅极连接全局偏置电压产生模块500的第一输出端，MP0的栅极连接全局偏置电压产生模块500的第二输出端；所述全局偏置电压产生模块500的第一输出端与本地偏置电路404的第一输入端(A点)连接，全局偏置电压产生模块500的第二输出端与本地偏置电路404的第二输入端(B点)连接。
下面通过公式计算方式说明本实施例中各电流源输出单元电路305输出的电流Ibias_j，其中j表示1到m的整数，与本地电压源电压(403处电压)和本地地电压(401处电压)无关。
首先，通过设计保证所有的MOS管工作在饱和区，LDO电路501中运算放大器AMP构成的负反馈电路使得流经MNQ0源漏极的电流为
Figure BDA0002743155780000081
则A点电压：
Figure BDA0002743155780000082
式(1)中，假设VSS电压值为0V，Vth，Q0是MNQ0管的开启电压，
Figure BDA0002743155780000083
是NMOS管MNQ0的宽长比，KN是NMOS管的工艺参数；
第二电流镜偏置电路503中，MNQ1管的栅极和MP0管的栅极之间的电压差即A点和B点的电压差VA-VB，可如下式计算：
Figure BDA0002743155780000084
式(2)中，Vth，0是MP0管的开启电压，Vth，Q1是MNQ1管的开启电压，
Figure BDA0002743155780000085
和
Figure BDA0002743155780000086
分别是MP0和MNQ1的宽长比，KP是PMOS管的工艺参数；
本地偏置电路404中，MNQ2管的栅极和MP1管的栅极之间的电压差即A点和B点的电压差决定了流过MNQ2的电流ID，Q2，为了简便计算，假设MP1和MP2宽长相等，则VA-VB满足以下关系：
Figure BDA0002743155780000087
式(3)中，Vth，1是MP1管的开启电压，Vth，Q2是MNQ2管的开启电压，
Figure BDA0002743155780000088
分别是MNQ2的宽长比，
Figure BDA0002743155780000091
是MP1和MP2的宽长比。这里需要说明的是，MP1和MP2的尺寸并非必须相同，可根据具体情况调整。
由式(2)和(3)两个公式的右边相等，解出：
Figure BDA0002743155780000092
式(4)中，|Vth，0|＝|Vth，1|，Vth，Q1＝Vth，Q2，假设MOS管MP0的宽长比是MP1的2a倍，则MPQ1的宽长比是MPQ2的a倍，因此式(4)可以简化为：
Figure BDA0002743155780000093
由于MOS管MN1的宽长比是MN0的n倍，二分之一的MNQ2的电流镜像到Ibias_j，则
Figure BDA0002743155780000094
这个电流只与IREF和MOS管的宽长比有关，与电源和地电压无关，因此与电源压降无关。
最终电流源输出Ibias_j接到像素的SF管源极105，这个电流大小与电源压降无关。
需要说明的是本发明中的假设所有NMOS管的KN都相同，假设所有的PMOS管的KP都相同。
实施例二
考虑到实施例一的电路结构不适合在低电源电压下工作，提出实施例二对实施例一的电路结构进行改进。
参见图4、图6和图7，
本发明实施例提供的一种用于CMOS图像传感器的与电源压降无关的偏置电流源电路，包括全局偏置电压产生模块601和多个电流源输出电路模块600，所述电流源输出电路模块600，包括本地偏置电路605和电流源输出单元电路305，所述全局偏置电压产生模块601设有两个输出端，本地偏置电路605设有两个输入端，全局偏置电压产生模块601的两个输出端与本地偏置电路605的两个输入端连接，用于对共用偏置电路的两个输入端间提供一个与电源电压和地电压无关的偏置电压差，使本地偏置电路605获得一个与电源压降无关的电流；所述本地偏置电路605设有第一电流镜偏置电路306，用于将所述与电源电压和地电压无关的电流值复制到电流源输出单元电路305。
其中，第一电流镜偏置电路306NMOS管MNB1、NMOS管MNB2、NMOS管MNG0和NMOS管MN0，所述MNB1的源极与MNB2的漏极连接，所述MNB2的源极与地401(本地的地连接点)连接，MNB1的漏极、MNB1的栅极和MNB2的栅极连通；所述MNG0的源极与MN0的漏极连接，所述MN0的源极接地401，MNG0的漏极和MN0的栅极连通，MNG0的栅极连接MNB2的栅极；
所述本地偏置电路设有的第一电流镜偏置电路306还包括PMOS管MP1和PMOS管MP2；所述MP1和MP2的源极相连，并连接电源403(本地的电源连接点)；所述MP1的漏极和MNB1的漏极连接；所述MP2的漏极和MNG0的漏极连接；所述MP1和MP2的栅极连接。
所述电流源输出单元电路305由两个NMOS管,MNG1和MN1，串联组成，其中MNG1的栅极连接第一电流镜偏置电路306的MNG0的栅极，MN1的栅极连接第一电流镜偏置电路306的MN0的栅极，使本地偏置电路404和电流源输出单元电路305形成共源共栅电流镜电路以将MN0的漏极电流复制到电流源输出单元电路305。
电流源输出电路模块600中，所述电流源输出单元电路305为m个，m取值不宜太大，优选的m的值小于或等于10。
同实施例一相同，本实施例提供的一种用于CMOS图像传感器的与电源压降无关的偏置电流源电路在实际应用中，全局偏置电压产生模块601的两个输出端连接多个电流源输出电路模块600，并且每个电流源输出电路模块600内设置m个电流源输出单元电路305，实现减小版图面积和功耗的目的。
本实施例中，所述本地偏置电路605还包括两相不交叠时钟控制开关电路606，所述两相不交叠时钟控制开关电路606具有两个状态并且两个状态交替进行，一个状态为获取本地偏置电路605的两个输入端之间的压降，另一个状态为将获取到的压降提供给MP1的栅源两端和MP2的栅源两端。
具体的，两相不交叠时钟控制开关电路606包括时钟控制开关S11、时钟控制开关S12、时钟控制开关S21和时钟控制开关S22和一个电容CN,所述S11的一端分别与S21的一端和电容CN的一端连接，所述S21的另一端与MP1和MP2的源极连接；所述时钟控制开关S12的一端与S22的一端和电容CN的另一端连接，所述S22的另一端分别与MP1和MP2的栅极连接，所述S11的另一端连接本地偏置电路605的第一个输入端，S12的另一端连接本地偏置电路605的第二输入端。
本实施例中，全局偏置电压产生模块601包括一个PMOS管MP0和一个电流源IREF，所述MP0的源极连接电压源VDD，MP0的漏极通过电流源IREF连接地电压VSS，MP0的栅极和漏极连通；MP0的源极连接全局偏置电压产生模块601的第一输出端，MP0的栅极连接全局偏置电压产生模块601的第二输出端，全局偏置电压产生模块601的第一输出端和本地偏置电路605的第一输入端连接，全局偏置电压产生模块601的第二输出端和本地偏置电路605的第二输入端连接。
当初始化期间S11和S12闭合、S21和S22断开，电容CN的两端分别连接全局偏置电压产生模块601的两个输出端，全局偏置电压产生模块601为电容CN充电，电容CN获取一个与电源电压和地电压无关的电压差，在行读出期间S11和S12断开、S21和S22闭合，电容CN的两端分别连接MP1的栅源两端和MP2的栅源两端，实现将电容CN的两端的电压差提供给MP1的栅源两端和MP2的栅源两端，需要说明的是本实施例中，电容比较大，一般是pF级(1pF＝1x10-12F)，且时序需要一帧刷新一次，以使在电容CN的两端的电压差提供给MP1的栅源两端和MP2的栅源两端的过程中，电容CN的两端的电压差不因漏电等因素较小，由此因此的MP1和MP2上的电流变化较小可以忽略。
在此基础上，将MP1和MP2上的电流通过由第一电流镜偏置电路306和电流源输出单元电路305构成的共源共栅电流镜电路复制到电流源输出单元电路305，实现电流源输出单元电路305输出的电流Ibias_j与电源压降无关。
本实施例利用电容CN在开关切换的一瞬间上下电板的压降值不发生突变，实现开关S11、S12导通时全局偏置电压产生模块601给电容提供的压降在开关S21、S22导通时复制到本地偏置电路605，由于开关S11、S12导通时全局偏置电压产生模块601给电容两端提供的电压差与电源电压和地电压无关，所以开关S21、S22导通时电容CN给MP1的栅源两端和MP2的栅源两端提供的偏置电压与电源电压和地电压无关，使得通过MP1和MP2的电流值与电源电压和地电压无关，也即与电源压降无关，本地偏置电路605通过共源共栅结构的电流镜电路，将MP1和MP2上的电流复制到电流源输出单元电路305。
另外，当S11和S12闭合、S21和S22断开时，电容CN处于充电过程中，此时，由MOS管固有的寄生电容CP的电荷为MP1和MP2提供的偏置，寄生电容CP起到稳定电压的作用，虽然寄生电容会有漏电，由于时间很短，而且在充电过程中，像素处于也初始化期间，像素没有正常输出，所以对图像输出质量没有影响。
下面通过具体分析说明本实施例的电路连接实现了与电源压降无关的偏置电流。
控制S11、S12和S21、S22开关的时序是两相不交叠时钟，时序如图7所示。
首先，在初始化期间，将S11和S12闭合，将S21和S22断开，电容CN上下极板电压差为：
Figure BDA0002743155780000121
式(6)中，vth，0是MP0管的开启电压，
Figure BDA0002743155780000122
是MP0的长宽比。
然后，在行读出期间，将S11和S12断开，将S21和S22闭合，因为MP1和MP2的栅极(B点)为高阻点，CN上保存的电荷不会改变，电容CN上下极板电压差不变。MP0管、MP1管和MP2管的栅源电压完全相同，忽略MOS管沟道长度调制效应，通过MP1管电流由MP1管和MP0管的尺寸比和IREF决定，通过MP2管电流由MP2管和MP0管的尺寸比和IREF决定，与本地电源403和地401无关。如实施例一相同，经过共源共栅管MNG0、MN0、MN1和MNG1镜像后，电流源输出Ibias_j的电流只与MOS管尺寸比和IREF相关，与电源和地电压无关，因此与电源压降无关。
由于电容、MOS管漏电等原因会引起CN上保存电荷的变动，从而改变其两端电压，在下一个初始动作期间，需要将S11和S12闭合，将S21和S22断开，对电容CN进行充电。充电期间，MP1和MP2的栅极寄生电容CP仍保持原电位，为MP1和MP2提供偏置电压。由于这段时间处于初始动作期间，不进行信号读出，寄生电容CP上偏置电压精度引起的电流源输出的偏差不影响图像质量。
本发明不局限于上述具体的实施方式，本领域的普通技术人员从上述构思出发，不经过创造性的劳动，所做出的种种变换，均落在本发明的保护范围之内。

Claims (8)

1.用于CMOS图像传感器的与电源压降无关的偏置电流源电路，其特征在于：包括全局偏置电压产生模块和多个电流源输出电路模块；所述电流源输出电路模块，包括本地偏置电路和电流源输出单元电路；所述全局偏置电压产生模块设有第一输出端和第二输出端，本地偏置电路设有第一输入端和第二输入端；全局偏置电压产生模块的第一输出端与本地偏置电路的第一输入端连接，全局偏置电压产生模块的第二输出端和本地偏置电路的第二输入端连接；全局偏置电压产生模块的两个输出端为本地偏置电路的两个输入端分别提供一个偏置电压；全局偏置电压产生模块产生的两个偏置电压的电压差与电源电压和地电压无关，在本地偏置电路上获得与电源电压和地电压无关，也即与电源压降无关，的电流；所述本地偏置电路设有第一电流镜偏置电路，该电流镜偏置电路和电流源输出单元电路组成电流镜电路，将所述与电源压降无关的电流复制到电流源输出单元电路。
2.根据权利要求1所述的用于CMOS图像传感器的与电源压降无关的偏置电流源电路，其特征在于：
所述本地偏置电路设有的第一电流镜偏置电路包括NMOS管MNB1、NMOS管MNB2、NMOS管MNG0和NMOS管MN0；所述MNB1的源极与MNB2的漏极连接，所述MNB2的源极与地连接；MNB1的漏极、MNB1的栅极和MNB2的栅极连通；所述MNG0的源极与MN0的漏极连接，所述MN0的源极接地；MNG0的漏极和MN0的栅极连通，MNG0的栅极连接MNB2的栅极；
所述本地偏置电路设有的第一电流镜偏置电路还包括PMOS管MP1和MP2；所述MP1和MP2的源极相连；所述MP1的漏极和MNB1的漏极连接；所述MP2的漏极和MNG0的漏极连接；所述MP1和MP2的栅极相连，并且连接至本地偏置电路的第二输入端；
所述电流源输出单元电路由两个NMOS管,MNG1和MN1，串联组成，其中MNG1的栅极连接所述第一电流镜偏置电路的MNG0的栅极，MN1的栅极连接所述第一电流镜偏置电路的MN0的栅极；本地偏置电路和电流源输出单元电路形成共源共栅电流镜电路，将MN0和MNG0的漏极电流复制到电流源输出单元电路。
3.根据权利要求2所述的用于CMOS图像传感器的与电源压降无关的偏置电流源电路，其特征在于：所述电流源输出电路模块中，包含m个电流源输出单元电路,m为大于1且小于或等于10的整数。
4.根据权利要求3所述的用于CMOS图像传感器的与电源压降无关的偏置电流源电路，其特征在于：所述本地偏置电路还包括NMOS管MNQ2，所述MNQ2的漏极连接电压源，MNQ2的源极连接所述第一电流镜偏置电路的MP1和MP2的源极；所述MNQ2的栅极连接本地偏置电路的第一输入端。
5.根据权利要求4所述的一种用于CMOS图像传感器的与电源压降无关的偏置电流源电路，其特征在于：所述全局偏置电压产生模块中包括低压差线性稳压器(LDO)电路和第二电流镜偏置电路；
所述LDO电路包括一个运算放大器AMP、一个NMOS管MNQ0、电阻R1和电阻R2；所述运算放大器AMP的正向输入端为参考电压VREF,其反向输入端为电压信号反馈端，其输出端连接NMOS管MNQ0的栅极；所述MNQ0的源极和反向输入端之间连接电阻R1，所述MNQ0的漏极连接电压源，所述运算放大器AMP的反向输入端与地之间连接电阻R2；所述运算放大器AMP的输出端连接全局偏置电压产生模块的第一输出端；
所述第二电流镜偏置电路包括一个NMOS管MNQ1、一个PMOS管MP0和一个电流源IREF；所述MNQ1的漏极连接电压源，MNQ1的栅极连接运算放大器AMP的输出端，MNQ1的源极与所述MP0的源极连接，MP0的漏极通过电流源IREF连接地电压，MP0的漏极和栅极连通；MNQ1的栅极连接偏置电压产生模块的第一输出端，MP0的栅极连接偏置电压产生模块的第二输出端。
6.根据权利要求3所述的用于CMOS图像传感器的与电源压降无关的偏置电流源电路，其特征在于：所述本地偏置电路还包括PMOS管MP1、PMOS管MP2和两相不交叠时钟控制开关电路，所述MP1和MP2的源极连接电压源，MP1的漏极连接MNB1的漏极，MP2的漏极连接MNG0的漏极；所述两相不交叠时钟控制开关电路具有两个状态并且两个状态交替进行，一个状态为获取全局偏置电压产生模块的两个输出端之间的压降，另一个状态为将获取到的压降提供给MP1的栅源两端和MP2的栅源两端。
7.根据权利要求6所述的用于CMOS图像传感器的与电源压降无关的偏置电流源电路，其特征在于：所述两相不交叠时钟控制开关电路包括时钟控制开关S11、时钟控制开关S12、时钟控制开关S21和时钟控制开关S22和一个电容CN,所述S11的一端分别与S21的一端和电容CN的一端连接，所述S21的另一端与MP1和MP2的源极连接；所述时钟控制开关S12的一端与S22的一端和电容CN的另一端连接，所述S22的另一端分别与MP1和MP2的栅极连接，所述S11的另一端连接本地偏置电路的第一输入端，S12的另一端连接本地偏置电路的第二输入端。
8.根据权利要求7所述的用于CMOS图像传感器的与电源压降无关的偏置电流源电路，其特征在于：所述全局偏置电压产生模块包括一个PMOS管MP0和一个电流源IREF，所述MP0的源极连接电压源，MP0的漏极通过电流源IREF连接地电压，MP0的栅极和漏极连通；MP0的源极连接全局偏置电压产生模块的第一输出端，MP0的栅极连接全局偏置电压产生模块的第二输出端，全局偏置电压产生模块的第一输出端和本地偏置电路的第一输入端连接，全局偏置电压产生模块的第二输出端和本地偏置电路的第二输入端连接，以使全局偏置电压产生模块对本地偏置电路的两个输入端分别提供一个偏置电压；全局偏置电压产生模块产生的两个偏置电压的电压差与电源电压和地电压无关，在本地偏置电路上获得与电源电压和地电压无关，也即与电源压降无关的电流；所述本地偏置电路设有第一电流镜偏置电路，该电流镜偏置电路和电流源输出单元电路组成电流镜电路，将所述与电源压降无关的电流复制到电流源输出单元电路。
CN202011157295.5A 2020-10-26 2020-10-26 用于cmos图像传感器的与电源压降无关的偏置电流源电路 Pending CN112099564A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011157295.5A CN112099564A (zh) 2020-10-26 2020-10-26 用于cmos图像传感器的与电源压降无关的偏置电流源电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011157295.5A CN112099564A (zh) 2020-10-26 2020-10-26 用于cmos图像传感器的与电源压降无关的偏置电流源电路

Publications (1)

Publication Number Publication Date
CN112099564A true CN112099564A (zh) 2020-12-18

Family

ID=73784883

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011157295.5A Pending CN112099564A (zh) 2020-10-26 2020-10-26 用于cmos图像传感器的与电源压降无关的偏置电流源电路

Country Status (1)

Country Link
CN (1) CN112099564A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023246533A1 (zh) * 2022-06-23 2023-12-28 华为技术有限公司 一种显示电路、显示方法、显示装置及电子设备

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023246533A1 (zh) * 2022-06-23 2023-12-28 华为技术有限公司 一种显示电路、显示方法、显示装置及电子设备

Similar Documents

Publication Publication Date Title
JP4703133B2 (ja) 内部電圧発生回路および半導体集積回路装置
US7482845B2 (en) Output buffer circuit
JP4844619B2 (ja) 半導体メモリ装置
JP2002189454A (ja) 電源回路、液晶装置及び電子機器
JP3482908B2 (ja) 駆動回路、駆動回路システム、バイアス回路及び駆動回路装置
EP1654723A1 (en) Circuit for signal amplification and use of the same in active matrix devices
US6980194B2 (en) Amplitude conversion circuit for converting signal amplitude
CN112099564A (zh) 用于cmos图像传感器的与电源压降无关的偏置电流源电路
US8773195B2 (en) Semiconductor device having a complementary field effect transistor
JP2000260186A (ja) 半導体スタティックメモリ
CN113504806B (zh) 电流基准电路、芯片及电子设备
JP2818974B2 (ja) 基準電圧発生器
KR19990014027A (ko) 중간전위생성회로
US6483384B1 (en) High speed amplifier
CN214202194U (zh) 用于cmos图像传感器的与电源压降无关的偏置电流源
JPH08335881A (ja) 相補型電流源回路
JP4069963B2 (ja) Ｍｏｓトランジスタ敷居値補償回路及びこれを備えたフリップフロップ型センスアンプ
JPH11259052A (ja) 液晶表示装置の駆動回路
CN114545809B (zh) 控制电路和延时电路
CN114545807B (zh) 控制电路和延时电路
JP5649793B2 (ja) 半導体装置
US7737781B2 (en) Differential amplifier and input circuit using the same
US7961037B2 (en) Intermediate potential generation circuit
CN110888483A (zh) 基于动态零点补偿电路的电子器件
TWI851320B (zh) 半導體裝置及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination