CN105206671B - 具有不同局部跨导的半导体开关器件 - Google Patents

具有不同局部跨导的半导体开关器件 Download PDF

Info

Publication number
CN105206671B
CN105206671B CN201510347674.3A CN201510347674A CN105206671B CN 105206671 B CN105206671 B CN 105206671B CN 201510347674 A CN201510347674 A CN 201510347674A CN 105206671 B CN105206671 B CN 105206671B
Authority
CN
China
Prior art keywords
region
switchable control
gate
switchable
active area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510347674.3A
Other languages
English (en)
Other versions
CN105206671A (zh
Inventor
C·法赫曼
E·维西诺瓦斯奎兹
A·威尔梅洛斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Priority to CN202110545832.1A priority Critical patent/CN113241344B/zh
Publication of CN105206671A publication Critical patent/CN105206671A/zh
Application granted granted Critical
Publication of CN105206671B publication Critical patent/CN105206671B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7839—Field effect transistors with field effect produced by an insulated gate with Schottky drain or source contact
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0882—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/6634—Vertical insulated gate bipolar transistors with a recess formed by etching in the source/emitter contact region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明的各个实施例涉及具有不同局部跨导的半导体开关器件。一种半导体器件包括半导体衬底，该半导体衬底具有外缘、限定出有源面积区域的多个可开关控制单元、和布置在限定出该有源面积区域域的可开关控制单元与外缘之间的边缘端接区域。每个可开关控制单元包括本体区域、栅极电极结构和源极区域。由可开关控制单元限定出来的该有源面积区域至少包括具有第一跨导的第一可开关控制区域并且至少包括具有第二跨导的第二可开关控制区域，该第二跨导与该第一跨导不同。

Description

具有不同局部跨导的半导体开关器件
技术领域
此处描述的各个实施例涉及半导体器件，并且具体地涉及半导体开关器件诸如半导体功率开关，其具有不同局部单元布局和尤其是局部不同的跨导。而且，此处描述的实施例涉及一种位于半导体器件的有源面积区域(area)中的可开关控制单元的单元布局。
背景技术
具有大芯片面积区域的半导体开关器件设置有栅极信号发射体或者栅极槽道(gate runner)结构诸如栅极焊盘、栅极环、或者栅极指，以便将外部电路系统提供的外部开关信号传输至布置在半导体开关器件的有源面积区域中的一套可开关控制(switchable)单元。
位于芯片面积区域中的栅极金属化结构所在的外缘处或者附近的单元，可以在外部开关信号可以到达位于芯片面积区域的内部区域(region)中的可开关控制单元之前，就接收到该外部开关信号。具体地，如果瞬时开关信号发生短的时间段，那么仅仅对接近栅极信号发射体的这些单元寻址，从而由此切换。因此，接近栅极信号发射体的单元必须传送(carry)满载电流，这可以使每单元的电流高于额定电流。而且，外部开关信号的跨芯片面积区域的这种不均匀(inhomogeneous)分布，可以防止可开关控制单元同时切换。由此，不能确保可开关控制单元的同时操作，从而可以发生不均匀开关。
有鉴于此，需要进行改进。
发明内容
根据一个实施例，一种半导体器件包括半导体衬底，该半导体衬底具有外缘、限定出有源面积区域的多个可开关控制单元、和布置在限定出该有源面积区域的可开关控制单元与该外缘之间的边缘端接区域，其中每个可开关控制单元包括本体区域、栅极电极结构和源极区域。源极金属化结构与可开关控制单元的源极区域欧姆接触。栅极金属化结构与可开关控制单元的栅极电极结构欧姆接触。由可开关控制单元限定出的有源面积区域至少包括具有第一跨导的第一可开关控制区域并且至少包括具有第二跨导的第二可开关控制区域，该第二跨导与该第一跨导不同。
根据一个实施例，一种半导体器件包括半导体衬底，该半导体衬底具有外缘、限定出有源面积区域的多个可开关控制单元、和布置在限定出该有源面积区域的可开关控制单元与该外缘之间的边缘端接区域，其中每个可开关控制单元包括本体区域、栅极电极结构和源极区域。源极金属化结构与可开关控制单元的源极区域欧姆接触。栅极金属化结构与可开关控制单元的栅极电极结构欧姆接触。由可开关控制单元限定出的有源面积区域至少包括具有相应沟道区域的至少一个第一可开关控制区域，每个该相应沟道区域具有第一沟道宽度，并且至少包括具有相应沟道区域的第二可开关控制区域，每个该相应沟道区域具有与该第一沟道宽度不同的第二沟道宽度。
根据一个实施例，一种用于制作半导体器件的方法包括：提供具有外缘、有源面积区域、和布置在该有源面积区域与该外缘之间的边缘端接区域的半导体衬底；在有源面积区域中形成多个可开关控制单元，其中每个可开关控制单元包括本体区域、栅极电极结构和源极区域，其中由可开关控制单元限定出的有源面积区域至少包括具有第一跨导的第一可开关控制区域并且至少包括具有第二跨导的第二可开关控制区域，该第二跨导与该第一跨导不同；形成与可开关控制单元的源极区域欧姆接触的源极金属化结构；以及形成与可开关控制单元的栅极电极结构欧姆接触的栅极金属化结构。
本领域的技术人员在阅读以下详细说明和对应附图时会认识到附加的特征和优点。
附图说明
附图中的部件并不一定是按比例绘制而成，而是将重点放在图示本发明的原理上。而且，在附图中，相同的附图标记指定对应部分。
图1图示了根据一个实施例的具有由边缘端接区域围绕的主可开关控制区域的半导体开关器件。
图2图示了根据一个实施例的具有第一可开关控制区域和布置在第一可开关控制区域与边缘端接区域之间的第二可开关控制区域的半导体开关器件。
图3图示了根据又一实施例的设置在半导体衬底中的半导体开关器件，其中栅极金属化结构包括栅极指。
图4是根据又一实施例的在图3中示出的半导体开关器件的示意图，其中第二可开关控制区域设置为接近栅极金属化结构。
图5是根据一个实施例的可开关控制单元在边缘端接区域处或者靠近边缘端接区域处的布局的示意图。
图6是根据另一实施例的可开关控制单元在第一可开关控制区域与第二可开关控制区域之间的过渡区域中的布局的示意图。
图7图示了根据又一实施例的可开关控制单元在过渡区域中的布局的细节。
图8图示了根据又一实施例的用于修改可开关控制单元的布局的遮蔽掩膜。
图9A是根据一个实施例的可开关控制单元阵列的部分的侧截面图。
图9B是根据另一实施例的可开关控制单元阵列的部分的侧截面图。
图10图示了根据另一实施例的具有第一可开关控制区域和布置在第一可开关控制区域与边缘端接区域之间的第二可开关控制区域的半导体开关器件。
图11图示了根据又一实施例的具有第一可开关控制区域、第二可开关控制区域、第三可开关控制区域和第四可开关控制区域的半导体开关器件。
图12图示了根据一个实施例的半导体器件的开关行为。
图13图示了局部修改的栅极漏极电容的效果。
图14A和图14B图示了根据一个实施例的具有不同沟道宽度的不同单元布局。
图15示出了根据一个实施例的从顶视图看的半导体开关器件的单独的单元的布置。
图16A和图16B图示了根据一个实施例的用于形成半导体开关器件的介电层和栅极电极结构的工艺。
图17A和图17B图示了根据一个实施例的用于形成半导体开关器件的本体区域的工艺。
图18A和图18B图示了根据一个实施例的用于形成半导体开关器件的本体区域的另一些工艺。
图19A和图19B图示了根据一个实施例的用于形成半导体开关器件的源极区域的工艺。
图20A和图20B图示了根据一个实施例的用于形成半导体开关器件的源极区域的另一些工艺。
图21A和图21B图示了根据一个实施例的用于形成半导体开关器件的源极接触开口的工艺。
图22A和图22B图示了根据一个实施例的用于形成半导体开关器件的源极接触的工艺。
图23A和图23B图示了根据一个实施例的用于形成半导体开关器件的源极金属化结构的过程。
图24是图示了根据一个实施例的半导体开关器件的断开行为的图表。
图25是图示了根据一个实施例的半导体开关器件的导通行为的图表。
图26描绘了根据一个实施例的在特定布置中具有第一可开关控制单元和第二可开关控制单元的半导体开关器件。
图27描绘了根据一个实施例的在另一特定布置中具有第一可开关控制单元和第二可开关控制单元的半导体开关器件。
图28描绘了根据另一实施例的在又一具体布置中具有第一可开关控制单元和第二可开关控制单元的半导体开关器件。
图29图示了根据又一实施例的具有被细分为具有不同可开关控制单元的区域的有源单元面积区域的半导体开关器件。
图30图示了根据又一实施例的有源面积区域被细分为有不同单元布局的两个单元面积区域的半导体开关器件。
图31图示了限定跨导gm的在小信号漏极电流与栅极漏极电压之间的关系。
具体实施方式
在以下详细说明中，参考对应附图，这些附图构成该详细说明的一部分，并且在这些附图中以图示的方式示出了可以实践本发明的特定实施例。在这点上，参考所描述的附图的定向来使用方向性术语，诸如“顶”、“底”、“前”、“后”、“首”、“尾”、“横向”、“竖直”等。因为实施例的部件可以定位为多个不同的定向，所以方向性术语的使用出于图示之目的，并且不构成任何限制。要理解，也可使用其他实施例，并且在不脱离本发明的范围的情况下可以做出结构上或逻辑上的改变。因此，以下详细说明不应被视为具有限制性意义，并且本发明的范围由所附权利要求书限定。所描述的实施例使用特定语言，但是该特定语言不应该视为是对所附权利要求书的范围进行限制。
现在将详细参考各个实施例，在附图中图示了这些实施例中的一个或者多个示例。每个示例均以说明性的方式提供，而不是作为对本发明的限制。例如，图示或者描述为一个实施例的部分的特征可以用于其他实施例，或者可以与其他实施例结合，以产生另一实施例。本发明意在包括这类修改和变型。通过使用特定语言对示例进行描述，该特定语言不应该视为是对所附权利要求书的范围进行限制。附图未按比例绘制而成，并且仅仅用作图示之目的。为清楚起见，如果没有另行说明，那么在不同附图中，相同的附图标记指定相同的元件或者制造步骤。
在本说明书中，半导体衬底的第二表面被认为是由半导体衬底的下表面或背侧表面形成，而第一表面被认为是由半导体衬底的上表面、正表面或者主表面形成。因此，在本说明书中使用的术语“在...上方”和“在...下方”描述了在考虑到该定向时一个结构性特征相对于另一结构性特征的位置。
在本说明书的上下文中，应该将术语“MOS”(金属氧化物半导体)理解为包括更广义的术语“MIS”(金属绝缘体半导体)。例如，应该将术语MOSFET(金属氧化物半导体场效应晶体管)理解为也包括这样的FET，该FET具有不是氧化物的栅极绝缘体，即，术语MOSFET分别用于更广义的术语意义IGFET(绝缘栅极场效应晶体管)和MISFET(金属绝缘体半导体场效应晶体管)。应该将用于MOSFET的栅极材料的术语“金属”理解为包括导电材料诸如，但不限于，金属、合金、掺杂多晶硅半导体和金属半导体化合物诸如金属硅化物。
场效应控制开关器件诸如金属氧化物半导体场效应晶体管(MOSFET)或者绝缘栅极双极晶体管(IGBT)已经用于各种应用中，包括作为开关用在电源和功率变换器、电动汽车、空调、甚至立体音响系统中。尤其是针对能够开关大电流和/或能够在高电压下操作的功率装置，在导通状态下常常期望低电阻。这意味着，例如，对于待开关的给定电流，期望跨导通FET的电压降，例如源极漏极电压，为低。另一方面，常常也将在FET断开或换向(commutate)期间发生的损耗保持为小，以使总损耗最小化。
在本说明书中使用的术语“半导体功率开关”描述了一种在单芯片上的具有高电压和/或高电流开关能力的半导体器件。换言之，功率半导体器件旨在用于高电流，通常为安培级。在本说明书内，术语“半导体功率开关”、“半导体开关器件”和“功率半导体器件”同义地使用。
在本说明书的上下文中，术语“有源单元区域”或者“有源面积区域”描述了一种半导体开关器件的半导体衬底的区域，在该区域中布置有传送负载电流的可开关控制单元。在有源面积区域中的可开关控制单元限定半导体开关器件的开关行为。特别地，有源面积区域可以至少包括主可开关控制区域或第一可开关控制区域以及第二可开关控制区域，可选地包括大于两个的不同的可开关控制区域。在不同的可开关控制区域中的可开关控制单元可以在至少一个物理性质方面(诸如，跨导)彼此不同。这些单元也可以在有源面积区域的不同可开关控制区域中具有不同的单元布局。有源面积区域的不同可开关控制区域也称为有源面积区域的“子区域”，并且描述了具有与其他子区域的可开关控制单元的物理性质不同的物理性质的可开关控制单元或者可开关控制单元的部分的区域。具体地，不同的子区域可以制造为具有不同的沟道宽度，从而使得单独的可开关控制单元或者一组单独的可开关控制单元的局部跨导与另一单独的可开关控制单元或者另一组单独的可开关控制单元的局部跨导不同。
在本说明书的上下文中，术语“单元间距”或者“纵向间距”描述了在有源面积区域中的可开关控制单元沿着可开关控制单元的纵向延伸的间距。
在本说明书的上下文中，术语“栅极电极结构”描述了一种紧挨着半导体衬底布置并且通过介电区域或者介电层与该半导体衬底绝缘的导电结构。当看向半导体衬底的表面上时，栅极电极结构覆盖半导体器件的不同区域诸如本体区域和漂移区域。栅极电极结构包括可开关控制单元的紧挨着本体区域的栅极电极，并且还包括在彼此电连接的相邻栅极电极之间的电连接。栅极电极配置为：例如通过在可开关控制单元的相应源极区域与漂移区域之间的本体区域中电场介导地形成“反型沟道”，来形成并且/或者控制沟道区域的导电率。当形成反型沟道时，通常改变，即反转，沟道区域的导电类型，以在源极与漏极区域之间形成单极电流路径。方便地，栅极电极结构常常指栅极多晶硅。所有可开关控制单元的栅极电极结构通常彼此相连或连续，以彼此欧姆接触。
用于在栅极电极与本体区域之间形成介电区域或介电层的介电材料的示例包括，但不限于，氧化硅(SiO2)、氮化硅(Si3N4)、氮氧化硅(SiOxNy)、氧化锆(ZrO2)、氧化钽(Ta2O5)、氧化钛(TiO2)和氧化铪(HfO2)、以及上述的组合(包括不同绝缘材料的堆叠)。
术语“电连接”描述了在两个元件之间的欧姆连接。
在本说明书的上下文中，术语“栅极信号发射体”描述了一种将外部开关信号传输至可开关控制单元的栅极电极结构的电极配置。在本说明书内，术语“栅极金属化结构”和“栅极信号发射体”同义地使用。通常，栅极金属化结构形成在栅极电极结构上，以改进开关信号的分布。例如，栅极电极结构由多晶硅形成，并且可以具有覆盖有源面积区域的网状结构，而栅极金属化结构形成在半导体器件的外围中(例如，在边缘端接面积区域中)的栅极电极结构上并且与该栅极电极结构欧姆接触。栅极金属化结构可以包括，例如，栅极环、或者栅极环和从该栅极环延伸到有源面积区域中的栅极指。栅极电极结构的网状结构包括用于源极接触的开口。栅极信号发射体通常具有比栅极电极结构更低的比电阻。例如，栅极信号发射体可以由比栅极电极结构更导电的材料制成，以及/或者可以制得比栅极电极结构更厚以减小电阻。栅极信号发射体可以由金属、金属合金、或者金属层堆叠制成。
在本说明书中，n掺杂指的是第一导电类型，而p掺杂指的是第二导电类型。可替代地，半导体器件可以形成有相反的掺杂关系，从而使得第一导电类型可以是p掺杂并且第二导电类型可以是n掺杂。而且，一些附图通过掺杂类型旁边指示“-”或者“+”来图示相对的掺杂浓度。例如，“n-”表示小于“n”掺杂区域的掺杂浓度的掺杂浓度，而“n+”掺杂区域具有比“n”掺杂区域更大的掺杂浓度。然而，除非另有说明，否则指示相对掺杂浓度不意味着相对掺杂浓度相同的掺杂区域必须具有绝对相同的掺杂浓度。例如，两个不同的n+掺杂区域可以具有不同的绝对掺杂浓度。这也适用于例如n+掺杂区域和p+掺杂区域。
在本说明书的上下文中，术语“栅极漏极电容”描述了形成在单独的可开关控制单元的栅极电极结构与漏极区域之间的电容。特别地，栅极漏极电容CGD可以取决于在有源面积区域中的栅极电极结构的比覆盖率(coverage ratio)。如果设计有不同的几何形状，那么与位于有源面积区域的更中央面积区域中的可开关控制单元的栅极漏极电容相比，位于有源面积区域的更外芯片面积区域处的可开关控制单元可以具有更大的栅极漏极电容。可开关控制单元的栅极漏极电容可以受在该单元所在位置处的栅极连接的多晶硅覆盖范围(coverage)的影响。
在本说明书的上下文中，术语“比覆盖率”描述了在给定区域(单位面积区域)中被栅极电极结构覆盖的面积区域与该给定区域(单位面积区域)的总面积区域之比率。单位面积区域可以是，例如，单个可开关控制单元的面积区域。在这种情况下，比覆盖率由所述单元的栅极电极结构的面积区域与所述可开关控制单元的总面积区域之比率限定。比覆盖率影响栅极漏极电容。通常，比覆盖率越高，针对给定区域的栅极漏极电容越高。然而，给定区域不需要对应于单个可开关控制单元。栅极电极结构的覆盖范围常常指的是栅极多晶硅覆盖范围。
具体地，与位于有源面积区域的更远离半导体器件的栅极金属化结构的区域中的可开关控制单元相比，位于有源面积区域的更接近该栅极金属化结构的区域中的可开关控制单元的比覆盖率可以不同。
当描述可开关控制单元为更接近栅极金属化结构时，这可以指相应可开关控制单元至栅极金属化结构(或者栅极发射体)的几何距离，或者指该可开关控制单元体验的栅极电阻的电值。例如，可开关控制单元布置得越接近栅极金属化结构，其栅极电阻越低。由于栅极结构的电阻也取决于布置在栅极金属化结构与具体可开关控制单元之间的可开关控制单元的布局而变化，所以两个特定可开关控制单元的栅极电阻可以不同，即使两者具有至栅极金属化结构相同的几何距离。因此，“更接近栅极金属化结构”描述了，当使用电阻的图像(picture)时，具体的可开关控制单元具有比另一具体的可开关控制单元更低的栅极电阻。
场效应晶体管(FET)的阈值电压(通常缩写为Vth)是FET的导电性质明显改变时的栅极源极电压的值，随着增加栅极源极电压，在增强型器件的情况下从非导电至导电，或者在耗尽型器件的情况下从导电至非导电。阈值电压也称为夹断电压。对于增强型器件，当在栅极电极与源极区域之间的电压大于阈值电压Vth时，在本体区域的紧挨着介电区域或介电层的沟道区域中形成反型沟道。在阈值电压下，形成在本体区域中的沟道区域开始在晶体管的源极接触与漏极接触之间建立欧姆连接。低于该阈值电压时，FET是非导电的。由此，阈值电压Vth常常指在形成晶体管结构的源极和漂移或漏极的第一导电类型的两个半导体区域之间发生单极电流流动所需的最小栅极电压。
在本说明书的上下文中，术语“跨导”描述了可开关控制单元的输出电流与该可开关控制单元的输入电压相比的斜率(slope)或者局部梯度。换言之，术语“跨导”描述了以电导率单位，诸如“西门子”或者“1/欧姆”，表示的物理值，该物理值表示放大器增益。小信号漏极电流id＝ΔID与栅极漏极电压vgs＝ΔVGS之比率可以表示为跨导gm，从而使得：
Figure BDA0000742339160000101
例如，如图31所示。而且，可以按每单位面积区域限定“比跨导”。该单位面积区域可以大于单个可开关控制单元的面积区域。使用比跨导(每单位面积区域的跨导)更适用于具有局部不同的单元几何形状和单元大小的半导体器件。
在本上下文中，与具有更高单元跨导的可开关控制单元相比，具有低单元跨导的可开关控制单元可以展示出更慢的开关行为。
参考图1，对具有设置在半导体衬底301中的多个可开关控制单元101的半导体开关器件300的第一实施例进行描述。半导体开关器件300具有有源面积区域10，该有源面积区域具有由边缘端接区域600围绕的主可开关控制区域或第一可开关控制区域100。
半导体衬底301包括外缘604、有源面积区域10、和布置在有源面积区域10与外缘604之间的边缘端接区域600。可开关控制单元101布置在有源面积区域10内，并且限定出有源面积区域10。每个可开关控制单元101可以包括栅极电极结构和源极区域。而且，设置有源极金属化结构，该源极金属化结构通过延伸通过在栅极电极结构中的开口的相应接触而与可开关控制单元101的源极区域欧姆接触。而且，每个可开关控制单元101包括本体区域，在该本体区域中，反型沟道可以通过施加至栅极电极的电压形成，并且/或者受该电压控制。
非有源单元201位于边缘端接区域600中。非有源单元201是不可开关控制的或者不能够传送负载电流。虽然非有源单元201不会对负载电流产生贡献，但是这些非有源单元201因为工艺原因而形成、并且促进在边缘端接面积区域600中的电压释放。
在高d(VDS)/dt的情况(其中VDS是漏极源极电压)下，或者在半导体器件的本体二极管换向的情况下，存在从边缘端接区域600贡献的大(空穴)电流。接近边缘端接区域600的单元收集该电流。如果大空穴电流正沿着n掺杂源极区域流动，那么其可以触发电子从n区域发射到p掺杂本体区域中。该发射会引起极高的电流并且破坏半导体器件。为了防止这种情况，在有源面积区域10的外边界处的单元常常设计为没有n掺杂源极区域，从而使得它们不能对负载电流产生贡献。因此，这些单元201是“非有源”的。
在本实施例中，栅极金属化结构305形成在有源面积区域10外部的区域中，并且包括栅极环或栅极槽道304和栅极焊盘302。
半导体开关器件可以包括，但不限于，MOS(金属氧化物半导体)晶体管诸如MIS(金属绝缘体半导体)器件。具体地，多个可开关控制单元可以形成晶体管，该晶体管选自由MOSFET、MISFET、IGBT、SJFET(超结FET)和上述的任意组合组成的组。SJFET是补偿器件。因此，MOSFET(金属氧化物半导体场效应晶体管)可以包括栅极绝缘体，例如，氧化物。栅极金属化结构305可以包括栅极槽道结构或栅极环、栅极焊盘、栅极指、或者上述的任意组合。栅极电极结构可以包括高掺杂多晶硅。栅极金属化结构305可以包括金属、金属合金和金属层堆叠中的至少一种。根据又一的修改例，栅极金属化结构305可以具有比栅极电极结构更高的比导电率。
形成在单个芯片中的半导体开关器件可以具有高电压和/或高电流开关能力，该能力是由单独的可开关控制单元101的布局和设置在半导体芯片上的一组可开关控制单元101的开关过程的组合引起的。从而，如果单独的可开关控制单元的开关行为可以得到有效控制，那么这类半导体功率开关就可以用于许多应用中。
不均匀开关可以具体地发生短的时间段或者短的开关过程，其中主要对接近栅极信号发射体的(例如接近栅极金属化结构的)这些可开关控制单元进行开关。例如，在可开关控制单元的栅极处由漏极源极电压的快速改变而引起的寄生电流，可以在栅极处生成短时电压增加。栅极源极电压VGS可以达到通过以下等式(1)给出的值。
Figure BDA0000742339160000121
其中RG是栅极电阻，CGD是局部栅极漏极电容，以及dV/dt是电压变化率。如上面所描述的，栅极结构不仅形成实际的栅极电极，也形成至栅极金属化结构的电连接，以分布栅极信号。由于栅极电极结构具有给定的比电阻(Ω/mm2)，所以，由于与栅极金属化结构305的距离更大的影响，主要由栅极电极结构限定的电阻RG，针对更远离栅极金属化结构305的可开关控制单元101比针对布置得更接近栅极金属化结构305的可开关控制单元101更高。在特定情况下，例如，在雪崩模式中，不同的栅极电阻RG使可开关控制单元101在不同的时间点处导电，从而使得在该过渡时间期间，通过半导体器件的全部电流由已经为导电状态的少数可开关控制单元101传送。这可以导致这些可开关控制单元101的局部过应力。通常，首先使在靠近栅极金属化结构305或者边缘端接区域600的区域中的可开关控制单元导电，并且因此必须传送大约全部的开关电流，而在有源面积区域10的更中央的可开关控制区域中的可开关控制单元101则不开关或者不完全开关，或者在稍后开关。该不均匀行为有时称为电流分流或者形成电流丝(filament)。电流丝的形成加压于所涉及的可开关控制单元，并且可以使器件不可操作。
根据可以与此处描述的其他实施例结合的实施例，位于靠近边缘端接区域600和栅极信号反射器305的可开关控制单元的物理性质可以与位于有源面积区域10的更加中央的可开关控制单元101的物理性质不同。该修改用于至少部分地补偿不均匀的栅极信号穿透(penetration)。通常，将布置得更接近栅极信号发射体305的可开关控制单元10的开关延迟，从而使得栅极信号在接近栅极信号发射体305的可开关控制单元101变为导电之前，可以更深地穿透到有源面积区域10中。这增加了可开关控制单元101的数目，该可开关控制单元101在由短期(short period)开关信号所限定的短时期期间导通(变为导电)。可以避免或者至少减小在为导电状态的可开关控制单元101所在区域中的局部过应力。
根据一个实施例，局部变化的性质为跨导。例如，由可开关控制单元限定出的有源面积区域可以至少包括具有第一跨导的第一可开关控制区域并且至少包括具有第二跨导的第二可开关控制区域，该第二跨导与该第一跨导不同。
根据一个实施例，局部变化的物理性质为栅极漏极电容。布置得更接近栅极金属化结构305的可开关控制单元101的栅极电极结构，可以具有与布置得更远离栅极金属化结构305的可开关控制单元101的栅极电极结构的单元布局不同的单元布局。例如，布置得更接近栅极金属化结构305的可开关控制单元101的比覆盖率，可以大于布置得更远离栅极金属化结构305的可开关控制单元101的比覆盖率。通常，通过改变单元布局诸如单元大小或者间距，可以修改该比覆盖率。
根据一个实施例，跨导是唯一变化的物理性质。在另外的实施例中，跨导和栅极漏极电容两者均是变化的。
例如，位于更接近栅极金属化结构的可开关控制单元202可以具有比位于更远离栅极金属化结构的可开关控制单元101的跨导更低的跨导。在另外的实施例中，位于更接近栅极金属化结构的可开关控制单元202可以具有比位于更远离栅极金属化结构的可开关控制单元101的跨导更高的跨导。
根据可以与此处描述的其他实施例结合的另外的实施例，局部变化的物理性质是用于补偿变化信号穿透的阈值电压Vth。位于更接近栅极金属化结构305的可开关控制单元101可以具有比位于更远离栅极金属化结构305的可开关控制单元101的阈值电压Vth更高的阈值电压Vth。具体地，可开关控制单元101的阈值电压可以在2伏特至7伏特的范围内，并且特别地，针对位于接近栅极金属化结构305的可开关控制单元101可以在4伏特至5.5伏特之间，以及针对位于更远离栅极金属化结构305的可开关控制单元101可以在3伏特至3.5伏特。在不同子区域之间的阈值电压之差，可以是至少0.2mV，并且通常在0.5V至2V之间。
根据可以与此处的其他实施例结合的一个实施例，可开关控制区域101的位于更接近栅极金属化结构305的本体区域可以具有比可开关控制区域101的位于更远离栅极金属化结构305的本体区域的掺杂浓度更高的掺杂浓度(例如，附加的p注入)。例如，有源面积区域10可以包括多个可开关控制单元101，每个可开关控制单元101可以具有源极区域和本体区域，其中每个可开关控制单元101具有特定本体注入浓度，并且其中布置在有源面积区域10的外区域中的可开关控制单元101的本体注入浓度比在有源面积区域10的由该外区域围绕的中央区域中的本体注入浓度更高。本体区域的通常掺杂水平是在1017/cm3的区域中。位于更接近栅极金属化结构305的可开关控制单元101的本体区域可以具有比位于更远离栅极金属化结构305的可开关控制单元101的本体区域的掺杂浓度高出约5％至100％的掺杂浓度。
图2图示了根据另一实施例的具有第一可开关控制区域100和布置在第一可开关控制区域100与边缘端接区域600之间的第二可开关控制区域的半导体开关器件300a。第一可开关控制区域100包括多个第一可开关控制单元101，而第二可开关控制区域200包括多个第二可开关控制单元202。第二可开关控制区域200可以至少部分地围绕第一可开关控制区域100，如图2所图示的。
可替代地，第一可开关控制区域100可以至少部分地围绕第二可开关控制区域200。从而，当从顶视图上看时，由栅极金属化结构305和栅极焊盘形成的栅极信号发射体可以布置在半导体器件的中央部分中。
可开关控制单元101、202具有给定布局，并且当看向半导体衬底上时，可以由单个连续的或相连的源极区域限定。可开关控制单元101、202的大小在有源面积区域10中可以变化。根据一个实施例，有源面积区域10可以包括大小和/或布局不同的可开关控制单元101、202，或者可以包括大小相同但是布局不同的可开关控制单元101、202。一个示例是所谓的条状(strip)布局，其中源极区域具有长条形状。由于条可以较长，并且当看向半导体衬底上时，甚至可以从边缘端接面积区域600的第一侧延伸到边缘端接面积区域600的与第一侧相对的第二侧，所以单个可开关控制单元101、202可以从第一可开关控制区域100延伸至第二可开关控制区域200。在这种情况下，可开关控制单元的一部分形成第一可开关控制区域100的部分，而可开关控制单元的另一部分形成第二可开关控制区域200的部分。这种可开关控制单元101则将具有物理性质不同的部分。因此，在第一与第二可开关控制区域100、200之间的边界不需要与单独的可开关控制单元101、202的位置和边界相关。
在另外的实施例中，单独的可开关控制单元可以完全形成第一可开关控制区域100的部分或者第二可开关控制区域200的部分，或者甚至如果形成有三个不同的可开关控制区域则是第三可开关控制区域的部分。在这种情况下，每个可开关控制区域具有给定的比跨导，其中不同可开关控制区域的比跨导彼此不同。
如图2所示，第二可开关控制区域200布置为与边缘端接区域600靠近或相邻。第二可开关控制单元202设置有与在第一可开关控制区域100中的第一可开关控制单元101不同的跨导。例如，相较于第一可开关控制区域100，在第二可开关控制区域200中跨导可以更低。
将有源面积区域10划分为具有不同跨导的不同区域，修改了整个半导体器件的总体性质。对区域的数目、其大小和其局部限定的跨导进行修改，能够对半导体器件的总体电性质进行调整，尤其是对传输特性进行调整，从而使半导体器件更好地适应最终应用的特定需求。例如，在高电压MOSFET的典型传输特性中，在作为应用的正常操作模式中的最典型的电流的、更低的电流下，有效跨导相当低，由此为通过更高跨导来改进开关损耗留下了空间。另一方面，在更高电流下，有效跨导高得多并且保持为高；并且在远远超出应用中的正常模式电流的、几乎高达饱和的电流下，保持为高；并且仅仅在极端情况下例如在短路的情况下，是相关联的(relevant)。在这些情况下，期望低跨导，以提供更柔和的行为。
减少接近栅极金属化结构305(即，接近栅极信号发射体)的可开关控制单元的跨导，允许半导体器件的更柔和的开关行为。
根据一个实施例，第一可开关控制区域100的可开关控制单元具有等于或者低于第二可开关控制区域200的可开关控制单元的饱和电流的饱和电流。这能够对可开关控制区域的电流情形进行调整。例如，可以将最终传输特性修改为：在低电流情形下，第一可开关控制区域100的可开关控制单元可以支配开关过程，该开关过程提供总体减少的开关损耗。第二可开关控制区域200的可开关控制区域由于其跨导更低，所以不明显地引起电流。
而且，在高电流情形下，第一和第二可开关控制区域的可开关控制单元的组合，可以提供比所有可开关控制单元都具有相同跨导的这种情况更低的总跨导。由此，局部变化的跨导对半导体器件的更柔和的开关行为做出贡献。
第一可开关控制区域的可开关控制单元也可以称为“主单元”，而第二可开关控制区域200的可开关控制单元可以称为“支持单元”。
可以通过向可开关控制单元提供不同的有效沟道宽度，来调节跨导。例如，可以使用所谓的沟道遮蔽掩膜，该沟道遮蔽掩膜部分地掩盖对可开关控制单元的源极的n+注入，以减小源极区域的长度。相较于未形成有该掩膜的可开关控制单元，这导致跨导更低。根据一个实施例，在有源面积区域的不同区域中采用不同沟道遮蔽程度，允许跨导的局部修改。
因此，有源面积区域10可以包括第一可开关控制单元101的第一可开关控制区域100，每个第一可开关控制单元101具有第一跨导，并且至少包括第二可开关控制区域202的第二可开关控制区域200，每个第二可开关控制单元202具有第二跨导，其中第二跨导低于第一跨导，并且其中第二可开关控制区域200布置在第一可开关控制区域100与栅极金属化结构305之间。
一般可以通过改变沟道宽度与沟道长度之比率来调节跨导。通常，在保持沟道长度不变的同时改变沟道宽度。
根据一个替代实施例，第二跨导大于第一跨导。
参考图24和图25对接近栅极信号发射体的更高跨导的效应进行描述。此处指出，在图24和图25的图表中指示的曲线均是基于已经根据此处描述的实施例进行调节的特定总跨导的假设。因此，该特定总跨导基于布置在有源单元面积区域中的可开关控制单元的单独的单元跨导。图24和图25的示例基于超结FET，该超结FET也指使用p列来支持漂移区域的耗尽的补偿器件。
此处，图24是用于图示了半导体开关器件的断开行为的图表，其中图25是用于图示了半导体开关器件的导通行为的图表。在图24和在图25中示出了不同的曲线：实线曲线702表示漏极源极电流IDS，虚线曲线701表示漏极源极电压VDS，点划线曲线705表示栅极源极电压VGS，虚线704表示空穴电流，以及点划线703表示电子电流。曲线是时间的函数，以秒为单位，在本示例中为微秒级。
如图24所示，栅极源极电压VGS705降低，以便开始断开操作。由此，漏极源极电流IDS702可以不通过可开关控制单元维持。同时，空穴电流704达到峰值达短暂的时期，以便对补偿区域(p列)放电。相反地，电子电流703的图线下凹(dip)达短暂的瞬间，刚好在漏极源极电流IDS702降到零之前。在空穴电流704的峰值和电子电流703的下凹都出现的瞬间，漏极源极电压VDS701增加至其最大值。此处指出，在图24中，用于漏极源极电压701的单位在图表的右纵轴上指示，其余数量指示示出的图表的左纵轴上。
另一方面，图25表示半导体开关器件200的典型导通行为。该四个数量，即漏极源极电压701、漏极源极电流702、电子电流703、空穴电流704，和栅极源极电压705再次指示在图25的图表中，如参考图24的图表已经描述的。如果栅极源极电压705升高超过了预定电平，那么漏极源极电流702在短时间内增加至其最大值。同时，漏极源极电压701降低至其最小值。由于在导通操作期间需要对负载电容进行放电，所以电子电流703增加在时间上达很短的瞬间，增加超过漏极源极电流702。所示的电子电流703的达到峰值，确定了电压斜率dv/dt。
主要的开关损耗发生在导通时。由于空穴电流仅仅从源极区域流到p列中，所以空穴电流不穿过高电场强度的区域，由此不生成高损耗。换言之，储存在输出电容中的能量在导通时耗散。
在导通时，输出电容的放电电流的电子电流流过沟道，然后流过空间电荷区域。该电流将储存在输出电容中的能量转换为热能。
导通和断开显示了相对于跨导的不同行为。通常，相对于器件的性能，导通不如断开重要。这能够向半导体器件提供不同的用于导通和断开的跨导。
如上面所描述的，由于取决于与栅极信号发射体的“距离”的针对单独的单元栅极电阻的增加的影响，所以布置得更接近栅极信号发射体的可开关控制单元首先导通和断开。假设导通和断开两者均发生在给定的时间段内，通常为微秒级。在导通时，接近栅极信号发射体的可开关控制单元比布置得更远离栅极信号发射体的可开关控制单元更早地对负载电流产生贡献。另一方面，在断开时，接近栅极信号发射体的可开关控制单元仅仅在断开过程开始时对负载电流产生贡献，这是因为这些单元比布置得更远离栅极信号发射体的可开关控制单元更快速地断开。因此，布置得更接近栅极信号发射体的可开关控制单元在断开过程结束时(即，在米勒平坦区结束时)不影响半导体器件的开关特性。
因此，当向接近栅极信号发射体的可开关控制单元提供比位于更远离栅极信号发射体的可开关控制单元更大的跨导时，仅仅增加了导通过程的电压斜率dv/dt，然而，该斜率不太重要。另一方面，由于布置得更接近栅极信号发射体的可开关控制单元的跨导更大，所以断开过程的电压陡坡dv/dt减小。
使更接近栅极信号发射体的跨导更大也有利于损耗，这是因为使其中发生大部分电损耗的导通时段更短。因此，可以减少半导体器件的总电损耗。
当完全导通时，上面描述的跨导的局部变化不会影响电流分布的均匀性。例如当施加10V的栅极电压时，例如，所有可开关控制单元，无论具有低的或者高的跨导，均完全导通。
根据一个实施例，半导体器件的跨导局部地变化，以对半导体器件的导通和断开行为进行调整。这尤其有利于超结或者补偿器件。可以通过改变可开关控制单元的沟道区域的宽长比来设置跨导的局部修改。
图3图示了根据可以与此处描述的其他实施例结合的又一实施例的半导体开关器件300b，该半导体开关器件300b设置在具有修改的栅极金属化结构305b的半导体衬底301上。如图3所示，半导体开关器件300b的栅极金属化结构305b除了在图1中示出的栅极金属化结构305之外，还包括栅极指303。栅极金属化结构305b包括栅极环304、栅极焊盘302和栅极指303。在图3中示出了两个栅极指303。栅极指303的数量不限于两个，也可以是三个、四个、五个或者甚至更多个。栅极指303更有效地将开关信号传输到有源面积区域10中。由栅极金属化结构305b形成的栅极信号发射体由此延伸得比在图1中示出的布置更接近主可开关控制单元101。
图4是具有附加第二可开关控制区域200的半导体开关器件300c的示意图，该附加第二可开关控制区域200设置为接近栅极金属化结构305b。由于栅极金属化结构305b包括深深地延伸到有源面积区域10中的栅极指303，所以第二可开关控制区域200也深深地延伸在有源面积区域10中并且围绕该栅极指303。如在图4中最佳图示的，第二可开关控制区域200布置在第一可开关控制区域100与的栅极金属化结构305之间、并且也布置在形成有栅极指303的区域中，这是因为布置得更接近栅极指303的即具有与栅极指303的更小距离的可开关控制单元202，也会比布置在与栅极指303距离更大的可开关控制单元101更早地“看见(see)”栅极电压。
根据可以与此处描述的其他实施例结合的实施例，第二可开关控制区域200的面积区域与第一和第二可开关控制区域100的总面积区域之比率可以在从5％至50％的范围内，尤其在从10％至40％的范围内，并且特别地可以达到大约30％。第一可开关控制区域100可以大于第二可开关控制区域200。在三个可开关控制区域的情况下，第二和第三可开关控制区域的总面积区域可以在所有三个可开关控制区域(第一、第二和第三可开关控制区域)的总面积区域的从5％至50％的范围内。根据一个实施例，第二可开关控制区域200设计为使其面积区域不大于第一可开关控制区域100的面积区域的15％。当半导体器件包括具有不同跨导的三个或者四个可开关控制区域时，具有最高的跨导的第一可开关控制区域100可以大于第二至第四可开关控制区域的总面积区域。在替代实施例中，第一可开关控制区域100可以具有最低的跨导。
在更特定的实施例中，第二可开关控制区域可以非常小，仅仅是第一和第二可开关控制区域的总面积区域的1％或者甚至更少。一方面，该特定实施例使第二可开关控制区域在开关操作期间免于接收太多电流，而另一方面，使总跨导不明显改变。通过本实施例，总开关速度不变，但是防止了在第二可开关控制区域中的单元的过载。
如上面所描述的，第二可开关控制单元202的物理性质修改为与第一可开关控制单元101的物理性质不同，以修改用于至少部分地补偿在有源面积区域10中的不均匀栅极信号分布的开关行为。经修改的物理性质可以是，例如，相应可开关控制单元101、202的栅极漏极电容CGD和/或阈值电压Vth和/或跨导。第二可开关控制单元202的栅极漏极电容CGD和/或阈值电压Vth可以高于第一可开关控制单元101的栅极漏极电容CGD和/或阈值电压Vth，而第二可开关控制单元202的跨导可以与第一可开关控制单元101的跨导不同。根据可以与此处描述的其他实施例结合的一个实施例，第二可开关控制单元202的跨导可以低于第一可开关控制单元101的跨导。根据可以与此处描述的其他实施例结合的另一实施例，第二可开关控制单元202的跨导可以高于第一可开关控制单元101的跨导。
为了局部地修改阈值电压Vth，第二可开关控制单元202的本体区域可以具有比位于更远离栅极金属化结构305、305b的第一可开关控制单元101的本体区域更高的p++注入。
图12图示了根据一个实施例的具有不同阈值电压的两个单元区域的半导体器件的开关行为。第一可开关控制单元101的阈值电压对应于Vth_a，而第二可开关控制单元202的阈值电压对应于Vth_b。因此，在第二可开关控制区域200中的可开关控制单元202具有比在第一可开关控制区域100中的可开关控制单元101更高的阈值电压。为了进行比较，也示出了具有贯穿有源面积区域的恒定阈值电压的器件的阈值电压Vth_a。横坐标表示单元与栅极金属化结构的几何距离。
当向栅极信号发射体(栅极金属化结构305或者305b)施加电压信号时，电压信号不立刻分布至所有可开关控制单元。在图12中很示意性地表示了在时间t1处的的电压分布Vgs(1)和在稍后的时间t2处的电压分布Vgs(t2)。对于待开关的给定单元，在可开关控制单元的相应栅极处的局部电压需要至少等于该单元的阈值电压。对于t1和针对所有单元具有恒定阈值电压Vth_a的器件，在t1处为导电状态的单元的数目是n1。数目n1此处表示在栅极信号发射体与局部电压U高于或等于阈值电压Vth_a的位置之间的所有单元的数目。因此，在具有恒定阈值电压的器件中少数单元已经是导电的，从而使得这些单元必须传送满载电流。与此不同的是，当在将在第一可开关控制区域100中的阈值电压保持在低电平的同时在第二可开关控制区域200中局部地升高阈值电压Vth_b时，在时间t1处为导电状态的单元的数目为零，这是因为Vth小于用于所有可开关控制区域100、200的相应局部阈值。
对于时间t2，具有恒定阈值电压Vth_a的器件的导电单元的数目是n2。由于在第二可开关控制区域200中的局部电压U也高于Vth_b，所以具有不同阈值电压的器件的单元的数目也是n2。主要区别在于，对于在第二可开关控制区域200中具有局部增加的阈值电压Vth_b的器件，在第二可开关控制区域200中的单元在稍后的阶段中变为导电的。
在图13中示意性地图示了局部变化的栅极漏极电容效应。出于易于阐释起见，仅仅图示了两个可开关控制单元用于表示第一和第二可开关控制区域100、200。第二可开关控制单元具有栅极漏极电容C2，而第一可开关控制单元具有栅极漏极电容C1。U0表示施加至栅极金属化结构的电压。假设C2等于C1，并且R1等于R2。则C2比C1充电更快。跨C1的电压U1小于UC2，因为：U1＝U2-i1*R1。
当C1比C2大得多时，C1的充电被延迟，并且跨C1的电压U1在更长的时间内为低。这意味着，用于在第二可开关控制区域200中的可开关控制单元的栅极电压为低，并且从而该可开关控制单元导电不为导电状态。
当C2比C1大得多时，C2的充电被延迟。然而，C1的充电也会更慢，这是因为U1不能大于U2。另一方面，跨具有比C2低得多的电容的C1的电压U1，与C1比C2大得多的情况相比更接近U2。
因此，通过使C2大于C1，与在C1等于C2的情况下相比，电压U1和U2具有更加相似的电压升高。
要指出，用于第一可开关控制单元(区域100)的有效栅极电阻是R1+R2，而用于第二可开关控制单元(区域200)的有效栅极电阻是R2。通常，R1等于R2。在此处描述的实施例中，R2可以低于R1。例如，可以通过局部地改变单元布局，尤其是栅极电极结构的布局，来修改R2和R1。单元布局的变化也可以用于修改栅极漏极电容。为了改变阈值电压，通常局部地修改单元的本体区域的掺杂浓度。
根据一个实施例，保持器件的总栅极漏极电容不变，以保持整个器件的电性质恒定。基于器件的总栅极漏极电容、以及单元的数目，可以限定出每单元的平均栅极漏极电容Cgd0。由此，可以使得每个第一可开关控制单元101的栅极漏极电容Cgd1与平均栅极电极电容Cgd0相比较减小，同时可以使得第二可开关控制单元202的栅极漏极电容Cgd2与平均栅极电极电容Cgd0相比较增加。由于栅极漏极电容也影响可开关控制单元的开关速度，所以第一可开关控制单元101修改为比第二可开关控制单元202更快地开关。这至少部分地抵消了栅极信号到有源面积区域10中的分布延迟。
如下面进一步阐释的，具有不同跨导的可开关控制区域的数目可以大于两个。这允许对栅极电压信号分布的更好的“近似(approximation)”，从而使得在同时或者在非常短的时段内变为导电的可开关控制单元的数目增加。在不同可开关控制区域之间的跨导差在例如30％至300％之间变化。通常，第一与第二可开关控制区域的跨导差的变化因子为2。在一些应用领域中，可以改变总跨导；而在其他应用领域中，可以保持总跨导不变，从而使得仅仅在特定区域(如第二和/或第三可开关控制区域)中的单元免于电流过载。
下面参考图5至图8对此处的可开关控制单元的详细结构进行描述。
相对于在图5至图8中描绘的单元布局对制造半导体开关器件300的方法进行了图示。该方法包括提供具有外缘604、有源面积区域10、和布置在有源面积区域10与外缘604之间的边缘端接区域600的半导体衬底300。在有源区域10中形成多个可开关控制单元101，其中每个可开关控制单元101包括栅极电极结构和源极区域。将源极金属化结构形成为与可开关控制单元101的源极区域欧姆接触。而且，将栅极金属化结构305形成为与可开关控制单元101的栅极电极结构欧姆接触。
可以局部地修改可开关控制单元101的跨导，从而使得位于更接近栅极金属化结构305的可开关控制单元101的跨导大于位于更远离栅极金属化结构305的可开关控制单元101的跨导。
除此之外，将位于更接近栅极金属化结构305的可开关控制单元101的阈值电压Vth设置为高于位于更远离栅极金属化结构305的可开关控制单元101的阈值电压Vth。可以通过调节注入剂量来提供对阈值电压Vth的调整。
除此之外，或者可替代地，位于更接近栅极金属化结构305的可开关控制单元可以具有比位于更远离栅极金属化结构305的可开关控制单元的栅极漏极电容Cgd更大的栅极漏极电容Cgd。
根据一个实施例，用于制造半导体器件的方法包括，提供具有外缘、有源面积区域、和布置在有源面积区域与外缘之间的边缘端接区域的半导体衬底。在有源面积区域中形成多个可开关控制单元，其中每个可开关控制单元包括本体区域、栅极电极结构和源极区域。由可开关控制单元限定出的有源面积区域至少包括具有第一跨导的第一可开关控制区域并且至少包括具有第二跨导的第二可开关控制区域，该第二跨导与该第一跨导不同。将源极金属化结构形成为与可开关控制单元的源极区域欧姆接触。将栅极金属化结构形成与可开关控制单元的栅极电极结构欧姆接触。
根据一个实施例，执行源极注入以便通过使用辅助注入掩膜来形成可开关控制单元的源极区域，其中辅助注入掩膜限定出用于第一和第二可开关控制区域的大小不同的注入开口。通过在辅助注入掩膜中设置具有不同大小的开口，可以形成具有不同沟道宽度的可开关控制单元。
跨导的调节因此可以包括形成注入掩膜并且注入掺杂剂，以形成本体区域。注入掩膜包括布置在有源单元面积区域中的开口，这些开口限定出可开关控制单元的本体区域的位置。通常，注入掩膜的布置在有源面积区域中的开口可以具有相同的大小，从而使得所有可开关控制单元的在有源面积区域中的本体区域具有相同的大小。从而，针对所有可开关控制单元，单元间距是相同的。在修改例中，在注入掩膜中的开口在有源面积区域的不同单元区域中可以具有不同的大小。从而，对于可开关控制单元，单元间距也不同。用于形成本体区域的掺杂工艺可以称为第一注入工艺。
根据一个实施例，形成具有开口的注入掩膜，这些开口限定出第一和第二可开关控制区域的可开关控制单元的本体区域的位置。通过使用采用了注入掩膜的第一注入工艺，通过注入掩膜的开口将第一掺杂剂注入到半导体衬底中，以形成第一和第二可开关控制区域的可开关控制单元的本体区域。在注入第一掺杂剂之后，在注入掩膜上形成辅助注入掩膜，其中辅助注入掩膜部分地覆盖注入掩膜的在第一和第二可开关控制区域中的至少一个中的开口。通过使用采用了注入掩膜和辅助注入掩膜的第二注入工艺，通过注入掩膜和辅助注入掩膜的开口将第二掺杂剂注入到半导体衬底中，以形成第一和第二可开关控制区域的可开关控制单元的源极区域。
为了局部地调节跨导，可以在注入掩膜上额外地形成辅助注入掩膜。辅助注入掩膜的开口部分地覆盖注入掩膜的开口。例如，注入掩膜的开口在有源面积区域的一个可开关控制区域中比在其另一可开关控制区域中更大程度地被部分地覆盖。例如，在靠近栅极金属化结构的区域中在注入掩膜中的开口可以比注入掩膜的位于更远离栅极金属化结构的开口更大程度地被覆盖。可替代地，在靠近栅极金属化结构的区域中在注入掩膜中的开口可以比注入掩膜的位于更远离栅极金属化结构的开口更小程度地被覆盖。
注入掩膜与辅助注入掩膜一起，限定出用于源极注入的共同的(common)注入掩膜，该注入可以指第二注入工艺。第一和第二注入工艺使用相反类型的掺杂剂，这是因为主体区域的导电类型与源极区域相反。
在另一实施例中，辅助注入掩膜形成在没有任何注入掩膜的栅极电极结构上。栅极电极结构用作用于第二注入工艺的注入掩膜，从而使得栅极电极结构与辅助注入掩膜一起形成共同注入掩膜。
图5图示了设置在有源面积区域10的外子区域中的可以形成例如第三单元区域250的单元结构。边缘端接区域600至少部分地围绕有源面积区域10的第三单元区域250。第三单元区域250包括第三可开关控制单元252。边缘端接区域600包括非有源单元203。而且，对在有源面积区域的第三单元区域250中的第三可开关控制单元252的单元布置的纵向间距603进行了描绘。
图6图示了在从设置在有源单元区域500中的第二可开关控制区域200至第一或者主单元区域100的过渡区域中的单元结构。
如可以从图5和图6看出，单元的单元布局局部地变化。例如，单元的在第三单元区域250中的纵向间距603可以小于在第二可开关控制区域200中的纵向间距603。单元的在第二和第三单元区域200、250中的单元布局可以称为带状(bar)布局，这是因为由于源极接触317具有带形。每个源极接触317落(land)在单个源极区域上。在第二可开关控制区域200中的单元具有比在第三单元区域250中的单元更长的源极接触317和更长的源极区域。
第二单元面积区域200和第三单元区域250的源极接触317具有不同长度的带状布局。因此，该单元布局常常称为“带状多晶硅”。如图5和图6所示，源极接触317的长度在第二与第三单元区域200、250之间不同。在带的纵向延伸中，在带之间的间隔被栅极电极结构315的部分所覆盖，因此栅极电极结构315在第三单元区域250中比第二可开关控制区域200的栅极电极结构315更大，第二可开关控制区域200又具有比第一可开关控制区域100的栅极电极结构315更大的栅极电极结构315。
单元在第一可开关控制区域100中的布局可以描述为条状布局，这是因为每条竖直线仅仅形成一个连续的源极区域。由于源极接触317形成长条并且通常由多晶硅接触形成，所以该单元布局也称为“条状多晶硅”。
单元层的修改也可以影响可开关控制单元的沟道宽度。
其中形成有栅极电极315的附加部分的面积区域用区域340表示。在区域340中，连接栅极多晶硅的相邻带，以增加栅极电极结构315相对于单元的面积区域的覆盖率。
根据一个实施例，改变单元的纵向间距，以减小栅极电极结构315在接近栅极金属化结构305的区域中的沟道宽度和电阻。由于增加了更接近栅极金属化结构305的栅极电极结构315的覆盖范围，也局部地减小了栅极电极结构315的电阻，这改进了栅极信号的分布。例如，第二可开关控制区域200的栅极电极结构315可以具有比第一可开关控制区域100的栅极电极结构315更低的比电阻。
图7是设置在有源单元区域500的第二可开关控制区域200中的第二可开关控制单元202的另一详细图示。如可以从图7上看出，第二可开关控制单元202具有特定纵向间距，从而使得单元的靠近芯片边缘的沟道宽度和/或栅极多晶硅电阻减小。从而，位于靠近芯片边缘的晶体管单元设置有比位于芯片中央中(即，位于更远离芯片边缘)的晶体管单元更慢的开关行为、或者更低的跨导、或者两者。换言之，在芯片中央中或者更接近芯片中央处，设置更快或更迅速的开关。
图8是对遮蔽掩膜402的图示，该遮蔽掩膜402用于在半导体开关器件的制造期间改变在有源单元区域500的第二可开关控制区域200中的第二可开关控制单元202的物理性质。在图8中图示的遮蔽掩膜402可以定位在第二可开关控制单元202所在区域中，特别地在期望高的多晶硅覆盖范围的面积区域之上。遮蔽掩膜402用于防止在掩膜402下方形成源极区域。
根据可以与此处描述的其他实施例结合的又一实施例，该方法进一步包括设置具有与第二可开关控制单元的比栅极漏极电容不同的比栅极漏极电容的第一可开关控制区域。
根据可以与此处描述的其他实施例结合的又一实施例，该方法进一步包括设置具有第一阈值的第一可开关控制区域和具有第二阈值的第二可开关控制区域，该第二阈值与第一阈值不同。此处，位于更接近栅极金属化结构的可开关控制单元的本体注入剂量可以高于位于更远离栅极金属化结构的可开关控制单元的本体注入剂量。特别地，可以通过在单元形成过程期间调节注入开口，来调节本体注入剂量。具体地，位于更接近栅极金属化结构的可开关控制单元的本体区域可以具有比位于更远离栅极金属化结构(例如，参照图9B)的可开关控制单元的本体区域更高的p++注入。
图9A是半导体器件300的部分的截面图，其中对两个相邻的可开关控制单元进行了图示。
半导体衬底301具有第一上侧310和第二下侧309。在第二侧309处，形成有电连接至漏极金属化结构308的漏极区域307。第一pn结314形成在漂移区域306与本体区域312之间。本体区域312可以设置为p掺杂区域。栅极电极结构315包括栅极电极并且形成栅极源极电容CGS和栅极漏极电容CGD。本体区域312和源极区域313通过源极接触317与源极金属化结构319电连接，并且因此在本实施例中处于源极电位。根据另一实施例，本体区域312不电连接至源极金属化结构319并且由此浮置。栅极源极电容CGS的面积区域假设是栅极电极315的横向外部分，例如栅极电极结构315与源极区域313和本体区域312的无场部分重叠的面积区域，在该无场部分中未形成有空间电荷区域。本体区域312的无场部分和源极区域313形成栅极源极电容CGS的对电极。
另一方面，栅极电极结构315的中央部分形成栅极漏极电容CGD。此处通过漂移区域306的无场部分，例如漂移区域306的在空间电荷区域下方的部分，来形成对电极。通过介电层318和空间电荷区域来形成栅极漏极电容CGD的“电容介电层”。
如图9A所示，栅极漏极电容CGD可以取决于在栅极电极结构315的面积区域与半导体衬底的面积区域之间的比覆盖率。此处要指出，有源面积区域可以同时包括第一可开关控制区域100的面积区域和第二可开关控制区域的面积区域两者(例如参照图2和图4)。此处，栅极电极结构315的比覆盖率可以在有源面积区域的位于更接近栅极金属化结构的区域中比在有源面积区域的位于更远离栅极金属化结构的区域中更高。
这在图9B中进行了示意性图示，其示出了通过根据一个实施例的半导体器件的截面图。图9B示出了有源面积区域，该有源面积区域具有作为有源面积区域的中央单元区域的第一可开关控制区域100以及由第一和第二可开关控制区域100、200形成的有源面积区域的第二可开关控制区域200。第二可开关控制区域200围绕第一可开关控制区域100。
如可以从图9B上看出，栅极电极结构315从第一可开关控制区域100延伸至边缘端接区域600。栅极金属化结构305，特别地为栅极环，形成在于栅极电极结构315上并且与栅极电极结构315接触的边缘端接区域600中。附加的栅极指也可以形成为与栅极电极结构315接触，以从栅极环305延伸到第二可开关控制区域200中。
在第一和第二可开关控制区域100、200中的可开关控制单元的横向间距分别用标有d1和d2的箭头表示。箭头L表示此处用于阐释比覆盖率的变化的“单位区域”的长度。出于易于阐释起见，图9B仅仅图示本体区域。
如可以从图9B上看出，栅极电极结构315在第二单元面积区域200中比在第一单元面积区域100中覆盖范围更大的部分。更加特别地，在栅极电极结构315与漂移区域306之间的覆盖率在第二可开关控制区域200中比在第一可开关控制区域100中更大。这相较于第一可开关控制区域100局部地增加了在第二可开关控制区域200中的栅极漏极电容CGD。
被栅极电极结构覆盖的并且布置在相邻本体区域312之间的区域用圆圈330标出。如图9B所示，由于单元间距d1更短，所以每单元区域L的被覆盖的区域330的数目，在第二可开关控制区域200中比在第一可开关控制区域100中更大。
图10图示了根据可以与此处描述的其他实施例结合的另一实施例的具有第一可开关控制区域100和布置在第一可开关控制区域100与边缘端接区域600之间的第二可开关控制区域200的半导体开关器件300d。特别地，有源面积区域10可以包括具有第一可开关控制单元101的第一可开关控制区域100和具有第二可开关控制单元202的第二可开关控制区域200，其中第二可开关控制区域200至少部分地围绕第一可开关控制区域100。第一可开关控制区域100或者主单元区域包括主可开关控制单元或第一可开关控制单元101，而第二可开关控制区域200包括子区域单元202或者第二单元。
如图10所图示的，第二可开关控制区域200布置为靠近边缘端接区域600或者与其相邻。由于例如由栅极环304和栅极焊盘302形成的栅极金属化结构305布置在边缘端接区域600内，所以布置在第二可开关控制区域200中的可开关控制单元202可以比位于主单元区域100中的第一可开关控制单元101在更短时间段内接收到开关信号。半导体衬底的物理尺寸可以通过衬底长度601并且通过衬底宽度602来限定。衬底长度可以在5mm至15mm的范围内，并且通常达到大约10mm。衬底宽度可以在4mm至10mm的范围内，并且通常达到大约7mm。
图11图示了根据可以与此处描述的实施例结合的又一实施例的具有多个可开关控制区域100、200a、200b的半导体开关器件300e。
在图11中示出的布置中，有源面积区域10的第一可开关控制区域100可以包括具有第一跨导的可开关控制单元101。有源面积区域10的第二可开关控制区域200a至少部分地围绕第一可开关控制区域100，并且可以包括具有第二跨导的可开关控制单元202a。有源面积区域10的第三可开关控制区域200b至少部分地围绕第二可开关控制区域200a，并且可以包括具有第三跨导的可开关控制单元202b。而且，有源面积区域10的第四可开关控制区域200c至少部分地围绕第三可开关控制区域200b，并且可以包括具有第四跨导的可开关控制单元202c。第一至第四可开关控制区域中的每一个都可以具有不同的跨导，由此跨导可以从第一可开关控制区域100至第四可开关控制区域200c阶梯式地改变，例如，可以阶梯式地增加，或者可替代地可以阶梯式地降低。
有鉴于此，有源面积区域可以包括：第一可开关控制单元101的第一可开关控制区域100，每个第一可开关控制单元101具有第一跨导；第二可开关控制单元202a的第二可开关控制区域200a，每个第二可开关控制单元202a具有第二跨导；以及第三可开关控制单元202b的第三可开关控制区域200b，每个第三可开关控制单元202b具有第三跨导，其中第三跨导低于第二跨导，第二跨导低于第一跨导，以及第二可开关控制区域200a布置在第一可开关控制区域100与第三单元区域200c之间。可替代地，第三跨导高于第二跨导，以及第二跨导高于第一跨导。
可以在保持单元的阈值电压和栅极漏极电容恒定的同时改变跨导，或者改变栅极漏极电容与阈值电压中的至少一个和跨导。
此处下面参考图14A、图14B至图23A、图23B描述了在可开关控制单元的制造工艺期间获得的可开关控制单元的详细结构、以及对单独的方法步骤的阐释。制造工艺提供了调节单独的单元的沟道宽度的可能性，从而使得可以改进半导体开关器件的总开关行为。调节沟道宽度导致不同的单元布局，这又引起单独的单元的不同跨导。在小信号电路分析中，可开关控制单元的跨导可以对应于可开关控制单元的输出电流与该可开关控制单元的输入电压之比率。该比率可以视为可开关控制单元的“斜率”、“互导(steepness)”或者跨导。
在图14A和图14B中，对两种单元布局进行了图示，其中这两种单元布局具有不同的沟道宽度403。通过涂覆合适的遮蔽掩膜402来执行沟道宽度403的调节，该遮蔽掩膜402也称为辅助注入掩膜，如此处下面将描述的。此处下面参考图16A至图23B对制造工艺进行了图示。
在源极注入和形成源极接触317之前，形成栅极电极结构315。每个源极接触317都落在单个源极区域313上。如图14A和图14B所示，在图14A中的源极区域313比在图14B中的源极区域313更长。对遮蔽掩膜(辅助注入掩膜)402进行设计，使得可以影响源极区域313的宽度。从而，由栅极电极结构315和遮蔽掩膜402的组合来提供整个注入掩膜。由遮蔽掩膜402限定出的沟道宽度403表示源极区域313的宽度。
图15是具有部分切除的栅极电极结构315的单元布局的顶视图。如在图15的左侧所示，源极接触317使源极区域313与本体区域312接触。
在下文中，关于图16A至图23B对用于形成具有特定单元布局的可开关控制单元的制造工艺进行了图示。标有“A”的图是有源面积区域的部分的顶视图，而标有“B”的图是有源面积区域的沿着标有“A”的图的虚线A-A所做的截面图。
按该顺序，在半导体衬底301的包括漂移区域306的表面上，布置形成栅极电介质的介电层318，并且随后布置形成栅极电极结构315的栅极电极层315。根据此处描述的一个实施例，漂移区域306可以设置为n掺杂区域。在栅极电极层315上形成蚀刻掩膜405。栅极电极层315可以是高掺杂多晶硅层。
蚀刻掩膜405具有开口405a，即未被蚀刻掩膜405覆盖的区域。根据蚀刻掩膜405的结构，对介电层318和栅极电极层315进行蚀刻，以在开口405a所在区域中使漂移区域306暴露出来。经蚀刻的栅极电极层形成栅极电极结构315。
图17A和图17B图示了在图16A和图16B中示出的工艺之后的随后的制造工艺。
如图17A所示，通过蚀刻掩膜405的开口405a注入掺杂剂，并且注入到漂移区域306中，来形成本体区域312。在另一工艺中，使本体区域312扩散到漏极区域306中，如图18A和图18B所图示的。如可以从图18A的左侧和从图18B上看出，本体区域312竖直地且横向地扩散到漂移区域306中。从而，本体区域312的横向延伸可以超过开口405a和形成在栅极介电层318和栅极电极结构315中的相应开口的横向宽度。本体区域312通常是p掺杂本体区域312。蚀刻掩膜405也用作注入掩膜。本体注入形成第一注入工艺。
在图19A和图19B对另外的工艺进行了图示。在本体区域312已经扩散到n型漂移区域306之后，在去除蚀刻掩膜405之后，在栅极电极结构315上形成辅助注入掩膜402，该辅助注入掩膜402形成遮蔽掩膜。可替代地，不去除蚀刻掩膜405，并且在蚀刻掩膜405上形成辅助注入掩膜402。辅助注入掩膜402通过限定出相应可开关控制单元的源极区域的宽度，而限定出相应可开关控制区域的沟道宽度。由此，可以调节半导体开关器件的单独的单元的沟道宽度403。
然后，通过在蚀刻掩膜405中的开口405a的未覆盖部分注入掺杂剂，来形成源极区域313。蚀刻掩膜405和辅助注入掩膜402，或者栅极电极结构315和辅助注入掩膜402，形成用于源极注入的共同注入掩膜，这作为第二注入工艺。由于在前述关于蚀刻掩膜405的工艺中对栅极电极结构315进行了蚀刻，参照图16A和图16B，所以栅极电极结构315也可以视为是具有通过涂覆辅助注入掩膜402而减小长度的开口的注入掩膜。
如图19A所示，沟道宽度限定出源极区域313的条的长度。作为一个示例，在图19A中用箭头403表示沟道宽度。
图20A和图20B图示了另一工艺，其中使源极区域313和本体区域312进一步竖直地且横向地扩散到漂移区域306中，以形成双扩散MOSFET。如图描绘的，相较于在图19A和图19B中描绘的前述处理步骤的情形，在一定程度上加宽了本体区域312和源极区域313。
然后，在图21A和图21B中图示的另一些工艺中，沉积绝缘层316。将绝缘层316沉积到栅极电极结构315上，该绝缘层316可以是SiO2层。在沉积绝缘层316之后，在绝缘层316中形成表示为401的接触孔。接触孔401形成从上方到源极区域313和本体区域312的上表面的通路。接触孔401可以在相应本体区域312和源极区域313之上延伸其长度。
在另外的工艺中，如图22A和图22B所示，在接触孔401中形成源极/本体接触。这些接触设置为塞或者接触406，并且用于使源极区域313和本体区域312与稍后形成的源极金属化结构接触。
在图23A和图23B图示的另外的工艺中，将源极金属化结构319沉积到绝缘层316上。
在图26至图30中对布置在半导体开关器件300的有源面积区域10中的可开关控制单元101的另外的布局进行了图示。如前面描述的，可开关控制单元101可以具有不同的单元布局，以及由此具有贯穿半导体芯片300的不同电性质。
图26图示了根据最终实施例的布置在半导体衬底301上的半导体开关器件300。
如图26所示，可开关控制单元101具有与包括在第二可开关控制区域200中的左下区域中的可开关控制单元202不同的单元布局，参照图26。包括第一可开关控制区域100和第二可开关控制区域200两者的有源面积区域10由边缘端接区域600围绕。边缘端接区域600布置在有源面积区域10与外缘(未在图26中示出)之间。用于各个可开关控制单元101、202的栅极信号经由栅极焊盘302而提供。与第一可开关控制单元101的沟道宽度相比较，第二可开关控制单元202可以具有增加了的沟道宽度的单元布局。
图27图示了根据另一实施例的形成在半导体衬底301中的半导体开关器件300。如图27所示，有源面积区域10包括由边缘端接区域600围绕的多个可开关控制区域100、200a、200b。可开关控制区域100、200a、200b中的每一个都可以包括可开关控制单元，这些可开关控制单元具有沟道宽度从第一可开关控制区域100至第三可开关控制区域200b增加的单元布局。
图28是根据一个实施例的又一半导体开关器件300的图示。如图28所示，多个不同的可开关控制单元101a、101b、101c、...、101f布置在有源面积区域10内。可开关控制单元101a、101b、101c、…、101f的布局可以根据相对于栅极焊盘302的距离而修改。从而，更接近栅极焊盘302的可开关控制单元101f可以设置有具有比位于更远离栅极焊盘302的可开关控制单元101a的宽度更大的沟道宽度的沟道。除此之外，或者可替代地，可开关控制单元101在有源面积区域10中可以与非有源单元203混合。从而，非有源单元203的密度在靠近栅极焊盘302的位置处可以增加，并且在更远离栅极焊盘203的位置处可以减小。
因此，根据一个实施例，有源面积区域10包括非有源单元203，其中每单位面积区域的被非有源单元203覆盖的面积区域在有源面积区域10的接近栅极信号发射体的区域中比在有源面积区域10的布置得更远离栅极信号发射体的区域中更大。当通过由被每单位面积区域被非有源单元覆盖的面积区域定义的“非有源比率”来描述非有源单元203的密度时，非有源比率随着与栅极信号发射体的距离的增加而减小。
图29图示了具有第一可开关控制区域100和第二可开关控制区域200的半导体开关器件200。第一可开关控制区域100包括可开关控制单元101，而第二可开关控制区域200包括第二可开关控制单元202。除了在图28中示出的单元结构之外，在图29中示出的半导体开关器件300还包括连接至栅极焊盘302的栅极环304。
图30图示了具有可开关控制单元101a、101b等的半导体开关器件300的又一实施例。除了在图29中示出的布置之外，在图30中示出的半导体开关器件300还包括栅极槽道305从而可以改进栅极信号的至在有源单元区域中的可开关控制单元的传输。
布置得更接近栅极金属化结构的可开关控制单元设置有更大的沟道宽度，增加了这些单元的斜率dv/dt。因为布置得更接近栅极金属化结构的可开关控制单元例如由于这些单元“看见”更低的总栅极电阻的影响而首先开关，所以接近栅极金属化结构的可开关控制单元首先导通和断开。
在导通时，布置得更接近栅极金属化结构的可开关控制单元的增加的斜率dv/dv增加了所有可开关控制单元的平均斜率。与此不同，由于布置得更接近栅极金属化结构的可开关控制单元首先断开，在断开后这些可开关控制单元不对开关行为做出贡献。这意味着，断开开关行为主要由布置得更远离栅极金属化结构的可开关控制单元限定。这允许对用于导通和断开的斜率dv/dt进行独立地调整。在导通时增加的斜率dv/dt减少了不需要的损耗，而在断开时减小的斜率dv/dt不引起空穴电流的大幅增加。
空间相关的术语，诸如“之下”、“下方”、“下”、“之上”、“上方”、“上”等，出于易于说明之目的而用于阐释一个元件相对于第二元件的定位。这些术语旨在囊括器件的除了与在附图中描绘的定向之外的不同定向。进一步地，术语，诸如“第一”、“第二”等，也用于描述各个元件、区域、部分等，并且并非旨在限制。在整个说明书中，类似的术语表示类似的元件。
在此处使用的术语“具有”、“含有”、“包含”、“包括”等是表示存在说明的元件或特征但是也不排除附加的元件或者特征的开放性术语。除非上下文另外明确表示，否则“一”、“一个”、“该”旨在包括复数形式和单数形式。
通过了解上述变型和应用的范围，应该理解本发明不受前述说明的限制，也不受对应附图的限制。而是，本发明仅受以下权利要求书及其法律等同物的限制。
上面的书面说明使用了特定实施例来公开本发明，包括最佳模式，并且也使本领域的技术人员能够制造和使用本发明。虽然已经根据各个特定实施例对本发明进行了描述，但是本领域的技术人员要认识到，在不背离权利要求书的精神和范围的情况下，在实践中可以对本发明做出修改。尤其是，上面描述的实施例的相互非排他性特征可以彼此结合。专利保护范围由权利要求书限定，并且可以包括本领域的技术人员容易想到的其他示例。如果其他示例具有与权利要求书的字面语言并无不同的结构元件，或者如果其他示例包括与权利要求书的字面语言无本质区别的等同结构元件，那么这些其他示例也旨在落入权利要求的范围内。
要理解，除非特别注明，否则此处描述的各个示例实施例的特征都可以彼此组合。
虽然此处已经图示和描述了特定实施例，但是本领域的技术人员要理解，在不背离本发明的范围的情况下，各种更改和/或等同实施方式可以取代所图示和描述的特定实施例。本申请旨在涵盖此处论述的特定实施例的任何修改或者变型。因此，本发明旨在仅仅由权利要求书及其等同物限制。

Claims (7)

1.一种半导体器件，包括：
半导体衬底，包括：
外缘，
多个可开关控制单元，限定出有源面积区域，以及
边缘端接区域，布置在所述外缘与限定出所述有源面积区域的所述可开关控制单元之间，
其中每个所述可开关控制单元都包括：本体区域、栅极电极结构和源极区域；
源极金属化结构，与所述可开关控制单元的所述源极区域欧姆接触；
栅极金属化结构，与所述可开关控制单元的所述栅极电极结构欧姆接触，
其中由所述可开关控制单元限定出的所述有源面积区域至少包括具有相应沟道区域的第一可开关控制区域，其中每个相应沟道区域都具有第一沟道宽度；并且至少包括具有相应沟道区域的第二可开关控制区域，其中每个相应沟道区域具有与所述第一沟道宽度不同的第二沟道宽度，
其中所述第二可开关控制区域布置在所述栅极金属化结构与所述第一可开关控制区域之间，其中所述第二可开关控制区域的所述沟道区域的所述第二沟道宽度小于所述第一可开关控制区域的所述沟道区域的所述第一沟道宽度，并且
其中所述第二可开关控制区域的面积区域与所述第一可开关控制区域和所述第二可开关控制区域的总面积区域之比率在从5％至50％的范围内。
2.根据权利要求1所述的半导体器件，
其中每个所述可开关控制单元具有给定的沟道宽度，并且
其中第一组可开关控制单元限定出所述第一可开关控制区域，而与所述第一组可开关控制单元不同的第二组可开关控制单元限定出所述第二可开关控制区域。
3.根据权利要求1所述的半导体器件，
其中从所述有源面积区域的接近所述栅极金属化结构的子面积区域到所述有源面积区域的更远离所述栅极金属化结构的中央，所述第一可开关控制区域的所述沟道区域的所述第一沟道宽度和所述第二可开关控制区域的所述沟道区域的所述第二沟道宽度阶梯式地改变。
4.根据权利要求1所述的半导体器件，
其中由所述可开关控制单元限定出的所述有源面积区域进一步至少包括具有相应沟道区域的第三可开关控制区域，所述相应沟道区域具有与所述第一沟道宽度和所述第二沟道宽度不同的第三沟道宽度。
5.根据权利要求1所述的半导体器件，
其中所述第二可开关控制区域形成所述有源面积区域的外环区域，而所述第一可开关控制区域形成所述有源面积区域的中央区域，并且
其中所述外环区域提供在所述有源面积区域的所述中央区域与所述边缘端接区域之间边界。
6.根据权利要求5所述的半导体器件，
其中与所述中央区域的所述可开关控制单元的所述第一沟道宽度相比，所述外环区域的所述第二可开关控制单元具有更小的沟道宽度。
7.根据权利要求1所述的半导体器件，
其中由所述可开关控制单元限定出的所述有源面积区域至少包括所述第一可开关控制区域，并且至少包括所述第二可开关控制区域，并且至少包括具有相应沟道区域的第三可开关控制区域，其中每个相应沟道区域都具有与所述第一沟道宽度和所述第二沟道宽度不同的第三沟道宽度，
其中所述第三可开关控制区域布置在所述栅极金属化结构和所述第二可开关控制区域之间，
其中所述第三可开关控制区域的所述沟道区域的所述第三沟道宽度小于所述第二可开关控制区域的所述第二沟道区域，并且
其中所述第二可开关控制区域和所述第三可开关控制区域的总面积区域与所述第一可开关控制区域、所述第二可开关控制区域和所述第三可开关控制区域的总面积区域之比率在从5％至50％的范围内。
CN201510347674.3A 2014-06-20 2015-06-19 具有不同局部跨导的半导体开关器件 Active CN105206671B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110545832.1A CN113241344B (zh) 2014-06-20 2015-06-19 具有不同局部跨导的半导体开关器件

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/310,055 2014-06-20
US14/310,055 US9293533B2 (en) 2014-06-20 2014-06-20 Semiconductor switching devices with different local transconductance

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202110545832.1A Division CN113241344B (zh) 2014-06-20 2015-06-19 具有不同局部跨导的半导体开关器件

Publications (2)

Publication Number Publication Date
CN105206671A CN105206671A (zh) 2015-12-30
CN105206671B true CN105206671B (zh) 2021-06-08

Family

ID=54768063

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202110545832.1A Active CN113241344B (zh) 2014-06-20 2015-06-19 具有不同局部跨导的半导体开关器件
CN201510347674.3A Active CN105206671B (zh) 2014-06-20 2015-06-19 具有不同局部跨导的半导体开关器件

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202110545832.1A Active CN113241344B (zh) 2014-06-20 2015-06-19 具有不同局部跨导的半导体开关器件

Country Status (3)

Country Link
US (2) US9293533B2 (zh)
CN (2) CN113241344B (zh)
DE (1) DE102015109330A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9312381B1 (en) 2015-06-23 2016-04-12 Alpha And Omega Semiconductor Incorporated Lateral super-junction MOSFET device and termination structure
KR102531650B1 (ko) * 2016-03-24 2023-05-11 삼성디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터 표시판 및 이의 제조 방법
DE102016107311B3 (de) * 2016-04-20 2017-08-31 Infineon Technologies Ag Elektronische schaltung mit halbleitervorrichtung mit transistorzelleinheiten mit verschiedenen schwellspannungen
US10200029B2 (en) 2016-09-01 2019-02-05 Analog Devices, Inc. Low capacitance analog switch or transmission gate
US10560061B2 (en) 2016-09-01 2020-02-11 Analog Devices, Inc. Low capacitance switch for programmable gain amplifier or programable gain instrumentation amplifier
WO2018045298A1 (en) * 2016-09-01 2018-03-08 Analog Devices, Inc. Low capacitance switch for pga or pgia
CN109256422B (zh) * 2017-07-12 2022-04-29 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
US10644102B2 (en) 2017-12-28 2020-05-05 Alpha And Omega Semiconductor (Cayman) Ltd. SGT superjunction MOSFET structure
JP7077816B2 (ja) * 2018-06-25 2022-05-31 株式会社ソシオネクスト 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5089864A (en) * 1989-09-08 1992-02-18 Fuji Electric Co., Ltd. Insulated gate type semiconductor device
US20040232484A1 (en) * 2001-01-17 2004-11-25 Ixys Corporation Non-uniform power semiconductor and method for making
US20090096027A1 (en) * 2007-10-10 2009-04-16 Franz Hirler Power Semiconductor Device

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0293846A1 (de) 1987-06-05 1988-12-07 Siemens Aktiengesellschaft MIS-Leistunsgstransistor
US5121176A (en) 1990-02-01 1992-06-09 Quigg Fred L MOSFET structure having reduced gate capacitance
US5146426A (en) 1990-11-08 1992-09-08 North American Philips Corp. Electrically erasable and programmable read only memory with trench structure
JP3221766B2 (ja) 1993-04-23 2001-10-22 三菱電機株式会社 電界効果トランジスタの製造方法
FR2763735B1 (fr) 1997-05-22 1999-08-13 Sgs Thomson Microelectronics Etage de sortie de puissance pour la commande de cellules d'ecran a plasma
DE19808348C1 (de) 1998-02-27 1999-06-24 Siemens Ag Durch Feldeffekt steuerbares Halbleiterbauelement
JP3524395B2 (ja) * 1998-09-02 2004-05-10 株式会社ルネサステクノロジ 半導体スイッチング素子
KR100291384B1 (ko) 1998-12-31 2001-07-12 윤종용 반도체장치의레이아웃방법
US6413822B2 (en) * 1999-04-22 2002-07-02 Advanced Analogic Technologies, Inc. Super-self-aligned fabrication process of trench-gate DMOS with overlying device layer
JP4963144B2 (ja) 2000-06-22 2012-06-27 ルネサスエレクトロニクス株式会社 半導体集積回路
US6653691B2 (en) 2000-11-16 2003-11-25 Silicon Semiconductor Corporation Radio frequency (RF) power devices having faraday shield layers therein
US6573558B2 (en) 2001-09-07 2003-06-03 Power Integrations, Inc. High-voltage vertical transistor with a multi-layered extended drain structure
KR100895305B1 (ko) 2002-09-17 2009-05-07 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
DE10246960B4 (de) 2002-10-09 2004-08-19 Infineon Technologies Ag Feldeffektleistungstransistor
JP4298643B2 (ja) * 2004-12-15 2009-07-22 本田技研工業株式会社 乗員保護装置の作動制御方法
FR2879350A1 (fr) * 2004-12-15 2006-06-16 St Microelectronics Sa Commutateur bidirectionnel a commande en tension
JP2006202931A (ja) * 2005-01-20 2006-08-03 Renesas Technology Corp 半導体装置およびその製造方法
JP2007142087A (ja) * 2005-11-17 2007-06-07 Nec Electronics Corp 半導体装置
US20090303260A1 (en) 2005-11-29 2009-12-10 Shinji Takasugi Image Display Device
US8035159B2 (en) * 2007-04-30 2011-10-11 Alpha & Omega Semiconductor, Ltd. Device structure and manufacturing method using HDP deposited source-body implant block
US9484451B2 (en) * 2007-10-05 2016-11-01 Vishay-Siliconix MOSFET active area and edge termination area charge balance
US7939882B2 (en) 2008-04-07 2011-05-10 Alpha And Omega Semiconductor Incorporated Integration of sense FET into discrete power MOSFET
US7982253B2 (en) 2008-08-01 2011-07-19 Infineon Technologies Austria Ag Semiconductor device with a dynamic gate-drain capacitance
US8203181B2 (en) * 2008-09-30 2012-06-19 Infineon Technologies Austria Ag Trench MOSFET semiconductor device and manufacturing method therefor
US9105715B2 (en) * 2009-04-30 2015-08-11 Mitsubishi Electric Corporation Semiconductor device and method for manufacturing the same
US7936014B2 (en) * 2009-05-18 2011-05-03 Force Mos Technology Co., Ltd. Power semiconductor devices integrated with clamp diodes having separated gate metal pads to avoid breakdown voltage degradation
WO2011045834A1 (ja) * 2009-10-14 2011-04-21 三菱電機株式会社 電力用半導体装置
US8680610B2 (en) 2009-12-17 2014-03-25 Force Mos Technology Co., Ltd. Trench MOSFET having floating dummy cells for avalanche improvement
US8698232B2 (en) * 2010-01-04 2014-04-15 International Rectifier Corporation Semiconductor device including a voltage controlled termination structure and method for fabricating same
JP5616665B2 (ja) * 2010-03-30 2014-10-29 ローム株式会社 半導体装置
CN102859696B (zh) * 2010-04-26 2015-07-22 三菱电机株式会社 半导体装置
KR101245935B1 (ko) * 2010-07-09 2013-03-20 매그나칩 반도체 유한회사 반도체 소자 및 그 제조방법
US8384151B2 (en) * 2011-01-17 2013-02-26 Infineon Technologies Austria Ag Semiconductor device and a reverse conducting IGBT
US8802529B2 (en) * 2011-07-19 2014-08-12 Alpha And Omega Semiconductor Incorporated Semiconductor device with field threshold MOSFET for high voltage termination
JP5720792B2 (ja) * 2011-09-16 2015-05-20 富士電機株式会社 高耐圧半導体装置
US8698164B2 (en) * 2011-12-09 2014-04-15 Avogy, Inc. Vertical GaN JFET with gate source electrodes on regrown gate
JP5687364B2 (ja) 2012-01-06 2015-03-18 三菱電機株式会社 半導体装置
US9112037B2 (en) 2012-02-09 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8884360B2 (en) * 2012-02-24 2014-11-11 Infineon Technologies Austria Ag Semiconductor device with improved robustness
US8546875B1 (en) 2012-03-14 2013-10-01 Infineon Technologies Austria Ag Vertical transistor having edge termination structure
US8921931B2 (en) 2012-06-04 2014-12-30 Infineon Technologies Austria Ag Semiconductor device with trench structures including a recombination structure and a fill structure
JP5812029B2 (ja) 2012-06-13 2015-11-11 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP2013258333A (ja) 2012-06-13 2013-12-26 Toshiba Corp 電力用半導体装置
US20130341673A1 (en) 2012-06-21 2013-12-26 Infineon Technologies Ag Reverse Conducting IGBT
US9214521B2 (en) 2012-06-21 2015-12-15 Infineon Technologies Ag Reverse conducting IGBT
US9859274B2 (en) 2012-07-11 2018-01-02 Infineon Technologies Dresden Gmbh Integrated circuit with at least two switches
US9799762B2 (en) * 2012-12-03 2017-10-24 Infineon Technologies Ag Semiconductor device and method of manufacturing a semiconductor device
JP6197294B2 (ja) * 2013-01-16 2017-09-20 富士電機株式会社 半導体素子
US20140374882A1 (en) 2013-06-21 2014-12-25 Infineon Technologies Austria Ag Semiconductor Device with Recombination Centers and Method of Manufacturing
US9543389B2 (en) 2013-12-11 2017-01-10 Infineon Technologies Ag Semiconductor device with recombination region

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5089864A (en) * 1989-09-08 1992-02-18 Fuji Electric Co., Ltd. Insulated gate type semiconductor device
US20040232484A1 (en) * 2001-01-17 2004-11-25 Ixys Corporation Non-uniform power semiconductor and method for making
US20090096027A1 (en) * 2007-10-10 2009-04-16 Franz Hirler Power Semiconductor Device

Also Published As

Publication number Publication date
CN113241344B (zh) 2024-04-26
US9293533B2 (en) 2016-03-22
CN113241344A (zh) 2021-08-10
US20160190125A1 (en) 2016-06-30
DE102015109330A1 (de) 2015-12-24
US9679895B2 (en) 2017-06-13
CN105206671A (zh) 2015-12-30
US20150372087A1 (en) 2015-12-24

Similar Documents

Publication Publication Date Title
CN105206671B (zh) 具有不同局部跨导的半导体开关器件
US10062685B2 (en) Variable snubber for MOSFET application
US20180102427A1 (en) Single structure cascode device
US6144070A (en) High breakdown-voltage transistor with electrostatic discharge protection
US20070090451A1 (en) Lateral dmos transistors including retrograde regions therein and methods of fabricating the same
US9985028B2 (en) Diluted drift layer with variable stripe widths for power transistors
US20180174968A1 (en) Source-Gate Region Architecture in a Vertical Power Semiconductor Device
JP2001015741A (ja) 電界効果トランジスタ
JP2002319675A (ja) 埋設導電層を備えた高電圧トランジスタ
KR20120002963A (ko) 집적 레지스터를 가진 고전압 트랜지스터 장치
US8530964B2 (en) Semiconductor device including first and second semiconductor elements
US10797131B2 (en) Enhancements to cell layout and fabrication techniques for MOS-gated devices
CN110828452A (zh) 具有闩锁免疫的半导体器件
US9349795B2 (en) Semiconductor switching device with different local threshold voltage
CN112582394A (zh) 开关速度可调的igbt与超结mosfet组合器件
US10355132B2 (en) Power MOSFETs with superior high frequency figure-of-merit
US10573744B1 (en) Self-aligned, dual-gate LDMOS transistors and associated methods
US10256331B2 (en) Insulated gate turn-off device having low capacitance and low saturation current
US20160284690A1 (en) Semiconductor device and method for manufacturing same
US9070768B2 (en) DMOS transistor having an increased breakdown voltage and method for production
US9583395B2 (en) Method for manufacturing a semiconductor switching device with different local cell geometry
KR20160092117A (ko) 스위칭 특성 제어 공정이 포함된 전력 반도체 장치의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant