CN105206299A - Nand flash系统、控制器及其数据处理方法 - Google Patents

Abstract

本发明提供了一种NANDFLASH系统、NANDFLASH控制器及其数据处理方法，其中的NANDFLASH系统包括：依次相连的串行外设接口SPI、NANDFLASH控制器和NANDFLASH裸片；其中，所述NANDFLASH控制器通过串口与所述SPI连接，以及通过并口与所述NANDFLASH裸片封装连接，用于将所述NANDFLASH裸片输入的第一并行数据转换成第一串行数据并通过SPI输出，以及，将所述SPI输入的第二串行数据转换成第二并行数据并输出给所述NANDFLASH裸片。本发明能够降低与电子设备之间的通信难度，以及减小NANDFLASH裸片所占用的体积。

Description

NAND FLASH系统、控制器及其数据处理方法

技术领域

本发明涉及半导体存储器技术领域，特别是涉及一种NANDFLASH系统、NANDFLASH控制器及其数据处理方法。

背景技术

NAND闪存(NANDFLASHMemory)是一种可在线进行电擦写的非易失存储器，具有擦写速度快、低功耗、大容量、低成本等优点，广泛应用于MP3、MP4、手机、数码照相机、摄像机、安防设备等电子设备中

现有的NANDFLASH裸片通常采用并行接口，例如，参照图1，示出了现有一种NANDFLASH的并行接口示例，其中，IOx为NANDFLASH与外界通信的数据IO接口，RBx为NANDFLASH当前的状态标识信号，CEnx为NANDFLASH的片选信号，CLEx为NANDFLASH的接收命令锁存信号，ALEx为NANDFLASH的接收地址锁存信号，REnx为NANDFLASH的读取使能信号，WEnx为NANDFLASH的写入使能信号，WPnx为NANDFLASH的保护信号等等。

上述采用并行接口的NANDFLASH裸片能够较好地适用于安防设备等对体积无特殊要求的电子设备。然而，受限于地址位和数据位的宽度，NANDFLASH的管脚数通常很多，如仅仅IOx就可能占用8或16个管脚，而由于NANDFLASH裸片一般需要集成于电子设备中，这不仅增加了与电子设备之间的通信难度，而且增加了电子设备的体积，因此，不利于手机等对体积有特殊要求的电子设备。

发明内容

本发明实施例所要解决的技术问题是提供一种NANDFLASH系统、NANDFLASH控制器及其数据处理方法，能够降低与电子设备之间的通信难度，以及减小NANDFLASH裸片所占用的体积。

为了解决上述问题，本发明公开了一种NANDFLASH系统，包括：依次相连的串行外设接口SPI、NANDFLASH控制器和NANDFLASH裸片；

其中，所述NANDFLASH控制器通过串口与所述SPI连接，以及通过并口与所述NANDFLASH裸片封装连接，用于将所述NANDFLASH裸片输入的第一并行数据转换成第一串行数据并通过SPI输出，以及，将所述SPI输入的第二串行数据转换成第二并行数据并输出给所述NANDFLASH裸片。

优选的，所述NANDFLASH控制器包括：控制逻辑模块、串并转换模块和并串转换模块；

其中，所述并串转换模块，用于按照所述控制逻辑模块提供的时序将所述NANDFLASH裸片输入的第一并行数据转换成第一串行数据；

所述串并转换模块，用于按照所述控制逻辑模块提供的时序将所述SPI输入的第二串行数据转换成第二并行数据。

优选的，所述NANDFLASH控制器还包括：数据缓存模块、指令纠错ECC编码模块和ECC解码模块；

其中，所述数据缓存模块，用于缓存所述第一并行数据或者所述第二并行数据；

所述ECC编码模块，用于对所述数据缓存模块中的第二并行数据进行ECC编码，并将ECC编码后的第二并行数据输出给所述NANDFLASH裸片；

所述ECC解码模块，用于对所述数据缓存模块中的第一并行数据进行ECC解码，并将ECC解码后的第一并行数据输出给所述并串转换模块。

优选的，所述NANDFLASH裸片包括：一片NANDFLASH裸片，或者，多片叠封的NANDFLASH裸片。

优选的，所述SPI以单口、双口、或四口的形式与外界设备连接。

优选的，所述并口包括：NAND接口和/或开放式NAND快闪存储器ONFI接口。

另一方面，本发明还公开了一种NANDFLASH控制器，所述NANDFLASH控制器通过串口与所述SPI连接，以及通过并口与所述NANDFLASH裸片封装连接，用于将所述NANDFLASH裸片输入的第一并行数据转换成第一串行数据并通过SPI输出，以及，将所述SPI输入的第二串行数据转换成第二并行数据并输出给所述NANDFLASH裸片。

优选的，所述NANDFLASH控制器包括：控制逻辑模块、串并转换模块和并串转换模块；

其中，所述并串转换模块，用于按照所述控制逻辑模块提供的时序将所述NANDFLASH裸片输入的第一并行数据转换成第一串行数据；

所述串并转换模块，用于按照所述控制逻辑模块提供的时序将所述SPI输入的第二串行数据转换成第二并行数据。

优选的，所述NANDFLASH控制器还包括：数据缓存模块、指令纠错ECC编码模块和ECC解码模块；

其中，所述数据缓存模块，用于缓存所述第一并行数据或者所述第二并行数据；

所述ECC编码模块，用于对所述数据缓存模块中的第二并行数据进行ECC编码，并将ECC编码后的第二并行数据输出给所述NANDFLASH裸片；

所述ECC解码模块，用于对所述数据缓存模块中的第一并行数据进行ECC解码，并将ECC解码后的第一并行数据输出给所述并串转换模块。

另一方面，本发明还公开了一种NANDFLASH控制器的数据处理方法，所述NANDFLASH控制器通过串口与所述SPI连接，以及通过并口与所述NANDFLASH裸片封装连接，所述方法包括：

将所述NANDFLASH裸片输入的第一并行数据转换成第一串行数据并通过SPI输出，以及，将所述SPI输入的第二串行数据转换成第二并行数据并输出给所述NANDFLASH裸片。

与现有技术相比，本发明实施例包括以下优点：

本发明实施例提供了一种将SPI与NANDFLASH相结合的NANDFLASH系统，该NANDFLASH系统中，由于NANDFLASH控制器通过并口与所述NANDFLASH裸片封装连接，由于封装后的NANDFLASH控制器和NANDFLASH裸片占用的体积非常小(远远小于采用并行接口的NANDFLASH裸片的体积)，而封装后的NANDFLASH系统通过SPI与外界的电子设备通信，由于SPI相对于并口具有管脚少和占用体积小的特点，故本发明实施例能够降低与电子设备之间的通信难度，以及能够减小NANDFLASH裸片所占用的体积。

附图说明

图1是本发明的现有一种NANDFLASH的并行接口示例；

图2是本发明的一种NANDFLASH系统实施例的结构框图；

图3是本发明实施例一种SPI提供的外界接口的示意图；

图4是本发明的一种NANDFLASH控制器实施例一的结构框图；

图5是本发明的一种NANDFLASH控制器实施例二的结构框图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。

系统实施例

参照图2，示出了本发明的一种NANDFLASH系统实施例的结构框图，具体可以包括：依次相连的串行外设接口(SPI，SerialPeripheralInterface)201、NANDFLASH控制器202和NANDFLASH裸片203；

其中，所述NANDFLASH控制器202通过串口与所述SPI201连接，以及通过并口与所述NANDFLASH裸片203封装连接，用于将所述NANDFLASH裸片203输入的第一并行数据转换成第一串行数据并通过SPI201输出，以及，将所述SPI201输入的第二串行数据转换成第二并行数据并输出给所述NANDFLASH裸片203。

本发明实施例提供了一种将SPI与NANDFLASH相结合的NANDFLASH系统，该NANDFLASH系统中，由于NANDFLASH控制器202通过并口与所述NANDFLASH裸片203封装连接，由于封装后的NANDFLASH控制器202和NANDFLASH裸片203占用的体积非常小(远远小于采用并行接口的NANDFLASH裸片的体积)，而封装后的NANDFLASH系统通过SPI与外界的电子设备通信，由于SPI相对于并口具有管脚少和占用体积小的特点，故本发明实施例能够降低与电子设备之间的通信难度，以及能够减小NANDFLASH裸片所占用的体积。

在具体实现中，所述SPI201可以单口、双口、或四口的形式与外界设备连接。这里的外界设备既可以是安防设备等对体积无特殊要求的电子设备，也可以是手机等对体积有特殊要求的电子设备。例如，参照图3，示出了本发明实施例一种SPI提供的外界接口的示意图，其中，VDS为电压选择信号，可通过VDS选择与3.3V的设备或者1.8V设备进行通信，CE#为片选信号，SCLK为串行通信的时钟信号，SI/SIO0为串行输入信号以及双口/四口模式下的SIO0信号，SO/SIO1为串行输出信号以及双口/四口模式下的SIO1信号，WP#/SIO2为单口串行模式下的保护信号以及双口/四口模式下的SIO2信号，HOLD#/SIO3为单口串行模式下的暂停信号以及双口/四口模式下的SIO3信号。当然，本领域技术人员可以根据实际需要采用各种各样的SPI的外界接口。

在实际应用中，所述并口具体可以包括：NAND接口和/或开放式NAND快闪存储器(ONFI，OpenNANDFlashInterface)接口。其中的NAND接口可以参照图1所示并口。当然，本发明实施例对具体的并口不加以限制。

在实际应用中，NANDFLASH控制器202可以位于一个独立的芯片之上，该独立芯片和NANDFLASH裸片203可以叠封，并通过各自的并口进行通信。

本发明实施例中，所述NANDFLASH裸片203具体可以包括：一片NANDFLASH裸片，或者，多片叠封的NANDFLASH裸片。也即，所述NANDFLASH裸片203可以根据实际的容量需求采用多片叠封的方式，所述多片叠封几乎不会增加所占用的体积，故能够在不增加体积的前提下，增加应用的灵活性。

控制器实施例

本发明还提供了一种NANDFLASH控制器实施例，所述NANDFLASH控制器通过串口与所述SPI连接，以及通过并口与所述NANDFLASH裸片封装连接，用于将所述NANDFLASH裸片输入的第一并行数据转换成第一串行数据并通过SPI输出，以及，将所述SPI输入的第二串行数据转换成第二并行数据并输出给所述NANDFLASH裸片。

参照图4，示出了本发明的一种NANDFLASH控制器实施例一的结构框图，具体可以包括：控制逻辑模块401、串并转换模块402和并串转换模块403；

其中，所述并串转换模块403，可用于按照所述控制逻辑模块401提供的时序将所述NANDFLASH裸片输入的第一并行数据转换成第一串行数据；

所述串并转换模块402，可用于按照所述控制逻辑模块401提供的时序将所述SPI输入的第二串行数据转换成第二并行数据。

当然，NANDFLASH控制器中还可以设置有用于提供电源的模拟电路模块等模块，本发明实施例在实现串并转换和并串转换的功能的前提下，对NANDFLASH控制器中的其它模块不加以限制。

参照图5，示出了本发明的一种NANDFLASH控制器实施例二的结构框图，具体可以包括：控制逻辑模块501、串并转换模块502、并串转换模块503、数据缓存模块504、指令纠错(ECC，ErrorCheckingandCorrection)编码模块505和ECC解码模块506；

其中，所述数据缓存模块504，可用于缓存所述第一并行数据或者所述第二并行数据；

所述ECC编码模块505，可用于对所述数据缓存模块504中的第二并行数据进行ECC编码，并将ECC编码后的第二并行数据输出给所述NANDFLASH裸片；

所述ECC解码模块506，用于对所述数据缓存模块中的第一并行数据进行ECC解码，并将ECC解码后的第一并行数据输出给所述并串转换模块。

本实施例在种NANDFLASH控制器内部，将与NANDFLASH间交互的数据暂存在数据缓存模块504中，并通过ECC纠错机制，提高数据的可靠性。

其中，ECC是一种用于NANDFLASH的差错检测和修正算法。通常在操作时序和电路稳定性良好的情况下，NANDFLASH出错一般不会造成整个Block或者整个Page全部出错，而是整个Page(例如512Bytes)中只有一个或几个bit(位)出错。ECC能够纠正1个比特错误和检测2个比特错误，且具有计算速度快的优点。

例如，在本发明的一种应用示例中，ECC编码模块505可以将第二并行数据进行8位的编码，以恢复1比特的错误。具体地，每当第二并行数据写入NANDFLASH之前，对该第二并行数据进行计算，相应的计算结果称为校验位(checkbits)，将所有校验位加在一起的和是校验和(checksum)，该校验和与该第二并行数据一起存放。而当这些数据从NANDFLASH中读出时，可以采用同一算法再次计算校验和，并和前面的计算结果相比较，如果结果相同，说明数据是正确的，反之说明是错误的。

总之，ECC可以从逻辑上分离错误并通知系统，当只出现单比特错误的时候，ECC可以把错误改正过来而不影响系统运行

方法实施例

本发明还提供了一种NANDFLASH控制器的数据处理方法，所述NANDFLASH控制器通过串口与所述SPI连接，以及通过并口与所述NANDFLASH裸片封装连接，所述方法具体可以包括：

将所述NANDFLASH裸片输入的第一并行数据转换成第一串行数据并通过SPI输出，以及，将所述SPI输入的第二串行数据转换成第二并行数据并输出给所述NANDFLASH裸片。

具体地，所述将所述NANDFLASH裸片输入的第一并行数据转换成第一串行数据的步骤，具体可以为按照时序将所述NANDFLASH裸片输入的第一并行数据转换成第一串行数据。

所述将所述SPI输入的第二串行数据转换成第二并行数据的步骤，具体可以为按照时序将所述SPI输入的第二串行数据转换成第二并行数据。

在本发明的一种优选实施例中，所述方法还可以包括：

缓存所述第一并行数据或者所述第二并行数据的步骤；

对所缓存的第二并行数据进行ECC编码，并将ECC编码后的第二并行数据输出给所述NANDFLASH裸片的步骤；以及

对所缓存的第一并行数据进行ECC解码，并将ECC解码后的第一并行数据输出的步骤。

需要说明的是，对于方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本发明实施例并不受所描述的动作顺序的限制，因为依据本发明实施例，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作并不一定是本发明实施例所必须的。

对于方法实施例而言，由于其与控制器实施例基本相似，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。

本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。

本领域内的技术人员应明白，本发明实施例的实施例可提供为方法、装置、或计算机程序产品。因此，本发明实施例可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明实施例可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。

本发明实施例是参照根据本发明实施例的方法、终端设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理终端设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理终端设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理终端设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理终端设备上，使得在计算机或其他可编程终端设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程终端设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

尽管已描述了本发明实施例的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明实施例范围的所有变更和修改。

最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的相同要素。

以上对本发明所提供的一种NANDFLASH系统、NANDFLASH控制器及其数据处理方法，进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (10)

1.一种NANDFLASH系统，其特征在于，包括：依次相连的串行外设接口SPI、NANDFLASH控制器和NANDFLASH裸片；

其中，所述NANDFLASH控制器通过串口与所述SPI连接，以及通过并口与所述NANDFLASH裸片封装连接，用于将所述NANDFLASH裸片输入的第一并行数据转换成第一串行数据并通过SPI输出，以及，将所述SPI输入的第二串行数据转换成第二并行数据并输出给所述NANDFLASH裸片。

2.根据权利要求1所述的系统，其特征在于，所述NANDFLASH控制器包括：控制逻辑模块、串并转换模块和并串转换模块；

其中，所述并串转换模块，用于按照所述控制逻辑模块提供的时序将所述NANDFLASH裸片输入的第一并行数据转换成第一串行数据；

所述串并转换模块，用于按照所述控制逻辑模块提供的时序将所述SPI输入的第二串行数据转换成第二并行数据。

3.根据权利要求2所述的系统，其特征在于，所述NANDFLASH控制器还包括：数据缓存模块、指令纠错ECC编码模块和ECC解码模块；

其中，所述数据缓存模块，用于缓存所述第一并行数据或者所述第二并行数据；

所述ECC编码模块，用于对所述数据缓存模块中的第二并行数据进行ECC编码，并将ECC编码后的第二并行数据输出给所述NANDFLASH裸片；

所述ECC解码模块，用于对所述数据缓存模块中的第一并行数据进行ECC解码，并将ECC解码后的第一并行数据输出给所述并串转换模块。

4.根据权利要求1或2或3所述的系统，其特征在于，所述NANDFLASH裸片包括：一片NANDFLASH裸片，或者，多片叠封的NANDFLASH裸片。

5.根据权利要求1或2或3所述的系统，其特征在于，所述SPI以单口、双口、或四口的形式与外界设备连接。

6.根据权利要求1或2或3所述的系统，其特征在于，所述并口包括：NAND接口和/或开放式NAND快闪存储器ONFI接口。

7.一种NANDFLASH控制器，其特征在于，所述NANDFLASH控制器通过串口与所述SPI连接，以及通过并口与所述NANDFLASH裸片封装连接，用于将所述NANDFLASH裸片输入的第一并行数据转换成第一串行数据并通过SPI输出，以及，将所述SPI输入的第二串行数据转换成第二并行数据并输出给所述NANDFLASH裸片。

8.根据权利要求7所述的控制器，其特征在于，所述NANDFLASH控制器包括：控制逻辑模块、串并转换模块和并串转换模块；

其中，所述并串转换模块，用于按照所述控制逻辑模块提供的时序将所述NANDFLASH裸片输入的第一并行数据转换成第一串行数据；

所述串并转换模块，用于按照所述控制逻辑模块提供的时序将所述SPI输入的第二串行数据转换成第二并行数据。

9.根据权利要求8所述的控制器，其特征在于，所述NANDFLASH控制器还包括：数据缓存模块、指令纠错ECC编码模块和ECC解码模块；

其中，所述数据缓存模块，用于缓存所述第一并行数据或者所述第二并行数据；

所述ECC编码模块，用于对所述数据缓存模块中的第二并行数据进行ECC编码，并将ECC编码后的第二并行数据输出给所述NANDFLASH裸片；

所述ECC解码模块，用于对所述数据缓存模块中的第一并行数据进行ECC解码，并将ECC解码后的第一并行数据输出给所述并串转换模块。

10.一种NANDFLASH控制器的数据处理方法，其特征在于，所述NANDFLASH控制器通过串口与所述SPI连接，以及通过并口与所述NANDFLASH裸片封装连接，所述方法包括：

将所述NANDFLASH裸片输入的第一并行数据转换成第一串行数据并通过SPI输出，以及，将所述SPI输入的第二串行数据转换成第二并行数据并输出给所述NANDFLASH裸片。