CN105185742A - 一种阵列基板的制作方法及阵列基板 - Google Patents

一种阵列基板的制作方法及阵列基板 Download PDF

Info

Publication number
CN105185742A
CN105185742A CN201510606199.7A CN201510606199A CN105185742A CN 105185742 A CN105185742 A CN 105185742A CN 201510606199 A CN201510606199 A CN 201510606199A CN 105185742 A CN105185742 A CN 105185742A
Authority
CN
China
Prior art keywords
layer
above described
array base
base palte
pixel electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510606199.7A
Other languages
English (en)
Other versions
CN105185742B (zh
Inventor
刘小花
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Technology Co Ltd
Priority to CN201510606199.7A priority Critical patent/CN105185742B/zh
Publication of CN105185742A publication Critical patent/CN105185742A/zh
Application granted granted Critical
Publication of CN105185742B publication Critical patent/CN105185742B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L2021/775—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate comprising a plurality of TFTs on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明公开了一种阵列基板的制作方法包括：在玻璃基板上方依次形成遮光层、缓冲层、多晶硅层、绝缘材料、第一金属层、隔离层、所述第二金属层、绝缘层、以及像素电极层。在形成了多晶硅层后，在多晶硅层上方先涂覆一绝缘材料；接着才使用离子植入机在绝缘材料上方进行离子植入，从而形成沟道；这样便有效避免了在离子植入制程中将离子直接打在多晶硅层上，从而造成多晶硅层表面缺陷，影响TFT特性的问题。本发明有效改善了离子植入制程中对多晶硅层表面的损失。

Description

一种阵列基板的制作方法及阵列基板
【技术领域】
本发明涉及显示技术领域，特别涉及一种阵列基板的制作方法及阵列基板。
【背景技术】
在LTPS(低温多晶硅)制程中，为制作NMOS或PMOS的通道层，需进行离子植入。然而，现有技术中的离子植入制程是将离子直接打在多晶硅层上，这样容易造成多晶硅层表面缺陷，影响TFT特性。
故，有必要提出一种新的技术方案，以解决上述离子植入时对多晶硅层的损失的技术问题。
【发明内容】
本发明的目的在于提供一种阵列基板的制作方法及阵列基板，旨在解决现有技术中存在的离子植入制程是将离子直接打在多晶硅层上，这样容易造成多晶硅层表面缺陷，影响TFT特性的问题。
为解决上述问题，本发明的技术方案如下：
本发明提供了一种阵列基板的制作方法，所述阵列基板的制作方法包括：
提供一玻璃基板；
在所述玻璃基板上方沉积遮光层，并对所述遮光层进行图形化处理以形成遮光片；
在所述遮光层上方形成缓冲层；
在所述缓冲层上方形成多晶硅层；
在所述多晶硅层上方涂覆一绝缘材料；
使用离子植入机进行离子植入，形成沟道；
在所述绝缘材料上方沉积第一金属层，并对所述第一金属层进行图形化处理以形成栅极；
在所述第一金属层上方形成隔离层，用于隔离所述第一金属层和第二金属层；
在所述隔离层上方沉积第二金属层，并对所述第二金属层进行图形化处理以形成源极和漏极；
在所述第二金属层上方形成绝缘层，用于隔离所述第二金属层和像素电极层；
在所述绝缘层上方沉积像素电极层，并对所述像素电极层进行图形化处理以形成像素电极。
优选的，在所述的阵列基板的制作方法中，在所述多晶硅层上方涂覆一绝缘材料的步骤，包括：
在所述多晶硅层上方涂覆一光阻，
在所述使用离子植入机进行离子植入，形成沟道的步骤之后，还包括：
去除掉所述光阻。
优选的，在所述的阵列基板的制作方法中，在所述多晶硅层上方涂覆一绝缘材料的步骤，包括：
在所述多晶硅层上方涂覆一氮化硅层。
优选的，在所述的阵列基板的制作方法中，在所述多晶硅层上方涂覆一绝缘材料的步骤，包括：
在所述多晶硅层上方涂覆一氧化硅层。
优选的，在所述的阵列基板的制作方法中，在所述遮光层上方形成缓冲层的步骤，包括：
在所述遮光层上方依次形成氮化硅层和氧化硅层。
优选的，在所述的阵列基板的制作方法中，在所述缓冲层上方形成多晶硅层的步骤，包括：
在所述缓冲层上形成一非晶硅层；
对所述非晶硅层进行准分子激光退火操作，形成多晶硅层。
本发明还提供了一种阵列基板，所述阵列基板包括：
一玻璃基板；
一遮光层，设置于所述玻璃基板上方，所述遮光层包括遮光片；
一缓冲层，设置于所述遮光层上方；
一多晶硅层，设置于所述缓冲层上方；
一绝缘材料，设置于所述多晶硅层上方；
一第一金属层，设置于所述绝缘材料上方，所述第一金属层包括栅极；
一隔离层，设置于所述第一金属层上方，用于隔离所述第一金属层和第二金属层；
一所述第二金属层，设置于所述隔离层上方，所述第二金属层包括源极和漏极；
一绝缘层，设置于所述第二金属层上方，用于隔离所述第二金属层和像素电极层；
一像素电极层，设置于所述绝缘层上方，所述像素电极层包括像素电极。
优选的，在所述的阵列基板中，所述绝缘材料为氮化硅层。
优选的，在所述的阵列基板中，所述绝缘材料为氧化硅层。
优选的，在所述的阵列基板中，所述缓冲层包括：氮化硅层，以及设置于氮化硅层上方的氧化硅层。
相对现有技术，本发明在形成了多晶硅层后，在所述多晶硅层上方先涂覆一绝缘材料；接着才使用离子植入机在绝缘材料上方进行离子植入，从而形成沟道；这样便有效避免了在离子植入制程中将离子直接打在多晶硅层上，从而造成多晶硅层表面缺陷，影响TFT特性的问题。本发明有效改善了离子植入制程中对多晶硅层表面的损失。
为让本发明的上述内容能更明显易懂，下文特举优选实施例，并配合所附图式，作详细说明如下。
【附图说明】
图1为本发明实施例提供的阵列基板的制作方法的实现流程示意图；
图2为本发明实施例一提供的阵列基板的制作方法的实现流程示意图；
图3为本发明实施例二提供的阵列基板的制作方法的实现流程示意图；
图4为本发明实施例三提供的阵列基板的制作方法的实现流程示意图；
图5为本发明实施例提供的阵列基板的结构示意图。
【具体实施方式】
本说明书所使用的词语“实施例”意指用作实例、示例或例证。此外，本说明书和所附权利要求中所使用的冠词“一”一般地可以被解释为意指“一个或多个”，除非另外指定或从上下文清楚导向单数形式。
在本发明实施例中，通过在形成了多晶硅层后，在所述多晶硅层上方先涂覆一绝缘材料；接着才使用离子植入机在绝缘材料上方进行离子植入，从而形成沟道；这样便有效避免了在离子植入制程中将离子直接打在多晶硅层上，从而造成多晶硅层表面缺陷，影响TFT特性的问题。本发明有效改善了离子植入制程中对多晶硅层表面的损失。
请参阅图1，为本发明实施例提供的阵列基板的制作方法的实现流程，其主要包括以下步骤：
在步骤S101中，提供一玻璃基板；
在步骤S102中，在所述玻璃基板上方沉积遮光层，并对所述遮光层进行图形化处理以形成遮光片；
在步骤S103中，在所述遮光层上方形成缓冲层；
在步骤S104中，在所述缓冲层上方形成多晶硅层；
在步骤S105中，在所述多晶硅层上方涂覆一绝缘材料；
在步骤S106中，使用离子植入机进行离子植入，形成沟道；
在步骤S107中，在所述绝缘材料上方沉积第一金属层，并对所述第一金属层进行图形化处理以形成栅极；
在步骤S108中，在所述第一金属层上方形成隔离层，用于隔离所述第一金属层和第二金属层；
在步骤S109中，在所述隔离层上方沉积第二金属层，并对所述第二金属层进行图形化处理以形成源极和漏极；
在步骤S110中，在所述第二金属层上方形成绝缘层，用于隔离所述第二金属层和像素电极层；
在步骤S111中，在所述绝缘层上方沉积像素电极层，并对所述像素电极层进行图形化处理以形成像素电极。
为了说明本发明所述的技术方案，下面通过具体实施例来进行说明。
实施例一
请参阅图2，为本发明实施例一提供的阵列基板的制作方法的实现流程，其主要包括以下步骤：
在步骤S201中，提供一玻璃基板；
在步骤S202中，在所述玻璃基板上方沉积遮光层，并对所述遮光层进行图形化处理以形成遮光片；
在步骤S203中，在所述遮光层上方形成缓冲层；
在本发明实施例中，在所述遮光层上方依次形成氮化硅层和氧化硅层，从而得到缓冲层。
在步骤S204中，在所述缓冲层上方形成多晶硅层；
在本发明实施例中，在所述缓冲层上形成一非晶硅层；
对所述非晶硅层进行准分子激光退火操作，形成多晶硅层。
在步骤S205中，在所述多晶硅层上方涂覆一光阻；
在本发明实施例中，使用Photo机台在所述多晶硅层上方涂覆一层PR(光阻)。
在步骤S206中，使用离子植入机进行离子植入，形成沟道；
在本发明实施例中，所述多晶硅层包括沟道区域、源极区域、和漏极区域，使用离子植入机在沟道区域进行离子植入，形成沟道，在源极区域离子植入高剂量P掺杂，形成N+；离子植入低剂量P掺杂，形成N-；在漏极区域离子植入高剂量P掺杂，形成N+；离子植入低剂量P掺杂，形成N-。
在步骤S207中，去除掉所述光阻；
在本发明实施例中，使用Strip机台将PR剥离。
在步骤S208中，在所述玻璃基板全表面沉积第一金属层，并对所述第一金属层进行图形化处理以形成栅极；
在步骤S209中，在所述第一金属层上方形成隔离层，用于隔离所述第一金属层和第二金属层；
在步骤S210中，在所述隔离层上方沉积第二金属层，并对所述第二金属层进行图形化处理以形成源极和漏极；
在步骤S211中，在所述第二金属层上方形成绝缘层，用于隔离所述第二金属层和像素电极层；
在步骤S212中，在所述绝缘层上方沉积像素电极层，并对所述像素电极层进行图形化处理以形成像素电极。
实施例二
请参阅图3，为本发明实施例二提供的阵列基板的制作方法的实现流程，其主要包括以下步骤：
在步骤S301中，提供一玻璃基板；
在步骤S302中，在所述玻璃基板上方沉积遮光层，并对所述遮光层进行图形化处理以形成遮光片；
在步骤S303中，在所述遮光层上方形成缓冲层；
在本发明实施例中，在所述遮光层上方依次形成氮化硅层和氧化硅层，从而得到缓冲层。
在步骤S304中，在所述缓冲层上方形成多晶硅层；
在本发明实施例中，在所述缓冲层上形成一非晶硅层；
对所述非晶硅层进行准分子激光退火操作，形成多晶硅层。
在步骤S305中，在所述多晶硅层上方涂覆一氮化硅层；
在本发明实施例中，使用CVD(化学气相沉积法)在所述多晶硅层上方镀上氮化硅层。
在步骤S306中，使用离子植入机进行离子植入，形成沟道；
在本发明实施例中，所述多晶硅层包括沟道区域、源极区域、和漏极区域，使用离子植入机在沟道区域进行离子植入，形成沟道，在源极区域离子植入高剂量P掺杂，形成N+；离子植入低剂量P掺杂，形成N-；在漏极区域离子植入高剂量P掺杂，形成N+；离子植入低剂量P掺杂，形成N-。
在本发明实施例中，在使用离子植入机进行离子植入，形成沟道之后，可对所述氮化硅层进行清洗，或者是不需要对所述氮化硅层做处理。
在步骤S307中，在所述氮化硅层上方沉积第一金属层，并对所述第一金属层进行图形化处理以形成栅极；
在步骤S308中，在所述第一金属层上方形成隔离层，用于隔离所述第一金属层和第二金属层；
在步骤S309中，在所述隔离层上方沉积第二金属层，并对所述第二金属层进行图形化处理以形成源极和漏极；
在步骤S310中，在所述第二金属层上方形成绝缘层，用于隔离所述第二金属层和像素电极层；
在步骤S311中，在所述绝缘层上方沉积像素电极层，并对所述像素电极层进行图形化处理以形成像素电极。
实施例三
请参阅图4，为本发明实施例三提供的阵列基板的制作方法的实现流程，其主要包括以下步骤：
在步骤S401中，提供一玻璃基板；
在步骤S402中，在所述玻璃基板上方沉积遮光层，并对所述遮光层进行图形化处理以形成遮光片；
在步骤S403中，在所述遮光层上方形成缓冲层；
在本发明实施例中，在所述遮光层上方依次形成氮化硅层和氧化硅层，从而得到缓冲层。
在步骤S404中，在所述缓冲层上方形成多晶硅层；
在本发明实施例中，在所述缓冲层上形成一非晶硅层；
对所述非晶硅层进行准分子激光退火操作，形成多晶硅层。
在步骤S405中，在所述多晶硅层上方涂覆一氧化硅层；
在本发明实施例中，使用CVD(化学气相沉积法)在所述多晶硅层上方镀上氧化硅层。
在步骤S406中，使用离子植入机进行离子植入，形成沟道；
在本发明实施例中，所述多晶硅层包括沟道区域、源极区域、和漏极区域，使用离子植入机在沟道区域进行离子植入，形成沟道，在源极区域离子植入高剂量P掺杂，形成N+；离子植入低剂量P掺杂，形成N-；在漏极区域离子植入高剂量P掺杂，形成N+；离子植入低剂量P掺杂，形成N-。
在本发明实施例中，在使用离子植入机进行离子植入，形成沟道之后，可对所述氧化硅层进行清洗，或者是不需要对所述氧化硅层做处理。
在步骤S407中，在所述氧化硅层上方沉积第一金属层，并对所述第一金属层进行图形化处理以形成栅极；
在步骤S408中，在所述第一金属层上方形成隔离层，用于隔离所述第一金属层和第二金属层；
在步骤S409中，在所述隔离层上方沉积第二金属层，并对所述第二金属层进行图形化处理以形成源极和漏极；
在步骤S410中，在所述第二金属层上方形成绝缘层，用于隔离所述第二金属层和像素电极层；
在步骤S411中，在所述绝缘层上方沉积像素电极层，并对所述像素电极层进行图形化处理以形成像素电极。
请参阅图5，为本发明实施例提供的阵列基板的结构示意图。为了便于说明，仅示出了与本发明实施例相关的部分。
所述阵列基板包括：一玻璃基板10、一遮光层11、一缓冲层12、一多晶硅层13、一绝缘材料14、一第一金属层15、一隔离层16、一所述第二金属层17、一绝缘层18、以及一像素电极层19。其中，所述遮光层11设置于所述玻璃基板10上方，所述遮光层11包括遮光片；缓冲层12设置于所述遮光层11上方；多晶硅层13设置于所述缓冲层12上方；绝缘材料14设置于所述多晶硅层13上方；第一金属层15设置于所述绝缘材料14上方，所述第一金属层15包括栅极；隔离层16设置于所述第一金属层15上方，隔离层16用于隔离所述第一金属层15和第二金属层17；所述第二金属层17设置于所述隔离层16上方，所述第二金属层17包括源极和漏极；绝缘层18设置于所述第二金属层17上方，绝缘层18用于隔离所述第二金属层17和像素电极层19；像素电极层19设置于所述绝缘层18上方，所述像素电极层19包括像素电极。
在本发明实施例中，所述绝缘材料可以为氮化硅层、或者是氧化硅层等。然而，可以理解的是，只要是能起到绝缘作用的材料均可。
在本发明实施例中，所述缓冲层包括：氮化硅层，以及设置于氮化硅层上方的氧化硅层。
综上所述，通过在形成了多晶硅层后，在所述多晶硅层上方先涂覆一绝缘材料；接着才使用离子植入机在绝缘材料上方进行离子植入，从而形成沟道；这样便有效避免了在离子植入制程中将离子直接打在多晶硅层上，从而造成多晶硅层表面缺陷，影响TFT特性的问题。本发明有效改善了离子植入制程中对多晶硅层表面的损失。
尽管已经相对于一个或多个实现方式示出并描述了本发明，但是本领域技术人员基于对本说明书和附图的阅读和理解将会想到等价变型和修改。本发明包括所有这样的修改和变型，并且仅由所附权利要求的范围限制。特别地关于由上述组件执行的各种功能，用于描述这样的组件的术语旨在对应于执行所述组件的指定功能(例如其在功能上是等价的)的任意组件(除非另外指示)，即使在结构上与执行本文所示的本说明书的示范性实现方式中的功能的公开结构不等同。此外，尽管本说明书的特定特征已经相对于若干实现方式中的仅一个被公开，但是这种特征可以与如可以对给定或特定应用而言是期望和有利的其他实现方式的一个或多个其他特征组合。而且，就术语“包括”、“具有”、“含有”或其变形被用在具体实施方式或权利要求中而言，这样的术语旨在以与术语“包含”相似的方式包括。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。

Claims (10)

1.一种阵列基板的制作方法，其特征在于，所述阵列基板的制作方法包括：
提供一玻璃基板；
在所述玻璃基板上方沉积遮光层，并对所述遮光层进行图形化处理以形成遮光片；
在所述遮光层上方形成缓冲层；
在所述缓冲层上方形成多晶硅层；
在所述多晶硅层上方涂覆一绝缘材料；
使用离子植入机进行离子植入，形成沟道；
在所述绝缘材料上方沉积第一金属层，并对所述第一金属层进行图形化处理以形成栅极；
在所述第一金属层上方形成隔离层，用于隔离所述第一金属层和第二金属层；
在所述隔离层上方沉积第二金属层，并对所述第二金属层进行图形化处理以形成源极和漏极；
在所述第二金属层上方形成绝缘层，用于隔离所述第二金属层和像素电极层；
在所述绝缘层上方沉积像素电极层，并对所述像素电极层进行图形化处理以形成像素电极。
2.根据权利要求1所述的阵列基板的制作方法，其特征在于，在所述多晶硅层上方涂覆一绝缘材料的步骤，包括：
在所述多晶硅层上方涂覆一光阻，
在所述使用离子植入机进行离子植入，形成沟道的步骤之后，还包括：
去除掉所述光阻。
3.根据权利要求1所述的阵列基板的制作方法，其特征在于，在所述多晶硅层上方涂覆一绝缘材料的步骤，包括：
在所述多晶硅层上方涂覆一氮化硅层。
4.根据权利要求1所述的阵列基板的制作方法，其特征在于，在所述多晶硅层上方涂覆一绝缘材料的步骤，包括：
在所述多晶硅层上方涂覆一氧化硅层。
5.根据权利要求1所述的阵列基板的制作方法，其特征在于，在所述遮光层上方形成缓冲层的步骤，包括：
在所述遮光层上方依次形成氮化硅层和氧化硅层。
6.根据权利要求1所述的阵列基板的制作方法，其特征在于，在所述缓冲层上方形成多晶硅层的步骤，包括：
在所述缓冲层上形成一非晶硅层；
对所述非晶硅层进行准分子激光退火操作，形成多晶硅层。
7.一种阵列基板，其特征在于，所述阵列基板包括：
一玻璃基板；
一遮光层，设置于所述玻璃基板上方，所述遮光层包括遮光片；
一缓冲层，设置于所述遮光层上方；
一多晶硅层，设置于所述缓冲层上方；
一绝缘材料，设置于所述多晶硅层上方；
一第一金属层，设置于所述绝缘材料上方，所述第一金属层包括栅极；
一隔离层，设置于所述第一金属层上方，用于隔离所述第一金属层和第二金属层；
一所述第二金属层，设置于所述隔离层上方，所述第二金属层包括源极和漏极；
一绝缘层，设置于所述第二金属层上方，用于隔离所述第二金属层和像素电极层；
一像素电极层，设置于所述绝缘层上方，所述像素电极层包括像素电极。
8.根据权利要求7所述的阵列基板，其特征在于，所述绝缘材料为氮化硅层。
9.根据权利要求7所述的阵列基板，其特征在于，所述绝缘材料为氧化硅层。
10.根据权利要求7所述的阵列基板，其特征在于，所述缓冲层包括：氮化硅层，以及设置于氮化硅层上方的氧化硅层。
CN201510606199.7A 2015-09-22 2015-09-22 一种阵列基板的制作方法及阵列基板 Active CN105185742B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510606199.7A CN105185742B (zh) 2015-09-22 2015-09-22 一种阵列基板的制作方法及阵列基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510606199.7A CN105185742B (zh) 2015-09-22 2015-09-22 一种阵列基板的制作方法及阵列基板

Publications (2)

Publication Number Publication Date
CN105185742A true CN105185742A (zh) 2015-12-23
CN105185742B CN105185742B (zh) 2018-02-16

Family

ID=54907734

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510606199.7A Active CN105185742B (zh) 2015-09-22 2015-09-22 一种阵列基板的制作方法及阵列基板

Country Status (1)

Country Link
CN (1) CN105185742B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105487718A (zh) * 2016-01-29 2016-04-13 武汉华星光电技术有限公司 阵列基板及其制作方法
CN107706209A (zh) * 2017-08-09 2018-02-16 武汉华星光电半导体显示技术有限公司 有机电致发光显示面板及其制作方法
CN109659235A (zh) * 2018-12-14 2019-04-19 武汉华星光电半导体显示技术有限公司 Tft的制备方法、tft、阵列基板及显示装置
CN109817645A (zh) * 2019-02-18 2019-05-28 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板、电子设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100090223A1 (en) * 1999-04-06 2010-04-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN103383946A (zh) * 2013-07-12 2013-11-06 京东方科技集团股份有限公司 一种阵列基板、显示装置及阵列基板的制备方法
CN104617102A (zh) * 2014-12-31 2015-05-13 深圳市华星光电技术有限公司 阵列基板及阵列基板制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100090223A1 (en) * 1999-04-06 2010-04-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN103383946A (zh) * 2013-07-12 2013-11-06 京东方科技集团股份有限公司 一种阵列基板、显示装置及阵列基板的制备方法
CN104617102A (zh) * 2014-12-31 2015-05-13 深圳市华星光电技术有限公司 阵列基板及阵列基板制造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105487718A (zh) * 2016-01-29 2016-04-13 武汉华星光电技术有限公司 阵列基板及其制作方法
US10043912B2 (en) 2016-01-29 2018-08-07 Wuhan China Star Optoelectronics Technology Co., Ltd Array substrate and the manufacturing methods thereof
CN105487718B (zh) * 2016-01-29 2019-03-15 武汉华星光电技术有限公司 阵列基板及其制作方法
CN107706209A (zh) * 2017-08-09 2018-02-16 武汉华星光电半导体显示技术有限公司 有机电致发光显示面板及其制作方法
WO2019028955A1 (zh) * 2017-08-09 2019-02-14 武汉华星光电半导体显示技术有限公司 有机电致发光显示面板及其制作方法
CN107706209B (zh) * 2017-08-09 2019-06-25 武汉华星光电半导体显示技术有限公司 有机电致发光显示面板及其制作方法
CN109659235A (zh) * 2018-12-14 2019-04-19 武汉华星光电半导体显示技术有限公司 Tft的制备方法、tft、阵列基板及显示装置
CN109659235B (zh) * 2018-12-14 2021-12-03 武汉华星光电半导体显示技术有限公司 Tft的制备方法、tft、阵列基板及显示装置
CN109817645A (zh) * 2019-02-18 2019-05-28 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板、电子设备
CN109817645B (zh) * 2019-02-18 2021-03-16 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板、电子设备

Also Published As

Publication number Publication date
CN105185742B (zh) 2018-02-16

Similar Documents

Publication Publication Date Title
CN105185742A (zh) 一种阵列基板的制作方法及阵列基板
US10290663B2 (en) Manufacturing method of thin film transistor and manufacturing method of array substrate
US9508859B2 (en) TFT array substrate and manufacturing method of the same
CN104538307A (zh) 一种用于制作多晶硅薄膜晶体管的方法
US20190035892A1 (en) Semiconductor structure and fabrication method thereof
CN110148600A (zh) 阵列基板及制备方法
CN103489786A (zh) 一种阵列基板的制作方法
US9647088B2 (en) Manufacturing method of low temperature polysilicon thin film transistor
US8377807B2 (en) Method for minimizing defects in a semiconductor substrate due to ion implantation
CN103645075A (zh) Tem样品的制作方法及其tem样品
CN104466020A (zh) 一种ltps像素单元及其制造方法
CN105789320A (zh) 金属氧化物薄膜晶体管及其制作方法、阵列基板
SG140518A1 (en) Method for passivation of plasma etch defects in dram devices
CN103943509B (zh) 薄膜晶体管的制程方法
CN102543716A (zh) 金属硅化物阻挡层的形成方法
CN107910378B (zh) Ltps薄膜晶体管、阵列基板及其制作方法、显示装置
US9960255B2 (en) Method for manufacturing thin film transistor
US8722483B2 (en) Method for manufacturing double-layer polysilicon gate
CN105140180A (zh) 薄膜晶体管阵列基板的制作方法及多晶硅材料的制作方法
CN104078351A (zh) 半导体结构的制作方法
CN105280647A (zh) 薄膜晶体管阵列面板及其制作方法
CN105140124A (zh) 一种多晶硅薄膜晶体管的制作方法
CN102456556A (zh) 金属硅化物的形成方法
CN100356584C (zh) 薄膜晶体管及其制造方法
CN103325791A (zh) 一种存储装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant