CN105161463B - 减少存储单元临界电压偏移的方法 - Google Patents

Abstract

一种减少存储单元临界电压偏移的方法，包括在基板上的栅极结构表面形成氧化物衬层，再形成第一氮化硅层。在去除基板表面的第一氮化硅层后进行第一离子注入步骤。然后完全去除第一氮化硅层，再在基板上形成覆盖氧化物衬层与栅极结构的第二氮化硅层。之后，在基板上形成覆盖第二氮化硅层的第一氧化硅层，并进行回蚀刻以形成氧化硅间隔壁。然后进行第二离子注入步骤，再完全去除氧化硅间隔壁，并于基板上形成完整覆盖第二氮化硅层的第二氧化硅层。

Description

减少存储单元临界电压偏移的方法

技术领域

本发明涉及一种半导体存储单元技术，且特别涉及一种减少存储单元临界电压偏移的方法。

背景技术

随着半导体元件的尺寸逐年缩小，栅极结构之间的距离也大幅缩小，因此目前的元件设计大多会连带将保护栅极结构的氮化硅层或氧化硅层的厚度减小。但是，在整个存储单元工艺中，会有数道工艺导致这些保护栅极结构的膜层受损，进而产生移动离子(mobile ion)沿着栅极结构侧面的氧化硅层通过的通道，而此现象在高温烘烤(hightemperature baking)后被发现反映于临界电压偏移(Vt shift)的增加。

因此，目前亟需能解决移动离子所导致的上述高温资料保持(HTDR)问题。

发明内容

本发明提供一种减少存储单元临界电压偏移的方法，能防止栅极结构侧面的氧化硅层有移动离子通过而使临界电压偏移问题变得严重。

本发明的减少存储单元临界电压偏移的方法，包括在基板上的栅极结构表面覆盖氧化物衬层，再形成第一氮化硅层。在去除基板表面的第一氮化硅层后进行第一离子注入步骤。然后完全去除第一氮化硅层，再在基板上形成覆盖氧化物衬层与栅极结构的第二氮化硅层。之后，在基板上形成覆盖第二氮化硅层的第一氧化硅层，并回蚀刻第一氧化硅层以形成氧化硅间隔壁。于第二离子注入步骤后完全去除氧化硅间隔壁，再于基板上形成覆盖第二氮化硅层的第二氧化硅层。

在本发明的一实施例中，在上述基板上形成第一氮化硅层之前还包括减薄上述氧化物衬层的厚度，以增加栅极结构之间的空间。

在本发明的一实施例中，在上述基板上形成第一氮化硅层之前还包括回蚀刻上述氧化物衬层，以于栅极结构侧面形成氧化物间隔壁。

在本发明的一实施例中，上述氧化物衬层包括高温氧化物(HTO)。

在本发明的一实施例中，上述第一离子注入步骤例如通道注入(channelimplantation)。

在本发明的一实施例中，上述第二离子注入步骤例如源极与漏极注入(source/drain implantation)。

在本发明的一实施例中，上述第一和第二氧化硅层例如四乙氧基硅烷(TEOS)制备的氧化物。

在本发明的一实施例中，上述第二氧化硅层的厚度小于第一氧化硅层的厚度。

在本发明的一实施例中，在上述基板上形成第二氧化硅层之后，还可包括在基板上形成牺牲层覆盖上述第二氧化硅层，再定义牺牲层以形成露出栅极结构上方的开口，之后于开口中填入介电材料再将牺牲层去除。

在本发明的一实施例中，上述牺牲层例如多晶硅层。

在本发明的一实施例中，去除上述牺牲层的方法包括反应性离子蚀刻(RIE)。

在本发明的一实施例中，上述介电材料包括硼硅酸玻璃(borosilicate glass)或氧化硅。

基于上述，本发明通过两次的移除与重新沉积的方式加强整个栅极结构的顶面与侧面交接部位的氧化硅层与氮化硅层，并进而减少存储单元临界电压偏移，使存储单元元件具有良好的高温资料保持(HTDR)特性。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。

附图说明

图1A至图1J是依照本发明的一实施例的一种存储单元的制造流程剖面图。

图2是实验例与比较例的临界电压偏移结果图。

其中，附图标记说明如下：

100：基板

100a：表面

102：栅极结构

102a：顶面

102b：侧面

104：氧化物衬层

104a：氧化物间隔壁

106：第一氮化硅层

106a：氮化硅间隔壁

108：第一离子注入步骤

110：第二氮化硅层

112：第一氧化硅层

112a：氧化硅间隔壁

114：第二离子注入步骤

116：第二氧化硅层

118：牺牲层

120：开口

122：介电材料

124：空间

t1、t2、t3：厚度

具体实施方式

本文中请参照附图，以便更加充分地体会本发明的概念，随附附图中显示本发明的实施例。但是，本发明还可采用许多不同形式来实践，且不应将其解释为限于底下所述的实施例。实际上，提供实施例仅为使本发明更将详尽且完整，并将本发明的范畴完全传达至所属技术领域中具有通常知识者。

在附图中，为明确起见可能将各层以及区域的尺寸以及相对尺寸作夸张的描绘。

图1A至图1J是依照本发明的一实施例的一种存储单元的制造流程剖面图，其中减少存储单元临界电压偏移的技术是显示于图1A至图1G。

请参照图1A，在基板100上的栅极结构102表面(包含顶面102a与侧面102b)覆盖氧化物衬层104，其中氧化物衬层104例如高温氧化物(HTO)，因此在基板100的表面100a也同样覆盖着高温氧化物。在本实施例中，基板100例如N型硅基板、P型硅基板或者III-V族半导体基板等。至于栅极结构102可为互相平行的条状结构，且随着半导体元件尺寸缩小，目前栅极结构102之间的距离有愈来愈小的趋势。

之后，请参照图1B，减薄氧化物衬层104的厚度t1，以增加栅极结构102之间的空间。回蚀刻氧化物衬层104，以于栅极结构102的侧面102b形成氧化物间隔壁104a。在基板100上形成覆盖氧化物间隔壁104a与栅极结构102的第一氮化硅层106，形成第一氮化硅层106的方法譬如化学气相沉积(CVD)，因此在基板100的表面100a上也同样覆盖着第一氮化硅层106。

然后，请参照图1C，去除基板100表面100a上的第一氮化硅层106，以于氧化物间隔壁104a的侧面形成氮化硅间隔壁106a。如果氧化物衬层104并未在图1B的过程中被减薄或回蚀刻，此时在基板100的表面100a至少会留有部分氧化物衬层104。接着，进行第一离子注入步骤108，如通道注入。这道注入步骤为存储单元工艺中的工艺之一，能在基板100内形成掺杂区(未示出)。

接着，请参照图1D，完全去除氮化硅间隔壁106a；在基板100上形成覆盖氧化物衬层(即氧化物间隔壁104a)与栅极结构102的第二氮化硅层110，形成第二氮化硅层110的方法譬如CVD，因此在基板100的表面100a上也同样覆盖着第二氮化硅层110。

随后，请参照图1E，在基板100上形成覆盖第二氮化硅层110的第一氧化硅层112，其中第一氧化硅层112为TEOS氧化物。

之后，请参照图1F，回蚀刻第一氧化硅层112，以于栅极结构102的侧面102b部位的第二氮化硅层110上形成氧化硅间隔壁112a。进行第二离子注入步骤114，如源极与漏极注入。这道注入步骤为存储单元工艺中的工艺之一，能在基板100内形成源极与漏极区(未示出)。

然后，请参照图1G，完全去除氧化硅间隔壁112a；于基板100上形成覆盖第二氮化硅层110的第二氧化硅层116，其中第二氧化硅层116例如TEOS氧化物。第二氧化硅层116的厚度t3可小于图1E的第一氧化硅层112的厚度t2，以利后续连接通道(contact plug)之类的形成，但是假若栅极结构102之间的空间足够，则第二氧化硅层116的厚度t3也可与第一氧化硅层112的厚度t2一样会更大。

接着，请参照图1H，在基板100上形成牺牲层118覆盖第二氧化硅层116，其中牺牲层118例如多晶硅层。形成牺牲层118的步骤例如先以CVD沉积多晶硅材料，再以化学机械研磨(CMP)之类的方式进行平坦化处理，但本发明并不限于此。之后可对存储单元的周边区域(未示出)进行一般技术的处理，故于此不再赘述。

之后，请参照图1I，定义牺牲层118，以形成露出栅极结构102顶面102a上方的开口120，且剩余的牺牲层118可为后续形成连接通道的位置。上述定义牺牲层118的方式，譬如以微影蚀刻工艺将开口120部分的牺牲层118去除。接着，于开口120中填入介电材料122，如硼硅酸玻璃或氧化硅之类的材料。

然后，请参照图1J，去除牺牲层118，而空出预留给连接通道的空间124，但本发明并不限于此。空间124可以是柱状或者与栅极结构102平行的条状。至于去除牺牲层118的方法例如反应性离子蚀刻(RIE)。由于整个栅极结构102的顶面102a与侧面102b交接的部位上已由完整且未遭受任何蚀刻工艺的第二氮化硅层110和第二氧化硅层116所包覆，因此可避免移动离子(mobile ions)自栅极结构102侧面102b泄漏。

以下提出实验来验证本发明的功效，但本发明的范围并不局限于以下实验。

实验例

在P型硅基板上先形成线宽/线距为80/70nm的栅极结构，再覆盖一层厚度约40nm的高温氧化物(HTO)。然后，在栅极结构侧壁形成一层氮化硅间隔壁，再进行源极与漏极离子注入步骤。随后将此氮化硅间隔壁完全去除，再于基板上以CVD形成另一氮化硅层，其厚度约10nm。随后，进行如图1H至1J的步骤，以形成连接通道的位置。然后利用已知技术完成存储单元的制作与内连线。

比较例

按照实验例的方式制作存储单元及其内连线，但是在源极与漏极离子注入步骤之后不移除氮化硅间隔壁，也不形成另一氮化硅层。

测试

对实验例与比较例的存储单元进行高温烘烤，并量测高温烘烤前后的临界电压偏移，结果显示于图2。

由图2可得知实验例中第二氮化层的形成，确实有助于阻挡移动离子，其临界电压偏移(Vt shift)明显低于比较例50％左右。

综上所述，本发明通过移除与重新沉积的方式，保持整个栅极结构的顶面与侧面交接部位的氧化硅层与氮化硅层不受损害，因此能避免移动离子载该处通过，进而减少存储单元临界电压偏移，使存储单元具有高温资料保持(HTDR)特性。

虽然本发明已以实施例揭露如上，然其并非用以限定本发明，本领域普通技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视所附的权利要求所界定者为准。

Claims (12)

1.一种减少存储单元临界电压偏移的方法，其特征在于：所述方法包括：

在基板上的多个栅极结构表面覆盖氧化物衬层；

在所述基板上形成覆盖所述氧化物衬层与所述多个栅极结构的第一氮化硅层；

去除所述基板表面的所述第一氮化硅层；

进行第一离子注入步骤；

完全去除所述第一氮化硅层；

在所述基板上形成覆盖所述氧化物衬层与所述多个栅极结构的第二氮化硅层；

在所述基板上形成覆盖所述第二氮化硅层的第一氧化硅层；

回蚀刻所述第一氧化硅层，以形成多个氧化硅间隔壁；

进行第二离子注入步骤；

完全去除所述多个氧化硅间隔壁；以及

在所述基板上形成覆盖所述第二氮化硅层的第二氧化硅层。

2.根据权利要求1所述的减少存储单元临界电压偏移的方法，其特征在于：在所述基板上形成所述第一氮化硅层之前还包括：减薄所述氧化物衬层的厚度，以增加所述多个栅极结构之间的空间。

3.根据权利要求1所述的减少存储单元临界电压偏移的方法，其特征在于：在所述基板上形成所述第一氮化硅层之前还包括：回蚀刻所述氧化物衬层，以于所述多个栅极结构的侧面形成氧化物间隔壁。

4.根据权利要求1所述的减少存储单元临界电压偏移的方法，其特征在于：所述氧化物衬层包括高温氧化物。

5.根据权利要求1所述的减少存储单元临界电压偏移的方法，其特征在于：所述第一离子注入步骤为通道注入。

6.根据权利要求1所述的减少存储单元临界电压偏移的方法，其特征在于：所述第二离子注入步骤为源极与漏极注入。

7.根据权利要求1所述的减少存储单元临界电压偏移的方法，其特征在于：所述第一氧化硅层和所述第二氧化硅层为四乙氧基硅烷制备的氧化物。

8.根据权利要求1所述的减少存储单元临界电压偏移的方法，其特征在于：所述第二氧化硅层的厚度小于所述第一氧化硅层的厚度。

9.根据权利要求1所述的减少存储单元临界电压偏移的方法，其特征在于：在所述基板上形成所述第二氧化硅层之后，还包括：

在所述基板上形成牺牲层覆盖所述第二氧化硅层；

定义所述牺牲层以形成露出位于所述多个栅极结构上方的所述第二氧化硅层的多个开口；

于所述多个开口中填入介电材料；以及

去除所述牺牲层。

10.根据权利要求9所述的减少存储单元临界电压偏移的方法，其特征在于：所述牺牲层包括多晶硅层。

11.根据权利要求9所述的减少存储单元临界电压偏移的方法，其特征在于：去除所述牺牲层的方法包括反应性离子蚀刻。

12.根据权利要求9所述的减少存储单元临界电压偏移的方法，其特征在于：所述介电材料包括硼硅酸玻璃或氧化硅。