CN105118820B - 封装件及其制造方法、封装堆叠结构及其制造方法 - Google Patents
封装件及其制造方法、封装堆叠结构及其制造方法 Download PDFInfo
- Publication number
- CN105118820B CN105118820B CN201510430609.7A CN201510430609A CN105118820B CN 105118820 B CN105118820 B CN 105118820B CN 201510430609 A CN201510430609 A CN 201510430609A CN 105118820 B CN105118820 B CN 105118820B
- Authority
- CN
- China
- Prior art keywords
- chip
- substrate
- packaging part
- protuberance
- stacked
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Packaging Frangible Articles (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
提供一种封装件及其制造方法、封装堆叠结构及其制造方法。所述封装件包括:基底,具有第一表面和第二表面,并且具有柔性;多个芯片,分别设置在基底的第一表面和第二表面上,其中,基底被弯折,使得所述多个芯片在横向方向上彼此叠置,以形成横向方向上的堆叠结构;多个包封构件,用于包封多个芯片。
Description
技术领域
本发明属于封装技术领域,具体地,涉及封装件及其制造方法以及封装堆叠结构及其制造方法。
背景技术
多个半导体封装件通过柔性基底作为载体,按照一定的规律纵向堆叠起来,从而提高封装的密度。
具体地讲,将多个半导体芯片贴装在柔性基底的两侧,利用柔性基底的变形特性,使多个封装件纵向堆叠起来,从而提高封装的密度。例如,图1是示出现有技术的多个封装件纵向堆叠在一起的封装堆叠结构的示意性剖视图。在图1中,封装堆叠结构100包括下封装件110和上封装件120。下封装件110包括具有背对的第一表面和第二表面并且具有柔性的第一基底101,第一芯片111和112对应地设置在第一基底101的中心位置处的两侧(即,设置在第一基底的中心位置处的第一表面和第二表面上),第一包封构件121和122分别背对地设置在第一基底101的第一表面和第二表面上,以包封第一芯片111和112。第一基底101具有左延伸部101a和右延伸部101b,左延伸部101a在竖直方向弯折并沿水平方向粘附在设置于第一基底101的第二表面(下表面)上的第一包封构件122的表面,且右延伸部101b在竖直方向弯折并沿水平方向粘附在设置于第一基底101的第一表面(上表面)上的第一包封构件121的表面。上封装件120包括第二基底102、设置在第二基底102上的第二芯片113以及包封第二芯片113的第二包封构件123。上封装件120通过连接构件B与第一基底101的右延伸部101b的第二表面上的连接焊盘P连接,从而将下封装件110与上封装件120连接以形成封装堆叠结构100。由于上述的将多个封装单元(例如,包括第一芯片111、112的封装单元和包括第二芯片113的封装单元)通过柔性基底堆叠形成的封装堆叠结构的形成较复杂,且整个封装堆叠结构的翘曲程度比较大,使得不利于后续的POP封装工艺。
发明内容
本发明的一个目的在于提供能够避免或降低封装堆叠结构的翘曲程度的封装件及其制造方法。
本发明的另一目的在于提供一种能够避免或降低封装堆叠结构的翘曲程度的封装堆叠结构及其制造方法。
根据本发明的一方面,提供了一种封装件,所述封装件包括:柔性基底,具有背对的第一表面和第二表面;多个芯片,交替地设置在柔性基底的第一表面和第二表面上,其中,柔性基底被弯折,使得所述多个芯片在横向方向上彼此叠置,以形成横向方向上的堆叠结构;多个包封构件,分别包封所述多个芯片。
根据本发明的示例性实施例,所述多个芯片可以相对于柔性基底的竖直方向的中心线在柔性基底的两侧形成对称的结构。
根据本发明的示例性实施例,柔性基底的第一表面和第二表面中的每个表面的未设置有芯片的部分可以与该表面的设置有芯片且被包封构件包封的部分齐平。
根据本发明的示例性实施例,在横向方向上直接相邻的芯片可以分别位于柔性基底的第一表面和第二表面上。
根据本发明的示例性实施例,在横向方向上彼此直接相邻的两个芯片可以分别位于基底的第一表面和第二表面上。
根据本发明的示例性实施例,在横向方向上彼此叠置的所述多个芯片可以相对于堆叠结构的中心对称。
根据本发明的另一方面,提供了一种封装堆叠结构,所述封装堆叠结构包括下封装件、上封装件以及连接下封装件和上封装件的连接构件。所述下封装件包括:第一基底,具有背对的第一表面和第二表面,并且具有柔性;多个第一芯片,交替地设置在具有柔性的第一基底的第一表面和第二表面上,其中,柔性基底被弯折,使得所述多个第一芯片在横向方向上彼此叠置,以形成横向方向上的堆叠结构;第一包封构件,分别设置在第一基底的第一表面和第二表面上,以分别包封所述多个第一芯片。所述上封装件包括:第二基底,具有背对的第一表面和第二表面,其中,第二表面面对下封装件;第二芯片,设置在第二基底的第一表面上,第二包封构件,包封第二芯片。
根据本发明的示例性实施例,所述多个第一芯片可以相对于第一基底的竖直方向的中心线在第一基底的两侧形成对称的结构。
根据本发明的示例性实施例,第一基底的第一表面和第二表面中的每个表面的未设置有第一芯片的部分可以与该表面的设置有第一芯片且被第一包封构件包封的部分齐平。
根据本发明的示例性实施例,在横向方向上直接相邻的第一芯片可以分别位于第一基底的第一表面和第二表面上。
根据本发明的另一方面,提供了一种制造封装件的方法,所述方法包括以下步骤:设置柔性基底,其中,柔性基底具有背对的第一表面和第二表面;将多个芯片交替地设置在柔性基底的第一表面和第二表面上,使用多个包封构件分别包封所述多个芯片;将基底弯折,使得交替地设置在柔性基底的第一表面和第二表面上的所述多个芯片在横向方向上彼此叠置,以形成横向方向上的堆叠结构。
根据本发明的另一方面,提供了一种制造封装件的方法,所述方法包括以下步骤:设置柔性基底,柔性基底具有第一表面和第二表面;将多个芯片交替地设置在柔性基底的第一表面和第二表面上;将柔性基底弯折,使得交替地设置在柔性基底的第一表面和第二表面上的所述多个芯片在横向方向上彼此叠置,以形成横向方向上的堆叠结构;使用多个第一包封构件分别包封所述多个第一芯片。
根据本发明的另一方面,提供了一种制造封装堆叠结构的方法,所述方法包括以下步骤:设置下封装件、在下封装件上设置连接构件以及在连接构件上设置上封装件。设置下封装件的步骤包括:设置第一基底,第一基底具有背对的第一表面和第二表面,并且具有柔性;将多个第一芯片交替地设置在第一基底的第一表面和第二表面上;利用第一包封构件分别包封第一芯片;弯折第一基底,使得交替地设置在第一基底的第一表面和第二表面上的所述多个第一芯片在横向方向上彼此叠置,以形成横向方向上的堆叠结构。设置上封装件的步骤包括:在连接构件上设置第二基底,第二基底具有背对的第一表面和第二表面,第二基底的第二表面面对下封装件;在第二基底的第一表面上设置第二芯片;利用第二包封构件包封第二芯片。
根据本发明的另一方面,提供了一种制造封装堆叠结构的方法,所述方法包括以下步骤:设置下封装件、在下封装件上设置连接构件以及在连接构件上设置上封装件。设置下封装件的步骤包括:设置第一基底,第一基底具有背对的第一表面和第二表面,并且具有柔性;将多个第一芯片交替地设置在第一基底的第一表面和第二表面上;将第一基底弯折,使得交替地设置在第一基底的第一表面和第二表面上的所述多个第一芯片在横向方向上彼此叠置,以形成横向方向上的堆叠结构;利用第一包封构件分别包封所述多个第一芯片。设置上封装件的步骤包括:在连接构件上设置第二基底,第二基底具有第一表面和第二表面,第二基底的第二表面面对下封装件;在第二基底的第一表面上设置第二芯片;利用第二包封构件包封第二芯片。
根据本发明的示例性实施例的封装件及其制造方法、以及应用该封装件的封装堆叠结构及其制造方法,能够避免或显著降低封装堆叠结构的翘曲。
附图说明
通过结合附图的示例性实施例的以下描述,本发明的各方面将变得更加容易理解,在附图中:
图1是示出现有技术的封装堆叠结构的示意性剖视图;
图2是示出根据本发明的封装堆叠结构的示意性剖视图;
图3a至图3g是示出根据本发明的一个示例性实施例的制造封装堆叠结构的方法的示意性剖视图;
图4a至图4f是示出根据本发明的另一示例性实施例的制造封装堆叠结构的方法的示意性剖视图。
具体实施方式
在下文中,将通过参考附图对示例性实施例进行解释来详细描述本发明构思。然而,本发明构思可以按照多种不同形式具体实施,而不应当解释为限制为本文所阐述的各实施例;相反,提供这些实施例是为了使得本公开是清楚且完整的,并且将向本领域普通技术人员充分地传达本发明构思。在附图中,相同的附图标记表示相同的元件。此外,各个元件和区域是示意性示出的。因而,本发明构思不限于图中所示出的相对尺寸或距离。将要理解的是,尽管在这里会使用术语第一、第二、第三等来描述各个元件、部件、区域、层和/或部分,但这些元件、部件、区域、层和/或部分不应当被这些术语限制。这些术语仅仅用于将一个元件、部件、区域、层或部分与另一个元件、部件、区域、层或部分区分开。因此,下面讨论的第一元件、第一部件、第一区域、第一层或第一部分可以被称为第二元件、第二部件、第二区域、第二层或第二部分,而没有背离本发明构思的教导。
这里使用的术语是出于描述具体实施例的目的,而不意图限制本发明构思。如这里所使用的,单数形式的“一个”、“一种”、“该”、“所述”也意图包括复数形式,除非在上下文中清楚地另外指出。还将要理解的是,术语“包括”和/或“包括……的”当用在本说明书中时,说明存在所陈述的特征、整体、步骤、操作、元件和/或组件,但是不排除存在或添加一个或更多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。
为了便于描述,这里可以使用空间相对术语来描述图中所示出的一个元件或特征与其它元件或特征的关系,诸如“在……之下”、“在.......下方”、“下面的”、“在……上方”和“上面的”等。将理解的是,这些空间术语意图涵盖使用中或操作中的器件的在图中所示的方位之外的不同方位。例如,如果附图中的器件被翻转,则描述为在其它元件或特征“之下”或“下方”的元件将被定位为在其它元件或特征“上方”。因此,示例性术语“在……下方”可以涵盖“下方”和“上方”两种方位。器件可以被另外地定位(旋转90度或者在其它方位),并相应地解释在这里使用的空间相对描述语。
参照作为示例性实施例的理想实施例(以及中间结构)的示意图的剖视图来描述示例性实施例。如此,例如由制造技术和/或公差所导致的图示形状的变化是可预期的。因此,不应当将示例性实施例解释为局限于在这里所示出的区域的特定形状,而是包括了例如由制造导致的形状方面的偏差。
除非另外限定,否则在本说明书中使用的术语(包括技术术语和科学术语)具有与本领域普通技术人员所通常理解的含义相同的含义。在通用词典中定义的术语应当被解释为具有与相关技术背景下的含义相同的含义,并且除非在本说明书中进行了限定,否则不应以理想化的或过于形式化的意思来解释它们。
如这里所使用的,术语“和/或”包括一个或更多个相关所列项的任意和全部组合。
以下,将结合图附图来详细描述根据本发明的示例性实施例的封装件及其制造方法、以及封装堆叠结构及其制造方法。
图2是示出根据本发明的示例性实施例的封装堆叠结构200的示意性剖视图,根据本发明示例性实施例的封装件210被包括在根据本发明的示例性实施例的封装堆叠结构200中。根据本发明示例性实施例的封装堆叠结构200包括彼此层叠的封装件(为了便于描述,在下文中称作“下封装件”)210和上封装件220。
参照图2,下封装件210包括:柔性基底201,具有背对的第一表面和第二表面;多个芯片211,交替地设置在柔性基底201的第一表面和第二表面上,其中,柔性基底201被弯折,使得所述多个芯片211在横向方向上彼此叠置,以形成横向方向上的堆叠结构;多个包封构件,用于包封多个芯片。这里,横向方向上的堆叠结构意指多个芯片在横向方向上交替地布置在柔性基底的两侧,且分别设置在柔性基底的两个表面的直接相邻的两个芯片在横向方向上具有至少部分的重叠部分。另外,在这里所述的横向方向上的堆叠结构还包括了个直接相邻的芯片之间具有预定间隙的情况。更具体地讲,在本发明的一个示例性实施例中,如图2所示,交替地设置在柔性基底201的两个表面上的芯片(即,在横向方向上直接相邻的芯片211分别位于柔性基底201的第一表面和第二表面上。)相对于柔性基底201的竖直方向的中心线在柔性基底201的两侧可以形成(镜像)对称结构。在本发明的另一个示例性实施例中,设置在柔性基底的两侧且直接相邻的两个芯片在水平方向上可以不位于同一平面,但在水平方向上可以具有遮挡部分。
根据本发明的一个示例性实施例,柔性基底201被弯折,使得柔性基底201可以包括第一弯折部201a、第二弯折部201b和未弯折部201c,第一弯折部201a和第二弯折部201b可以限定柔性基底201的凹入部,第一弯折部201a和未弯折部201c可以限定柔性基底201的突出部,但本发明的精神和范围不限于这里所描述的情况。多个芯片211可以分别设置在柔性基底201的第一表面和第二表面上,即,所述多个芯片211中的一些芯片可以设置在由于基底201的弯折而形成的凹入部中,所述多个芯片211中的另一些芯片可以设置在由于柔性基底201的弯折而形成的突出部中,使得所述多个芯片在横向方向上彼此叠置,以形成横向方向上的堆叠结构。例如,如图2所示,由于弯折的基底201使得凹入部和突出沿水平方向部彼此叠置(遮挡),从而使得位于凹入部中的芯片可以与位于突出部中的直接相邻的芯片211交替地彼此叠置(遮挡)。在这种情况下,直接相邻的芯片211之间(即,交替地设置在凹入部中的芯片与设置在直接相邻的突出部中的芯片)被第一弯折部201a隔开。
根据本发明的示例性实施例,在横向方向上彼此直接相邻的两个芯片211可以分别位于柔性基底的第一表面和第二表面上,且在横向方向上彼此叠置的所述多个芯片可以相对于堆叠结构的中心对称。具体地,例如,柔性基底201可以被弯折以形成为具有多个凹入部和多个突出部,其中,凹入部与突出部交替布置。在这种情况下,设置于凹入部中的芯片211可以设置在凹入部的第一表面上,且设置在突出部中的芯片211可以设置在突出部的第二表面上,且设置在凹入部的第一表面上的芯片与直接相邻地设置在突出部的第二表面上的芯片之间的距离相等。
根据本发明的示例性实施例,当基底201设置为具有凹入部和突出部时,位于凹入部的两侧的第一弯折部201a沿竖直方向可以具有相同的高度。或者,在一个本发明的示例性实施例中,柔性基底201的第一表面和第二表面中的每个表面的未设置有芯片201的部分可以与该表面的设置有芯片201且被包封构件221包封的部分齐平。
柔性基底201可以是具有柔性的柔性印刷电路板(FPC)基底。或者也可以具有印刷电路板能够形成在其上的两侧表面。根据本发明的示例性实施例的柔性基底201可以被弯折以形成为具有如上所述的凹入部和延伸部。
根据本发明的示例性实施例,柔性基底201的第一表面和第二表面上可以设置有多个焊盘P,并且可以在所述多个焊盘P上设置诸如焊球或者凸块的连接构件B,使得第一芯片211和第二芯片212可以通过诸如焊球或者凸块的连接构件B与基底结合。
具体地讲,多个焊盘P可以设置在基底201的第一表面和二表面的适宜位置上,使得诸如凸块或者焊球的多个连接构件B可以设置在所述多个焊盘P的至少一个焊盘P上,从而诸如外部构件(未示出)或者另外的芯片(未示出)可以通过焊盘P连接到根据本发明的示例性实施例的封装件200上。例如,根据本发明的一个示例性实施例,多个焊盘P可以设置在未弯折部201c的第一表面上,使得诸如焊球或者凸块的多个连接构件B可以设置在多个焊盘P上,从而另外的封装结构(例如,如图3所示的上封装件220)可以通过连接构件B连接到下封装件210,但本发明不限于上述具体细节。
以上详细描述了根据本发明的示例性实施例的封装件,下面,将参照图2来具体描述根据本发明的示例性实施例的封装堆叠结构。根据本发明的示例性实施例的封装结构包括下封装件和上封装件,且下封装件具有与上面描述的根据本发明的示例性实施例的封装件相同的结构,因此,在下面将主要描述根据本发明的示例性实施例的包括在封装堆叠结构中的上封装件,并省略对下封装件的具体描述。
根据本发明的示例性实施例的封装堆叠结构200包括上封装件220、下封装件210以及连接下封装件210和上封装件220的连接构件B。下封装件210包括:第一基底201,具有背对的第一表面和第二表面,并且具有柔性;多个第一芯片211,交替地设置在第一基底201的第一表面和第二表面上;第一包封构件221,设置在第一基底的第一表面和第二表面上,以分别包封交替地设置在第一基底201的第一表面和第二表面上的所述多个第一芯片211。其中,第一基底201被弯折,使得所述多个第一芯片211在横向方向上彼此叠置,以形成横向方向上的堆叠结构。上封装件220包括:第二基底202,设置在上封装件210上,并且具有背对下封装件210的第一表面和面对下封装件210的第二表面;第二芯片212,设置在第二基底202的第一表面上;第二包封构件222,用来包封第二芯片212。连接构件B设置在上封装件220和下封装件210之间,用来将上封装件220和下封装件220连接。
根据本发明的示例性实施例,第二基底202的第一表面和第二表面上可以设置有多个焊盘(未示出),设置在第二基底202的第二表面上的多个焊盘(未示出)可以与连接构件B连接,以与下封装件210相结合;设置在第二基底202的第一表面上的多个焊盘(未示出)可以通过键合线与第二芯片212电连接。
根据本发明的示例性实施例,第二基底202可以为不具有柔性的基底。另外,第二基底202也可以为具有柔性的基底。根据本发明的一个示例性实施例,如图2所示,第二基底202被设置为不必具有柔性。根据本发明的另一示例性实施例,第二基底可以具有柔性,并且第二基底可以被设置为如柔性的第一基底那样具有弯折的横向堆叠结构。也就是说,根据本发明的示例性实施例的上封装可以为现有技术中的普通的封装件,也可以为具有横向堆叠结构的封装件,本领域技术人员可以根据实际情况来设置上封装件的具体结构。
以上描述了根据本发明的示例性实施例的封装件和封装堆叠结构,将理解的是,本发明的保护范围不限于上述具体实施例。此外,根据上面的描述,在柔性基底的两侧按照上述情况设置(半导体)芯片,使得柔性基底折叠后变形形成多个封装体正反放置的横向堆叠结构。虽然每个封装体都会产生预定方向上的翘曲变形,但是由于封装体之间正反交叉放置,使得每个封装体的翘曲变形方向相反,从而产生了抵消作用,减小整体结构的翘曲。
下面将参照图3a至图3f来描述根据本发明的示例性实施例的封装件和封装堆叠结构的制造方法。
首先,参照图3a至图3f来描述根据本发明的示例性实施例的封装件(即,封装堆叠结构中的下封装件)的制造方法。
参照图3a,首先,设置柔性基底201。柔性基底201具有第一表面和背对第一表面的第二表面,可以将多个焊盘预先分别设置在柔性基底201的第一表面和第二表面上。根据本发明的示例性实施例,柔性基底201可以是本领域普遍使用的具有柔性的基底,例如柔性印刷电路板。
然后,参照图3b,在柔性基底201的第一表面和第二表面上交替地设置芯片211,使得在弯折基底201后交替地设置在柔性基底201的第一表面和第二表面上的所述多个芯片可以在横向方向上彼此叠置,从而可以形成横向方向上的堆叠结构。根据本发明的示例性实施例,可以通过诸如焊球或者凸块的连接构件B将芯片211与设置在柔性基底201的第一表面和第二表面上的焊盘连接,从而使芯片211交替地布置在柔性基底201的第一表面和第二表面(即芯片211中的一个芯片设置在柔性基底201的一个表面(例如,第一表面)上,与所述一个芯片直接相邻的芯片设置在柔性基底201的另一表面(例如,第二表面)上。
然后,参照图3c,使用包封构件包封芯片211。根据本发明的示例性实施例,可以使用诸如环氧模塑料等的包封材料来分别形成包封芯片211的第一预包封构件221a。
然后,参照图3d,将柔性基底201进行弯折,使得交替地设置在柔性基底201的第一表面和第二表面上的芯片211彼此叠置。具体地,例如,将柔性基底201进行弯折,以形成多个第一弯折部201a、第二弯折部201b和未弯折部201c,从而形成了凹入部和突出部;凹入部在水平方向上设置在相邻的突出部之间,即,设置在柔性基底201的上表面上的芯片211位于直接相邻地设置在柔性基底201的下表面上的芯片211之间。在这种情况下,与凹入部对应的柔性基底201的第二表面以及与突出部对应的柔性基底201的第一表面可以被暴露到外部,与凹入部对应的柔性基底201的第一表面和与突出部对应的柔性基底201的第二表面由于预包封构件221a而未被暴露到外部。
根据本发明的示例性实施例,当形成为凹入部和突出部后,与凹入部对应的柔性基底201(例如,201b)的第二表面以及与突出部对应的柔性基底201(例如,201c)的第一表面可以与预包封构件211a处于同一平面,但本发明不限于此。
然后,参照图3e,利用固化工艺固化预包封构件221a,从而形成包封构件221,使得芯片211被牢固地包封在包封构件221中。
以上,结合图3a至图3e描述了根据本发明的示例性实施例的封装件(即,封装堆叠结构中的下封装件)的制造方法,下面,将结合图3f和图3g来描述基于上述的封装件设置封装堆叠结构的方法。
参照图3f,封装件210(即下封装件)经过固化处理后,可以在位于柔性基底(即,第一基底)201的第一表面的被暴露的部分上和或第二表面的被暴露的部分上设置的焊盘上形成连接构件B,以通过连接构件B连接到外部构件(例如,上封装件220)。
然后,参照图3g,在下封装件210上形成上封装件220。
具体地讲,首先,可以在连接构件B上设置第二基底202,第二基底202具有第一表面和第二表面,第二基底202的第一表面和第二表面上可以分别设置有焊盘(未示出),并且第二基底202可以通过设置在其上的焊盘与连接构件B连接,从而与下封装210固定。
然后,可以在上基底202上设置第二芯片212。第二芯片212可以通过诸如焊球或凸块的连接构件B与设置在第二基底202的第一表面上的焊盘连接,从而固定到第二基底202上。
然后,利用诸如环氧塑封料等的第二预包封构件222a包封第二芯片212,并对预包封构件222a执行固化处理以形成第二包封构件222,从而获得了在水平方向上具有凹入部分和突出部分交替叠置的下封装件210的封装堆叠结构200。
以上,参照图3a至图3g顺序地描述了根据本发明的示例性实施例的封装件和封装堆叠结构的制造方法。本领域技术人员应该知道的是,本发明的保护范围不限于以上描述。
下面,将结合图4a至图4f来描述根据本发明的另一示例性实施例的封装件(即,封装堆叠结构中的下封装)和封装堆叠结构的制造方法。由于下面将要描述的示例性实施例的封装件和封装堆叠结构的制造方法与上面参照图3a至图3g描述的根据本发明的示例性实施例的封装件和封装堆叠结构的制造方法除了第一基底的弯折、包封构件的包封和固化工序的顺序差别以外具有相同的工艺,因此,将在下面主要描述与上面描述的根据本发明的示例性实施例的封装件和封装堆叠结构的制造方法的不同,并将省略相同的工艺的详细描述。
下面,将参照图4a至图4d来描述根据本发明的另一示例性实施例的制造封装件的方法。
首先,参照图4a至图4b,由于在制造根据本发明的示例性实施例的封装件(即,下封装件)的方法中关于设置第一基底201、以及在第一基底201上设置第一芯片211的工艺与参照图3a和图3b描述的上述工艺相同,因此,这里将省略对其的详细描述。
然后,参照图4c,将结合有第一芯片211的第一基底(柔性基底)201弯折,以在水平方向上形成交替地叠置的凹入部与突出部。具体地,在将第一基底201弯折后,第一基底201的一部分形成了具有开口的凹入部,且另一部分形成了具有开口的突出部。此时,凹入部与突出部在水平方向上交替地布置,且凹入部中限制的区域的面积可以与突出部中限制的区域的面积相同,但本发明不限于此。
然后,参照图4d,利用诸如环氧塑封料等的预包封构件221a包封第一芯片211,并对预包封构件221a进行固化处理从而形成包封构件221,以将第一芯片211牢固地包封在包封构件221中。
根据本发明的示例性实施例,第一包封构件221的背对第一基底201的表面可以与第一基底的被暴露的部分的表面处于同一平面。例如,根据本发明的一个示例性实施例,第一基底201的未弯折部201c的第一表面可以与包封构件222中的被暴露的表面中的一些处于同一平面,且第一基底201的第二弯折部201b的第二表面可以与包封构件222中的被暴露的表面中的另一些处于同一平面,但本发明不限于此。
由于参照图4e的形成连接构件B的工艺与参照图3f的形成连接构件B的工艺相同,因此,将省略对其的详细描述。
此外,由于参照如4f的形成封装堆叠结构200的工艺与参照图3g的形成封装堆叠结构200的工艺相同,因此,这里也省略了对其的详细描述。
上面虽然详细地描述了根据本发明的示例实施例的封装件和封装堆叠结构的构成和制造方法,但出于描述的简洁性,并未对本领域技术人员所熟知的诸如引线键合工艺以及所涉及的键合线进行描述。本领域技术人员应该知道的是,以上仅描述了本发明理念范围内的各种变化,且省略了本领域所普遍理解的封装结构中涉及的器件及其安装方法。
以上,通过参照图3a至图3g以及图4a至图4f描述了根据本发明的示例性实施例的封装件和封装堆叠结构的制造方法。通过在柔性基底的两侧按照上述情况设置(半导体)芯片,使得柔性基底折叠后变形形成多个封装体正反放置的横向堆叠结构。虽然每个封装体都会产生预定方向上的翘曲变形,但是由于封装体之间正反交叉放置,使得每个封装体的翘曲变形方向相反,从而产生了抵消作用,减小整体结构的翘曲。
Claims (10)
1.一种封装件,其特征在于,所述封装件包括:
柔性基底,具有背对的第一表面和第二表面;
多个芯片,交替地设置在柔性基底的第一表面和第二表面上,其中,柔性基底被弯折为具有沿水平方向彼此叠置的凹入部和突出部,使得所述多个芯片分别位于凹入部和突出部中并且位于凹入部中的芯片与位于突出部中的直接相邻的芯片在横向方向上彼此交替地叠置,以形成横向方向上的堆叠结构;
多个包封构件,分别包封所述多个芯片。
2.如权利要求1所述的封装件,其特征在于,所述多个芯片相对于柔性基底的竖直方向的中心线在柔性基底的两侧形成对称的结构。
3.如权利要求1所述的封装件,其特征在于,柔性基底的第一表面和第二表面中的每个表面的未设置有芯片的部分与该表面的设置有芯片且被包封构件包封的部分齐平。
4.如权利要求1所述的封装件,其特征在于,在横向方向上直接相邻的芯片分别位于柔性基底的第一表面和第二表面上。
5.一种封装堆叠结构,其特征在于,所述封装堆叠结构包括:
下封装件,所述下封装件包括:
第一基底,具有背对的第一表面和第二表面,并且具有柔性;
多个第一芯片,交替地设置在具有柔性的第一基底的第一表面和第二表面上,其中,柔性基底被弯折为具有沿水平方向彼此叠置的凹入部和突出部,使得所述多个第一芯片分别位于凹入部和突出部中并且位于凹入部中的第一芯片与位于突出部中的直接相邻的第一芯片在横向方向上彼此交替地叠置,以形成横向方向上的堆叠结构;
第一包封构件,分别设置在第一基底的第一表面和第二表面上,以分别包封所述多个第一芯片,
上封装件,所述上封装件包括:
第二基底,具有背对的第一表面和第二表面,其中,第二表面面对下封装件;
第二芯片,设置在第二基底的第一表面上,
第二包封构件,包封第二芯片,
连接构件,连接下封装件和上封装件。
6.如权利要求5所述的封装堆叠结构,其特征在于,所述多个第一芯片相对于第一基底的竖直方向的中心线在第一基底的两侧形成对称的结构。
7.一种制造封装件的方法,其特征在于,所述方法包括以下步骤:
设置柔性基底,其中,柔性基底具有背对的第一表面和第二表面;
将多个芯片交替地设置在柔性基底的第一表面和第二表面上,
使用多个包封构件分别包封所述多个芯片;
将基底弯折为具有沿水平方向彼此叠置的凹入部和突出部,使得交替地设置在柔性基底的第一表面和第二表面上的所述多个芯片分别位于凹入部和突出部中并且位于凹入部中的芯片与位于突出部中的直接相邻的芯片在横向方向上彼此交替地叠置,以形成横向方向上的堆叠结构。
8.一种制造封装件的方法,其特征在于,所述方法包括以下步骤:
设置柔性基底,柔性基底具有第一表面和第二表面;
将多个芯片交替地设置在柔性基底的第一表面和第二表面上;
将柔性基底弯折为具有沿水平方向彼此叠置的凹入部和突出部,使得交替地设置在柔性基底的第一表面和第二表面上的所述多个芯片分别位于凹入部和突出部中并且位于凹入部中的芯片与位于突出部中的直接相邻的芯片在横向方向上彼此交替地叠置,以形成横向方向上的堆叠结构;
使用多个第一包封构件分别包封所述多个第一芯片。
9.一种制造封装堆叠结构的方法,其特征在于,所述方法包括以下步骤:
设置下封装件,其中,设置下封装件的步骤包括:
设置第一基底,第一基底具有背对的第一表面和第二表面,并且具有柔性;
将多个第一芯片交替地设置在第一基底的第一表面和第二表面上;
利用第一包封构件分别包封第一芯片;
将第一基底弯折为具有沿水平方向彼此叠置的凹入部和突出部,使得交替地设置在第一基底的第一表面和第二表面上的所述多个第一芯片分别位于凹入部和突出部中并且位于凹入部中的第一芯片与位于突出部中的直接相邻的第一芯片在横向方向上彼此交替地叠置,以形成横向方向上的堆叠结构,
在下封装件的第一表面上设置连接构件;
在连接构件上设置上封装件,其中,设置上封装件的步骤包括:
在连接构件上设置第二基底,第二基底具有背对的第一表面和第二表面,第二基底的第二表面面对下封装件;
在第二基底的第一表面上设置第二芯片;
利用第二包封构件包封第二芯片。
10.一种制造封装堆叠结构的方法,其特征在于,所述方法包括以下步骤:
设置下封装件,其中,设置下封装件的步骤包括:
设置第一基底,第一基底具有背对的第一表面和第二表面,并且具有柔性;
将多个第一芯片交替地设置在第一基底的第一表面和第二表面上;
将第一基底弯折为具有沿水平方向彼此叠置的凹入部和突出部,使得交替地设置在第一基底的第一表面和第二表面上的所述多个第一芯片分别位于凹入部和突出部中并且位于凹入部中的第一芯片与位于突出部中的直接相邻的第一芯片在横向方向上彼此交替地叠置,以形成横向方向上的堆叠结构;
利用第一包封构件分别包封所述多个第一芯片;
在下封装件上设置连接构件;
在连接构件上设置上封装件,其中,设置上封装件的步骤包括:
在连接构件上设置第二基底,第二基底具有第一表面和第二表面,第二基底的第二表面面对下封装件;
在第二基底的第一表面上设置第二芯片;
利用第二包封构件包封第二芯片。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510430609.7A CN105118820B (zh) | 2015-07-21 | 2015-07-21 | 封装件及其制造方法、封装堆叠结构及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510430609.7A CN105118820B (zh) | 2015-07-21 | 2015-07-21 | 封装件及其制造方法、封装堆叠结构及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105118820A CN105118820A (zh) | 2015-12-02 |
CN105118820B true CN105118820B (zh) | 2017-12-19 |
Family
ID=54666770
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510430609.7A Active CN105118820B (zh) | 2015-07-21 | 2015-07-21 | 封装件及其制造方法、封装堆叠结构及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105118820B (zh) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104766855A (zh) * | 2014-01-05 | 2015-07-08 | 英飞凌科技奥地利有限公司 | 芯片装置及其制造方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8031475B2 (en) * | 2007-07-12 | 2011-10-04 | Stats Chippac, Ltd. | Integrated circuit package system with flexible substrate and mounded package |
US8278141B2 (en) * | 2008-06-11 | 2012-10-02 | Stats Chippac Ltd. | Integrated circuit package system with internal stacking module |
-
2015
- 2015-07-21 CN CN201510430609.7A patent/CN105118820B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104766855A (zh) * | 2014-01-05 | 2015-07-08 | 英飞凌科技奥地利有限公司 | 芯片装置及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105118820A (zh) | 2015-12-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI495082B (zh) | 多層半導體封裝 | |
CN101221946B (zh) | 半导体封装、及系统级封装模块的制造方法 | |
CN108431946B (zh) | 具有加强件的堆叠的硅封装组件 | |
US20060151206A1 (en) | Semiconductor device and manufacturing method therefor | |
US7629677B2 (en) | Semiconductor package with inner leads exposed from an encapsulant | |
JP2003124433A (ja) | マルチチップパッケージ | |
JP2012216644A (ja) | 半導体装置及びその製造方法 | |
TW201517216A (zh) | 具有多個封裝元件堆疊的模組 | |
US20080073779A1 (en) | Stacked semiconductor package and method of manufacturing the same | |
CN107204333A (zh) | 一种柔性基板封装结构及其封装方法 | |
US20150380359A1 (en) | Semiconductor package including marking layer | |
US20220102315A1 (en) | Semiconductor package | |
US11139275B2 (en) | Semiconductor device and method of manufacturing the same | |
CN105118820B (zh) | 封装件及其制造方法、封装堆叠结构及其制造方法 | |
TW201517241A (zh) | 具有偏向堆疊元件的封裝模組 | |
JP5549501B2 (ja) | 半導体装置及びその製造方法 | |
US11177241B2 (en) | Semiconductor device with top die positioned to reduce die cracking | |
US20080073772A1 (en) | Stacked semiconductor package and method of manufacturing the same | |
US20060281228A1 (en) | Lead-frame type semiconductor package and lead frame thereof | |
US8105877B2 (en) | Method of fabricating a stacked type chip package structure | |
CN101315920A (zh) | 芯片堆栈封装结构及其制造方法 | |
JP4843515B2 (ja) | 半導体チップの積層構造 | |
KR100447894B1 (ko) | 듀얼 적층패키지 및 그 제조방법 | |
JP2006245396A (ja) | 半導体装置及びその製造方法 | |
JP4472481B2 (ja) | 半導体装置およびその製造方法並びに積層型半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |