CN105103332A - 电子器件及其制造方法、以及网络系统 - Google Patents

电子器件及其制造方法、以及网络系统 Download PDF

Info

Publication number
CN105103332A
CN105103332A CN201380074813.9A CN201380074813A CN105103332A CN 105103332 A CN105103332 A CN 105103332A CN 201380074813 A CN201380074813 A CN 201380074813A CN 105103332 A CN105103332 A CN 105103332A
Authority
CN
China
Prior art keywords
electrode
secondary battery
solid state
state secondary
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380074813.9A
Other languages
English (en)
Other versions
CN105103332B (zh
Inventor
壶井修
曾我育生
山本保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN105103332A publication Critical patent/CN105103332A/zh
Application granted granted Critical
Publication of CN105103332B publication Critical patent/CN105103332B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/425—Structural combination with electronic components, e.g. electronic circuits integrated to the outside of the casing
    • H01M10/4257—Smart batteries, e.g. electronic circuits inside the housing of the cells or batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M50/00—Constructional details or processes of manufacture of the non-active parts of electrochemical cells other than fuel cells, e.g. hybrid cells
    • H01M50/20—Mountings; Secondary casings or frames; Racks, modules or packs; Suspension devices; Shock absorbers; Transport or carrying devices; Holders
    • H01M50/204—Racks, modules or packs for multiple batteries or multiple cells
    • H01M50/207—Racks, modules or packs for multiple batteries or multiple cells characterised by their shape
    • H01M50/209—Racks, modules or packs for multiple batteries or multiple cells characterised by their shape adapted for prismatic or rectangular cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/10—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects
    • H10N10/17—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects characterised by the structure or configuration of the cell or thermocouple forming the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/05—Accumulators with non-aqueous electrolyte
    • H01M10/052—Li-accumulators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/05—Accumulators with non-aqueous electrolyte
    • H01M10/056—Accumulators with non-aqueous electrolyte characterised by the materials used as electrolytes, e.g. mixed inorganic/organic electrolytes
    • H01M10/0561—Accumulators with non-aqueous electrolyte characterised by the materials used as electrolytes, e.g. mixed inorganic/organic electrolytes the electrolyte being constituted of inorganic materials only
    • H01M10/0562—Solid materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/425—Structural combination with electronic components, e.g. electronic circuits integrated to the outside of the casing
    • H01M2010/4271—Battery management systems including electronic circuits, e.g. control of current or voltage to keep battery in healthy state, cell balancing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M2220/00—Batteries for particular applications
    • H01M2220/10—Batteries in stationary systems, e.g. emergency power source in plant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M2220/00—Batteries for particular applications
    • H01M2220/30—Batteries in portable systems, e.g. mobile phone, laptop
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electrochemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Secondary Cells (AREA)
  • Battery Mounting, Suspending (AREA)
  • Remote Monitoring And Control Of Power-Distribution Networks (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Sealing Battery Cases Or Jackets (AREA)
  • Cell Electrode Carriers And Collectors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及电子器件及其制造方法、以及网络系统。在该电子器件及其制造方法、以及网络系统中实现电子器件的小型化。具有：基板(20)；第一全固体二次电池(C1)，其设置在基板(20)上，具备第一电极层(23)、固体电解质层(25)、以及第二电极层(29)；第一晶体管(TR1)，其具备第一源极漏极(38a)、与第二电极层(29)电连接的第二源极漏极(38b)、以及第一栅极电极(35)；第一端子(41a)，其与第一电极层(23)电连接；第二端子(41b)，其控制第一栅极电极(35)的电位；第三端子(41c)，其与第一源极漏极(38a)电连接；以及密封层(40)，其覆盖第一全固体二次电池(C1)和第一晶体管(TR1)，第一～第三端子(41a～41c)在密封层(40)的上表面(40x)露出。

Description

电子器件及其制造方法、以及网络系统
技术领域
本发明涉及电子器件及其制造方法、以及网络系统。
背景技术
将存在于人类的生活环境中的以热、振动、太阳光、以及电波等各种形式存在的微弱的能量转换为电力并将该电力在传感器网络等中加以利用的能量采集技术备受瞩目。在能量采集技术中，由于从如太阳光等那样不稳定的能量得到电力，所以优选将该电力蓄积于二次电池来实现电力的稳定化。
作为该二次电池，有代替电解液而利用固体电解质的全固体二次电池。全固体二次电池通过使用半导体工艺技术而形成得极薄且小型。
在传感器网络中，将上述的全固体二次电池和发电元件作为一个电子器件来使用，并将由发电元件得到的电力蓄积于全固体二次电池。
像这样具备全固体电池和发电元件的电子器件在小型化这方面存在改善的余地。
专利文献1：日本特开2008-103203号公报
专利文献2：日本特开平4-331425号公报
发明内容
本发明的目的在于在电子器件及其制造方法、以及网络系统中实现电子器件的小型化。
根据以下公开的一观点，提供一种如下的电子器件，该电子器件具有：基板；第一全固体二次电池，其被设置在上述基板上，具备第一电极层、固体电解质层、以及第二电极层；第一晶体管，其具备第一源极漏极、与上述第二电极层电连接的第二源极漏极、以及第一栅极电极；第一端子，其与上述第一电极层电连接；第二端子，其控制上述第一栅极电极的电位；第三端子，其与上述第一源极漏极电连接；以及密封层，其覆盖上述第一全固体二次电池和上述第一晶体管，上述第一端子、上述第二端子、以及上述第三端子在上述密封层的上表面露出。
另外，根据该公开的其它的观点，提供一种电子器件的制造方法，具有：在基板上形成具有第一区域和第二区域的集电层的工序；在上述集电层的上述第一区域上形成第一电极主体，由上述集电层和上述第一电极主体形成全固体二次电池的第一电极层的工序；在上述第一电极层上形成上述全固体二次电池的固体电解质层的工序；在上述固体电解质层上形成上述全固体二次电池的第二电极层的工序；形成覆盖上述全固体二次电池和上述基板的绝缘膜的工序；在上述第二电极层上的上述绝缘膜上形成具有栅极主体和延长部的栅极电极的工序；在上述栅极主体上形成栅极绝缘膜的工序；在上述栅极主体的一方的侧方的上述绝缘膜上形成上述第二电极层露出的开口的工序；将在上述栅极主体的另一方的侧方的上述绝缘膜上具有第一源极漏极、在上述开口内具有与上述第二电极层相接的第二源极漏极、在上述栅极绝缘膜上具有沟道的半导体层形成在上述全固体二次电池上的工序；在上述延长部、上述半导体层、以及上述绝缘膜上形成密封层的工序；通过将上述密封层图案化来在上述第二区域的上述集电体层上形成第一孔、在上述栅极电极的上述延长部上形成第二孔、在上述第一源极漏极上形成第三孔的工序；在上述第一孔、上述第二孔、以及上述第三孔分别形成第一端子、第二端子、以及第三端子的工序。
并且，根据该公开的另一其它的观点，提供一种电子器件的制造方法，具有：在基板上形成具有第一区域和第二区域的集电层的工序；在上述集电层的上述第一区域上形成第一电极主体，由上述集电层和上述第一电极主体形成全固体二次电池的第一电极层的工序；在上述第一电极层上形成上述全固体二次电池的固体电解质层的工序；在上述固体电解质层上形成上述全固体二次电池的第二电极层的工序；形成覆盖上述全固体二次电池和上述基板的绝缘膜的工序；在上述第二区域的上述绝缘膜上形成栅极电极的栅极主体，在上述第二区域的旁边的上述绝缘膜上形成上述栅极电极的延长部的工序；在上述栅极主体上形成栅极绝缘膜的工序；在上述栅极主体的一方的侧方的上述绝缘膜上形成上述集电层露出的开口的工序；将在上述栅极主体的一方的侧方的上述绝缘膜上具有第一源极漏极、在上述开口内具有与上述第一电极层相接的第二源极漏极、在上述栅极绝缘膜上具有沟道的半导体层形成于上述第二区域的工序；在上述延长部、上述半导体层、以及上述绝缘膜上形成密封层的工序；通过将上述密封层图案化来在上述第二电极层上形成第一孔，在上述栅极电极的上述延长部上形成第二孔，在上述第一源极漏极上形成第三孔的工序；在上述第一孔、上述第二孔、以及上述第三孔分别形成第一端子、第二端子、以及第三端子的工序。
另外，根据该公开的其它的观点，提供一种网络系统，该网络系统具有多个电子器件，该电子器件具备：发电元件；全固体二次电池，其对由上述发电元件发出的电力进行蓄电；发送电路，其通过上述全固体二次电池的电力驱动来发送放置上述发电元件的环境所涉及的信息，多个上述电子器件分别具备：基板；设置在上述基板上，形成上述全固体二次电池的第一电极层、固体电解质层、以及第二电极层；晶体管，其具备第一源极漏极、与上述第二电极层电连接的第二源极漏极、以及第一栅极电极；第一端子，其与上述第一电极层电连接；第二端子，其控制上述第一栅极电极的电位；第三端子，其与上述第一源极漏极电连接；密封层，其覆盖上述全固体二次电池和上述晶体管；以及布线层，其形成在上述密封层的上表面，与上述第一端子、上述第二端子、以及上述第三端子电连接。
根据以下的公开，由于即使在密封层的上表面露出的第一至第三端子电短路，第一晶体管也成为截止状态，所以不向全固体二次电池流入电流。因此，能够即使在密封层的上表面形成布线层用的导电层，全固体二次电池也不过放电地，将经由该布线层与固体二次电池电连接的电路元件与固体二次电池一起密封，能够实现电子器件的小型化。
附图说明
图1是表示内置了全固体二次电池的电子器件的一个例子的剖视图。
图2是全固体二次电池的剖视图。
图3(a)～(c)是第一实施方式所涉及的电子器件的制造中途的剖视图(其一)。
图4(a)、(b)是第一实施方式所涉及的电子器件的制造中途的剖视图(其二)。
图5(a)、(b)是第一实施方式所涉及的电子器件的制造中途的剖视图(其三)。
图6(a)、(b)是第一实施方式所涉及的电子器件的制造中途的剖视图(其四)。
图7(a)、(b)是第一实施方式所涉及的电子器件的制造中途的剖视图(其五)。
图8是第一实施方式所涉及的电子器件的制造中途的俯视图(其一)。
图9是第一实施方式所涉及的电子器件的制造中途的俯视图(其二)。
图10是第一实施方式所涉及的电子器件的制造中途的俯视图(其三)。
图11是第一实施方式所涉及的电子器件的制造中途的俯视图(其四)。
图12是第一实施方式所涉及的电子器件的制造中途的俯视图(其五)。
图13是第一实施方式所涉及的电子器件的制造中途的俯视图(其六)。
图14是第一实施方式所涉及的电子器件具备的蓄电部的等效电路图。
图15(a)、(b)是第一实施方式所涉及的电子器件的制造中途的剖视图(其六)。
图16(a)、(b)是第一实施方式所涉及的电子器件的制造中途的剖视图(其七)。
图17(a)、(b)是第一实施方式所涉及的电子器件的制造中途的剖视图(其八)。
图18(a)、(b)是第二实施方式所涉及的电子器件的制造中途的剖视图(其一)。
图19(a)、(b)是第二实施方式所涉及的电子器件的制造中途的剖视图(其二)。
图20(a)、(b)是第二实施方式所涉及的电子器件的制造中途的剖视图(其三)。
图21(a)、(b)是第二实施方式所涉及的电子器件的制造中途的剖视图(其四)。
图22是第二实施方式所涉及的电子器件的制造中途的俯视图(其一)。
图23是第二实施方式所涉及的电子器件的制造中途的俯视图(其二)。
图24是第二实施方式所涉及的电子器件的制造中途的俯视图(其三)。
图25是第二实施方式所涉及的电子器件具备的蓄电部的等效电路图。
图26(a)、(b)是第三实施方式所涉及的电子器件的制造中途的剖视图(其一)。
图27(a)、(b)是第三实施方式所涉及的电子器件的制造中途的剖视图(其二)。
图28(a)、(b)是第三实施方式所涉及的电子器件的制造中途的剖视图(其三)。
图29是第三实施方式所涉及的电子器件的制造中途的俯视图(其一)。
图30是第三实施方式所涉及的电子器件的制造中途的俯视图(其二)。
图31是第三实施方式所涉及的电子器件的制造中途的俯视图(其三)。
图32是第三实施方式所涉及的电子器件的制造中途的俯视图(其四)。
图33是第三实施方式所涉及的电子器件的制造中途的俯视图(其五)。
图34是第三实施方式所涉及的电子器件具备的蓄电部的等效电路图。
图35(a)、(b)是第四实施方式所涉及的电子器件的制造中途的剖视图(其一)。
图36(a)、(b)是第四实施方式所涉及的电子器件的制造中途的剖视图(其二)。
图37(a)、(b)是第四实施方式所涉及的电子器件的制造中途的剖视图(其三)。
图38(a)、(b)是第四实施方式所涉及的电子器件的制造中途的剖视图(其四)。
图39是第四实施方式所涉及的电子器件的制造中途的俯视图(其一)。
图40是第四实施方式所涉及的电子器件的制造中途的俯视图(其二)。
图41是第四实施方式所涉及的电子器件的制造中途的俯视图(其三)。
图42是第四实施方式所涉及的电子器件具备的蓄电部的等效电路图。
图43(a)、(b)是第五实施方式所涉及的电子器件的制造中途的剖视图(其一)。
图44(a)、(b)是第五实施方式所涉及的电子器件的制造中途的剖视图(其二)。
图45(a)、(b)是第五实施方式所涉及的电子器件的制造中途的剖视图(其三)。
图46是第五实施方式所涉及的电子器件的制造中途的俯视图(其一)。
图47是第五实施方式所涉及的电子器件的制造中途的俯视图(其二)。
图48是第五实施方式所涉及的电子器件的制造中途的俯视图(其三)。
图49是第五实施方式所涉及的电子器件的制造中途的俯视图(其四)。
图50(a)、(b)是第六实施方式所涉及的电子器件的制造中途的剖视图(其一)。
图51(a)、(b)是第六实施方式所涉及的电子器件的制造中途的剖视图(其二)。
图52是第六实施方式所涉及的电子器件的制造中途的剖视图(其三)。
图53是第六实施方式所涉及的电子器件的制造中途的俯视图(其一)。
图54是第六实施方式所涉及的电子器件的制造中途的俯视图(其二)。
图55是第六实施方式所涉及的电子器件的制造中途的俯视图(其三)。
图56(a)、(b)是第七实施方式所涉及的电子器件的制造中途的剖视图(其一)。
图57是第七实施方式所涉及的电子器件的制造中途的剖视图(其二)。
图58是第七实施方式所涉及的电子器件的剖视图。
图59是第七实施方式所涉及的电子器件具备的蓄电部的等效电路图。
图60是第八实施方式所涉及的电子器件的蓄电部的剖视图。
图61是第八实施方式所涉及的电子器件的剖视图。
图62是第八实施方式所涉及的电子器件具备的蓄电部的等效电路图。
图63(a)是第九实施方式所涉及的电子器件的电路图，图63(b)是示意地表示开始充电后的时间和各全固体二次电池的电压的关系的曲线图。
图64(a)是第十实施方式所涉及的电子器件的电路图，图64(b)是示意地表示开始充电后的时间和以串联的方式连接的全固体二次电池的全体的电压的关系的曲线图。
图65是第十一实施方式所涉及的网络系统的功能框图。
图66是能够在第十一实施方式中使用的第二子机的功能框图。
图67(a)、(b)是表示第十一实施方式中的第一子机和第二子机的敷设例的示意图(其一)。
图68是表示第十一实施方式中的第一子机和第二子机的敷设例的示意图(其二)。
具体实施方式
在本实施方式的说明前，对本申请发明人进行的研究结果进行说明。
如上述那样，由于全固体二次电池能够使用半导体工艺技术来制造，所以认为有用于电子器件的小型化。
图1是表示内置了全固体二次电池的电子器件的一个例子的剖视图。
该电子器件1是通过利用自然能量等发出的微弱的电力来进行驱动的器件，具有全固体二次电池2和发电元件3。
全固体二次电池2是具备正极2a和负极2b的锂离子电池。另一方面，发电元件3是热电转换元件。在该发电元件3设置有被赋予温度差的第一电极4和第二电极5，在它们之间交替地布置有n型半导体6和p型半导体7。
若在第一电极4和第二电极5之间赋予温度差，则在这些电极4、5之间产生电动势。该电动势经由与第一电极4连接的导体芯棒8被引出至第一电极4侧。
在该例子中，通过利用密封层10覆盖全固体二次电池2和发电元件3，来防止全固体二次电池2和发电元件3因水分等劣化。
在该密封层10的上表面10a设置有上述的正极2a、负极2b、第二电极5、以及与导体芯棒8连接的布线层9。布线层9例如能够通过在密封层10的上表面10a的整个面形成铜电镀膜并将该铜电镀膜图案化来形成。并且，通过发电元件3得到的电力经由该布线层9被充电至全固体二次电池2。
这里，全固体二次电池2即使未被从外部充电，也在电子器件1的制造中途产生一定程度的电动势。因此，若为了形成布线层9而在上表面10a的整个面形成铜电镀膜等导电膜，则正极2a和负极2b经由该导电膜短路，所以全固体二次电池2进行放电。
然而，若像这样，全固体二次电池2在电子器件1的制造中途进行放电，则全固体二次电池2的寿命显著劣化。
参照图2对该问题进行说明。
图2是全固体二次电池2的剖视图。
如图2所示那样，全固体二次电池2具有硅基板等基板11，在其上按如下顺序层叠有正极集电层12、正极主体13、固体电解质层14、负极主体15、以及负极集电层16。
如上述那样，全固体二次电池2是锂离子电池，正极主体13的材料是LiCoO2，固体电解质层14的材料是LiPON，负极主体15的材料是In-Li。
另外，作为正极集电层12、负极集电层16的材料使用铜。
这里，计算如上述那样在正极2a和负极2b短路时流向全固体二次电池2的电流。以下，考虑为了通过电解铜电镀形成上述的布线层9，作为铜电镀膜的籽晶层通过溅射法形成厚度为20nm的镍膜9a，且正极2a和负极2b通过该镍膜9a短路的情况。
在该情况下，镍膜9a的膜片电阻r大约为100Ω□。在正极2a和负极2b的间隔L为8.2mm、正极2a和负极2b的各自的宽度W为2.5mm时，各极2a、2b间的镍膜9a的电阻值大约为328Ω(＝r×L/W)。
全固体二次电池2的内部电阻为290Ω，若设定在全固体二次电池2为满充电状态下其端子电压为4.1V，则向全固体二次电池2流入6.7mA(＝4.1V/290Ω)的电流。若为该电流，则大约持续2分钟超过电池容量100uAh，成为过放电的状态。
若在全固体二次电池2中产生过放电，则正极主体13的LiCoO2的晶体破损、从负极集电体层16向固体电解质层14流入铜离子。该铜离子在接下来对全固体二次电池2充电时析出，使全固体二次电池2的寿命显著降低。
为了对其进行避免，也考虑不像图1所示那样，利用密封层10密封全固体二次电池2和发电元件3，而在预先准备的布线基板上分别安装全固体二次电池2和发电元件3。
但若这样，则需要布线基板确保安装全固体二次电池2、发电元件3的空间，阻碍电子器件1的小型化。
并且，也考虑为了从上述的过放电方面保护全固体二次电池2而设置保护电路，但若这样，与该保护电路相应地，电子器件1大型化。
以下，对能够防止全固体二次电池的过放电且能够将电子器件小型化的各实施方式进行说明。
(第一实施方式)
追随其制造方法对本实施方式所涉及的电子器件进行说明。
图3～图7是本实施方式所涉及的电子器件的制造中途的剖视图，图8～图13是其俯视图。应予说明，图3～图7的各剖视图与沿图8～图13的I-I线的剖视图相当。
首先，如图3(a)所示那样，通过在硅基板20上通过溅射法按如下顺序形成钛膜和铂膜并将这些层叠膜图案化，来形成具有第一区域A和第二区域B的正极集电层21
作为该图案化的方法，有将未图示的抗蚀剂膜作为掩膜的干式蚀刻、剥离法。在剥离法中，在将抗蚀剂膜作为掩膜形成了正极集电层21后，能够通过利用氧等离子体、除光液去除抗蚀剂膜来将正极集电层21图案化。
应予说明，不对正极集电层21的厚度进行特别限定，但在本实施方式中将其厚度设为1μm～10μm。
另外，也可以在正极集电层21的形成前，在硅基板20上作为绝缘膜预先形成厚度为1μm左右的氧化硅膜。
接下来，如图3(b)所示那样，在硅基板20的上侧整个面，作为正极主体22通过溅射法将LiCoO2膜等氧化多晶膜形成1μm～10μm左右的厚度。应予说明，也可以代替LiCoO2膜而形成LiFePO4膜。
然后，将正极主体22图案化，仅在正极集电层21的第一区域A上剩余正极主体22，将该正极集电层21和正极主体22作为正极层23。
接下来，如图3(c)所示那样，在硅基板20的上侧整个面，作为固体电解质层25形成LiPON膜，并将该固体电解质层25图案化，仅在正极主体22的上表面和侧面剩余该固体电解质层25。
应予说明，第二区域B的正极集电层21不被固体电解质层25覆盖而露出。
接下来，对直至得到图4(a)和图8所示的构造的工序进行说明。
首先，在硅基板20的上侧整个面将锂膜形成0.1μm～1μm左右的厚度，并将该锂膜图案化，在固体电解质层25上形成负极主体27。应予说明，也可以代替锂膜而形成铟和锂的合金膜、碳膜、以及硅膜的任意一个来作为负极主体27。
然后，在硅基板20的上侧整个面，作为负极集电体28将铜膜或者铝膜形成0.5μm～5μm左右的厚度。然后，将负极集电体28图案化，仅在负极主体27上剩余负极集电体28，将负极主体27和负极集电体28作为负极层29。
通过至此为止的工序，得到按如下顺序层叠正极层23、固体电解质层25、以及负极层29而成的第一全固体二次电池C1。第一全固体二次电池C1是锂离子电池，有用于得到较高的电力密度。应予说明，该第一全固体二次电池C1的正极层23是第一电极层、第二电极层的一个例子。同样，负极层29也是第一电极层、第二电极层的一个例子。
接着，如图4(b)所示那样，作为覆盖硅基板20和第一全固体二次电池C1的绝缘膜31，通过溅射法将铝(Al2O3)膜形成0.1μm～5μm左右的厚度。
接下来，如图5(a)所示那样，在负极层29上的绝缘膜31上形成具备栅极主体35a和延长部35b的第一栅极电极35。该第一栅极电极35例如能够通过在绝缘膜31上通过溅射法按顺序形成钛膜和铂膜并通过将未图示的抗蚀剂膜作为掩膜的干式蚀刻将这些膜图案化来形成。
此时，由于在第一栅极电极35的形成前预先形成绝缘膜25，所以能够防止正极层23和负极层29因图案化前的第一栅极电极35而电短路。对此，在下述的各实施方式中也相同。
应予说明，也可以代替干式蚀刻而通过剥离用来形成第一栅极电极35。
另外，不对第一栅极电极35的厚度进行特别限定，但在本实施方式中，将第一栅极电极35形成0.1μm～1μm左右的厚度。
接下来，如图5(b)和图9所示那样，在硅基板20的上侧整个面，作为栅极绝缘膜36将铝膜形成0.05μm～0.5μm左右的厚度。然后，将该栅极绝缘膜36图案化，从第一栅极电极35的延长部35b上去除栅极绝缘膜36，并且仅在栅极主体35a上剩余栅极绝缘膜36。
栅极绝缘膜36的图案化也可以通过将未图示的抗蚀剂膜作为掩膜的干式蚀刻来进行，还可以通过剥离法将栅极绝缘膜36图案化。
另外，栅极绝缘膜36并不局限于上述的铝膜，也可以形成氧化铪(HfO2)膜作为栅极绝缘膜36。
如图9所示那样，第一栅极电极35是栅极主体35a和延长部35b对置的U字形。并且，仅栅极主体35a被栅极绝缘膜36覆盖。
接着，如图6(a)和图10所示那样，通过将未图示的抗蚀剂膜作为掩膜的干式蚀刻将绝缘膜31图案化，在栅极主体35a的一方的侧方的绝缘膜31形成负极层29露出的开口31a。作为能够在该干式蚀刻中使用的蚀刻气体，例如有CF4气体和氩气气体的混合气体。
接下来，如图6(b)和图11所示那样，在硅基板20的上侧整个面通过溅射法将第一半导体层38形成0.05μm～0.5μm左右的厚度后，将第一半导体层38图案化，仅在负极层29上剩余第一半导体层38。
该第一半导体层38具有第一源极漏极38a、第二源极漏极38b以及沟道38c，与上述的第一栅极电极35配合形成第一晶体管TR1。
该第一晶体管TR1的第一源极漏极38a设置在栅极主体35a的另一方的侧方的绝缘膜31上，第二源极漏极38b在开口31a处与负极层29欧姆接触。并且，沟道38c被设置在栅极主体35a的上方。
在本实施方式中，作为第一半导体层38的材料使用p型的半导体材料。作为p型的半导体材料有包括锡(Sn)、镍(Ni)、锂(Li)、以及钙(Ca)的任意一个的氧化物半导体，作为其一个例子，列举氧化锡(SnO)、氧化镍(NiO)、LiCoO2、以及CaCoO2。
应予说明，也可以代替这些氧化物半导体而将并五苯、聚3-己基噻吩(P3HT)等有机半导体用作第一半导体层38的材料。
另外，如该例子这样，将与第一半导体层38相比靠下，第一栅极电极35处于下方的构造称作底侧栅极构造。由于底侧栅极构造是在形成第一栅极电极35之后形成第一半导体层38，所以有不易在第一栅极电极35的形成时使第一半导体层38受到损伤这样的优点。应予说明，在该损伤不成为问题的情况下，也可以采用第一栅极电极35与第一半导体层38相比处于上方的顶侧栅极构造。对此，在下述的各实施方式中也相同。
并且，该第一晶体管TR1是具备栅极绝缘膜36的MIS(MetalInsulatorSemiconductor)型的场效应型晶体管，但晶体管的构造并不局限于此。例如，也可以通过利用第一栅极电极35和第一半导体层38之间的势垒将没有栅极绝缘膜36的MES(MetalSemiconductor)型的场效应型晶体管形成为第一晶体管TR1。对此，在下述的各实施方式中也相同。
如图11所示那样，上述的第一栅极电极35的栅极主体35a俯视位于第一源极漏极38a与第二源极漏极38b之间。并且，第一栅极电极35的延长部35b不被第一半导体层38覆盖而露出。
接下来，如图7(a)和图12所示那样，在第一栅极电极35的延长部35b、第一半导体层38、以及绝缘膜31上，作为密封层40通过溅射法将铝膜形成0.1μm～1μm左右的厚度。
密封层40具有从大气中的水分方面保护第一晶体管TR、第一全固体二次电池C1的功能。具有这样的功能的膜除了有上述的铝膜外，还有氮氧化硅(SiON)膜、聚酰亚胺膜、以及聚对亚苯基二甲基膜，也可以将这些膜的任意一个或者它们的层叠膜形成为密封层40。
然后，将密封层40图案化，形成第一～第三孔40a～40c。这些孔中，第一孔40a被设置在第二区域B中的正极集电层21上，第二孔40b被设置在第一栅极电极35的延长部35b上。并且，第三孔40c被设置在第一半导体层38的第一源极漏极38a上。
应予说明，密封层40的图案化通过将未图示的抗蚀剂膜作为掩膜的干式蚀刻来进行，在该干式蚀刻中，能够将Cl2气体和BCl3气体的任意一种气体、或者Cl2气体和BCl3气体的混合气体用作蚀刻气体。
接下来，如图7(b)和图13所示那样，在通过电解电镀法在各孔40a～40c内形成金属膜后，将该金属膜图案化并作为第一～第三端子41a～41c剩余在各孔40a～40c内。作为该金属膜的材料例如有镍、铜、以及金等。
这些端子中，第一端子41a与正极层23电连接，第三端子41c与第一源极漏极38a欧姆接触。
并且，第二端子41b通过与第一栅极电极35的延长部35b连接来控制第一栅极电极35的电位。
应予说明，在图7(b)的例子中，各端子41a～41c从密封层40的表面突出，但这是因为通过电镀法形成的上述的金属膜从各孔40a～40c隆起。若金属膜的膜厚不足以埋入这些孔40a～40c，则也有与其相反，各端子41a～41c的上端后退至各孔40a～40c内的情况。对此，在下述的各实施方式中也相同。
通过以上工序，具备第一全固体二次电池C1和第一晶体管TR1的本实施方式所涉及的电子器件的蓄电部50完成。
在该蓄电部50中，如图7(b)所示那样，第一～第三端子41a～41c从密封层40的上表面40x露出。
图14是该蓄电部50的等效电路图。
第一晶体管TR1作为切断向第一全固体二次电池C1流入的电流的开关而被设置。如本实施方式那样设置在第一全固体二次电池C1的负极侧的开关也被称作低压侧开关。
这里，若第一端子41a和第二端子41b短路，则第一全固体二次电池C1的正电位V被施加于第一晶体管TR1的栅极。其结果，导电型为p型的第一晶体管TR1截止，因此不向第一全固体二次电池C1流入电流，能够防止第一全固体二次电池C1过放电。
应予说明，在实际使用下，若要从第一全固体二次电池C1取出电力，则向第一晶体管TR1的栅极施加比阈值电压低的负的电压使第一晶体管TR1为导通状态即可。
接下来，对混装该蓄电部50和发电元件而成的电子器件进行说明。
图15～图17是混装蓄电部50和发电元件而成的电子器件的制造中途的剖视图。
首先，如图15(a)所示那样，在硅基板、玻璃基板等临时固定基板51上形成粘合层52。作为粘合层52，能够使用粘合力因加热、紫外线照射而降低的粘合膜片。
然后，使各端子41a～41c朝下侧地将蓄电部50粘合在该粘合层52上。并且，与该蓄电部50一起将发电元件55和电路元件63也粘合于粘合层52。
发电元件55例如是热电转换元件，具有被赋予温度差的第一电极56和第二电极57，在这些电极间交替地布置有n型半导体59和p型半导体60。在该例子中，将各电极中的第一电极56与粘合层52粘合。
另一方面，电路元件63是获取电容器、周围的环境的信息的传感器。作为这样的传感器，有温度传感器、光传感器、振动传感器、加速度传感器、以及压力传感器等。另外，也可以设置MPU等计算单元等来作为电路元件63。
接下来，如图15(b)所示那样，通过将热固化性的环氧树脂等作为材料的树脂层65覆盖上述的蓄电部50、发电元件55、以及电路元件63。然后，将树脂层65加热使其热固化。
接着，如图16(a)所示那样，通过对树脂层65的表面进行磨削或者研磨，使发电元件55的第二电极5的表面从树脂层65露出。
然后，如图16(b)所示那样，在通过加热、紫外线照射使粘合层52的粘合力减弱后，从临时固定基板51剥离树脂层65。由此，在蓄电部50中，第一～第三端子41a～41c再次在密封层40的上表面40x露出。另外，发电元件55的第一电极56和电路元件63也分别在与各端子41a～41c相同的一侧露出。
接着，如图17(a)所示那样，在密封层40的上表面40x和各端子41a～41c上作为膜片层形成了未图示的无电解铜电镀膜后，在其籽晶层上作为导电层67通过电解电镀形成铜电镀膜。不对导电层67的厚度进行特别限定，但优选为了将从该导电层67开始形成的布线层微细化而尽量将导电层67形成较薄的厚度，在本实施方式中，将导电层67形成0.1μm～1μm左右的厚度。
该导电层67也形成于露出的第一电极56、电路元件63的每一个。
这里，蓄电部50的各端子41a～41c通过导电层67而彼此电短路，但如参照图14说明的那样，第一晶体管TR1成为截止状态，不向第一全固体二次电池C1流入电流。因此，能够防止因为导电层67使第一全固体二次电池C1过放电，能够抑制第一全固体二次电池C1的寿命降低。
接下来，如图17(b)所示那样，通过将未图示的抗蚀剂膜作为掩膜的干式蚀刻将导电层67图案化来形成布线层67a。
该布线层67a以规定的电路图案将蓄电部50的各端子41a～41c、发电元件55、以及电路元件63彼此电连接。
通过以上工序，由树脂层65密封蓄电部50、发电元件55、以及电路元件63而成的电子器件70的基本构造完成。
根据上述的本实施方式，如参照图17(a)说明的那样，蓄电部50的各端子41a～41c因导电层67而电短路，由此蓄电部50的第一晶体管TR1(参照图14)成为截止状态。因此，能够防止在电子器件70的制造中途向第一全固体二次电池C1流入电流而使第一全固体二次电池C1过放电。
并且，与将蓄电部50、发电元件55、以及电路元件63分别作为独立部件安装在布线基板上的情况进行比较，在将它们统一用树脂层65密封的本实施方式中，能够将电子器件70小型化。
并且，通过电解电镀等形成得较薄的导电层67有利于布线层67a的微细化，能够实现电子器件70的进一步的小型化。
(第二实施方式)
在第一实施方式的图14的等效电路中，为了在实际使用下从第一全固体二次电池C1取出电力，向第一晶体管TR1的栅极施加负的电压，使第一晶体管TR1为导通状态。
与此相对，在本实施方式中，对为了从第一全固体二次电池C1取出电流而能够使向栅极施加的电压为正的电位的电子器件进行说明。
图18～图21是本实施方式所涉及的电子器件的制造中途的剖视图，图22～图24是其俯视图。应予说明，图18～图21的各剖视图与图22～图24的沿II-II线的剖视图相当。
另外，在图18～图24中，与在第一实施方式中说明的要素相同的要素标注与第一实施方式相同的标记，并在以下省略其说明。
首先，通过进行在第一实施方式中说明的图3(a)～图5(a)的工序，如图18(a)所示那样，得到在硅基板20上形成了第一全固体二次电池C1和第一栅极电极35的构造。
应予说明，在本实施方式中，在与第一栅极电极35同一工序中在第一全固体二次电池C1的旁边形成第二栅极电极37。
该第二栅极电极37在第二区域B中的正极集电层21的上方具有栅极主体37a，在第二区域B的旁边的硅基板20的上方具有延长部37b。
接下来，如图18(b)和图22所示那样，在硅基板20的上侧整个面，作为栅极绝缘膜36将铝膜形成0.05μm～0.5μm左右的厚度。然后，将该栅极绝缘膜36图案化，从第一以及第二栅极电极35、37的各自的延长部35b、37b上去除栅极绝缘膜36，并且仅在栅极主体35a、37a上剩余栅极绝缘膜36。
与第一实施方式相同，栅极绝缘膜36的图案化可以通过将未图示的抗蚀剂膜作为掩膜的干式蚀刻来进行，也可以通过剥离法将栅极绝缘膜36图案化。
如图22所示那样，第二栅极电极37是栅极主体37a和延长部37b对置的U字形。
接着，如图19(a)和图23所示那样，将绝缘膜31图案化，在第一栅极电极35的栅极主体35a的一方的侧方的绝缘膜31形成负极层29露出的第一开口31a。然后，与此同时，在第二栅极电极37的栅极主体37a的一方的侧方的绝缘膜31形成正极层23露出的第二开口31b。
应予说明，绝缘膜31的图案化通过将未图示的抗蚀剂膜用于掩膜并将CF4气体和氩气气体的混合气体作为蚀刻气体的干式蚀刻来进行。
接下来，如图19(b)和图24所示那样，使用溅射法和剥离法在负极层29的上方将n型的第一半导体层38形成0.05μm～0.5μm左右的厚度。
n型的第一半导体层38具有第一源极漏极38a、第二源极漏极38b、以及沟道38c，与上述的第一栅极电极35配合形成n型的第一晶体管TR1。
作为能够作为第一半导体层38的材料使用的n型的半导体材料，有包括锌(Zn)、铟(In)、以及钙(Ga)的任意一种的氧化物半导体。这样的n型的氧化物半导体有氧化锌(ZnO)、IGZO(InGaZnO4)、以及IZO(InZnO)。
另外，上述的第二源极漏极38b在绝缘膜31的第一开口31a处与负极层29欧姆接触。
然后，使用溅射法和剥离法，在第一全固体二次电池C1的旁边将p型的第二半导体层39形成0.05μm～0.5μm左右的厚度。
p型的第二半导体层39具有第三源极漏极39a、第四源极漏极39b、以及沟道39c，与上述的第二栅极电极37配合形成p型的第二晶体管TR2。
第二晶体管TR2是具备栅极绝缘膜36的MIS型的场效应型晶体管，但也可以对其进行代替而使用没有栅极绝缘膜36的MES型的场效应型晶体管来作为第二晶体管TR2。对此，在下述的各实施方式中也相同。
另外，作为p型的第二半导体层39的材料，有在第一实施方式中说明的氧化锡(SnO)、氧化镍(NiO)、LiCoO2、以及CaCoO2等。
应予说明，在上述中，通过剥离法将第一半导体层38、第二半导体层39图案化，但也可以在硅基板20的上侧整个面形成了各半导体层38、39后，通过干式蚀刻将各半导体层38、39。
在该情况下，由于形成于硅基板20的上侧整个面的各半导体层38、39在各开口31a、31b与正极层29、负极层29连接，所以第一全固体二次电池C1经由各半导体层38、39短路。此时为了防止第一全固体二次电池C1过放电，优选使各半导体层38、39的载流子浓度尽量低。
例如，在n型的第一半导体层38中，通过使成膜时的溅射环境气的氧浓度尽量减少，能够使第一半导体层38中的载流子浓度下降。
接下来，如图20(a)所示那样，在硅基板20的上侧整个面，通过溅射法将铝膜形成0.1μm～1μm左右的厚度，将该铝膜作为层间绝缘膜72。
然后，将层间绝缘膜72图案化，形成第一～第三接触孔72a～72c。这些孔中，第一接触孔72a被设置在第一源极漏极38a上，第二接触孔72b被设置在第四源极漏极39b上。并且，第三接触孔72c被设置在第一栅极电极35的延长部35b上。
应予说明，层间绝缘膜72的图案化通过将未图示的抗蚀剂膜作为掩膜的干式蚀刻来进行，在该干式蚀刻中，能够使用Cl2气体和BCl3气体的任意一种、或者Cl2气体和BCl3气体的混合气体作为蚀刻气体。
接着，如图20(b)所示那样，在硅基板20的上侧整个面形成电解铜电镀膜等导电膜。然后，将该导电膜图案化，作为第一～第三导体芯棒73a～73c剩余在第一～第三接触孔72a～72c内。
上述的第一源极漏极38a与第一导体芯棒73a欧姆接触，第四源极漏极39b与第二导体芯棒73b欧姆接触。并且，第一栅极电极35的延长部35b与第三导体芯棒73c连接。
另外，在层间绝缘膜72、第二导体芯棒73b、以及第三导体芯棒73c上形成内部布线77，将第二导体芯棒73b和第三导体芯棒73c通过该内部布线77电连接。该内部布线77例如能够通过在硅基板20的上侧整个面形成电解铜电镀膜并将该电解铜电镀膜图案化来形成。
接下来，如图21(a)所示那样，在层间绝缘膜72和内部布线77上，作为密封层79通过溅射法将铝膜形成0.1μm～1μm的厚度。
并且，将该密封层79和层间绝缘膜72图案化，形成第一～第三孔79a～79c。这些孔中，第一孔79a形成在第一导体芯棒73a上，第二孔79b形成在第二栅极电极37的延长部37b上。
另外，第三孔79c形成在绝缘膜31的第二开口31b上，第三源极漏极39a和正极层23从第三孔79c露出。
应予说明，层间绝缘膜72的图案化通过将未图示的抗蚀剂膜作为掩膜并且Cl2气体和BCl3气体的任意一种、或者Cl2气体和BCl3气体的混合气体用于蚀刻气体的干式蚀刻来进行。
接下来，如图21(b)所示那样，通过电解电镀法在各孔79a～79c内形成金属膜后，将该金属膜图案化，作为第一～第三端子41a～41c剩余在各孔79a～79c内。作为该金属膜的材料，例如有镍、铜、以及金等。
这些端子中，第三端子41c分别与正极层23和第三源极漏极39a电连接，第一端子41a与第一源极漏极38a电连接。
并且，第二端子41b与第二栅极电极37的延长部37b连接。能够通过控制该第二端子41b的电位来使第二晶体管TR2成为导通状态，将第二晶体管TR2的第三源极漏极39a的电压施加给第一晶体管TR1的第一栅极电极35。
通过以上工序，具备第一全固体二次电池C1、第一晶体管TR1、以及第二晶体管TR2的本实施方式所涉及的蓄电部82的基本构造完成。
在该蓄电部82中，如图21(b)那样，第一～第三端子41a～41c从密封层79的上表面79x露出。
之后通过进行在第一实施方式中说明的图15(a)～图17(b)的工序，使图17(b)所示那样的电子器件70完成。
图25是上述的蓄电部82的等效电路图。
与第一实施方式相同，第一晶体管TR1被设置在第一全固体二次电池C1的负极侧，作为切断向第一全固体二次电池C1流入的电流的低压侧开关发挥功能。
这里，若第二端子41b和第一端子41a短路，则第一全固体二次电池C1的正电位被施加给第二晶体管TR2的栅极。其结果，导电型为p型的第二晶体管TR2截止，因此，不在第二晶体管TR2的第四源极漏极39b出现第一全固体二次电池C1的正电位V。由此，如上述那样，在第二端子41b和第一端子41a短路的情况下，导电型为n型的第一晶体管TR1截止，不向第一全固体二次电池C1流入电流，能够防止第一全固体二次电池C1过放电。
另外，若要在实际使用下从第一全固体二次电池C1取出电力，则通过使第二晶体管TR2为导通状态，向第一晶体管TR1的栅极施加电池C1的正电位V，使第一晶体管TR1为导通状态即可。
在该例子中，由于向第二晶体管TR2的第三源极漏极39a施加电池C1的正电位V，所以若向第二晶体管TR2的栅极施加比正电位V低的电压，则第二晶体管TR2成为导通状态。
因此，无需作为用于使第二晶体管TR2为导通状态的栅极电压而生成负的电压，能够以0～V的正电压使第二晶体管TR2为导通状态。
根据以上说明的本实施方式，即使第二端子41b和第一端子41a短路，也不向第一全固体二次电池C1流入电流，所以与第一实施方式相同，能够防止电池C1在电子器件70的制造中途过放电。
并且，由于为了使第二晶体管TR2为导通状态而向其栅极施加的电压以0～V的正电压完成，所以无需像第一实施方式那样生成负的电压，能够不需要用于生成负的电压的电路。
(第三实施方式)
在第一以及第二实施方式中，切断流向全固体二次电池的电流的开关用的晶体管是被设置在全固体二次电池的负极侧的低压侧开关。与此相对，在本实施方式中，对被设置在全固体二次电池的正极侧的高压侧开关进行说明。
图26～图28是本实施方式所涉及的电子器件的制造中途的剖视图，图29～图33是其俯视图。应予说明，图26～图28的各剖视图与图29～图33的沿III-III线的剖视图相当。
另外，在图26～图33中，对于与在第一以及第二实施方式中说明相同的要素标注与这些实施方式相同的标记，以下省略其说明。
首先，通过进行在第一实施方式中说明的图3(a)～图5(a)，得到如图26(a)所示那样在硅基板20上形成了第一全固体二次电池C1和第一栅极电极35的构造。
应予说明，在本实施方式中，在第二区域B的正极集电层21的上方形成第一栅极电极35的栅极主体35a，在第二区域B的旁边的硅基板20的上方具有该栅极电极35的延长部35b。
接下来，如图26(b)和图29所示那样，在硅基板20的上侧整个面作为栅极绝缘膜36将铝膜形成0.05μm～0.5μm左右的厚度。然后，与第一实施方式、第二实施方式相同，将该栅极绝缘膜36图案化，从第一栅极电极35的延长部35b上去除栅极绝缘膜36，并且仅在栅极主体35a上剩余栅极绝缘膜36。
接着，如图27(a)和图30所示那样，将绝缘膜31图案化，在栅极主体35a的一方的侧方的绝缘膜31形成正极层23露出的第一开口31a。
不对绝缘膜31的图案化的方法进行特别限定。在本实施方式中，与第一以及第二实施方式相同，通过将未图示的抗蚀剂膜用作掩膜且将CF4气体和氩气气体的混合气体作为蚀刻气体的干式蚀刻来将绝缘膜31图案化。
接下来，如图27(b)和图31所示那样，使用溅射法和剥离法在第一全固体二次电池C1的旁边将n型的第一半导体层38形成0.05μm～0.5μm左右的厚度。
n型的第一半导体层38具有形成在栅极主体35a的一方的侧方的绝缘膜31上的第一源极漏极38a、形成在栅极主体35a的另一方的侧方的绝缘膜31上的第一源极漏极38b、以及沟道38c。
并且，该第一半导体层38与上述的第一栅极电极35配合形成n型的第一晶体管TR1。
作为能够作为第一半导体层38的材料使用的n型的半导体材料，有包括锌(Zn)、铟(In)、以及钙(Ga)的任意一种的氧化物半导体。这样的n型的氧化物半导体有氧化锌(ZnO)、IGZO(InGaZnO4)、以及IZO(InZnO)。
另外，上述的第二源极漏极38b在绝缘膜31的第一开口31a处与正极层23欧姆接触。
接下来，如图28(a)和图32所示那样，在第一栅极电极35的延长部35b、第一半导体层38、以及绝缘膜31上，作为密封层40通过溅射法将铝膜形成0.1μm～1μm左右的厚度。
然后，与第一实施方式相同，将密封层40图案化，形成第一～第三孔40a～40c。这些孔中，第一孔40a被设置在负极层29上，第二孔40b被设置在第一栅极电极35的延长部35b上。并且，第三孔40c被设置在第一半导体层38的第一源极漏极38a上。
接下来，如图28(b)和图33所示那样，在通过电解电镀法在各孔40a～40c内形成了金属膜后，将该金属膜图案化，并作为第一～第三端子41a～41c剩余在各孔40a～40c内。作为该金属膜的材料例如有镍、铜、以及金等。
这些端子中，第一端子41a与负极层29电连接，第三端子41c与第一源极漏极38a欧姆接触。
并且，第二端子41b通过与第一栅极电极35的延长部35b连接来控制第一栅极电极35的电位。
通过以上工序，具备第一全固体二次电池C1和第一晶体管TR1的本实施方式所涉及的蓄电部83的基本构造完成。
在该蓄电部83中，如图28(b)那样，第一～第三端子41a～41c从密封层40的上表面40x露出。
然后，通过进行在第一实施方式中说明的图15(a)～图17(b)的工序，使图17(b)所示那样的电子器件70完成。
图34是上述的蓄电部83的等效电路图。
如图34所示那样，在本实施方式中，在第一全固体二次电池C1的正极侧设置第一晶体管TR1，通过该第一晶体管TR1切断向第一全固体二次电池C1流入的电流。如上述那样，由于开关的目的，设置在第一全固体二次电池C1的正极侧的晶体管也被称作高压侧晶体管。
这里，若第一端子41a和第二端子41b短路，则第一全固体二次电池C1的负的电位-V被施加至第一晶体管TR1的栅极。其结果，导电型为n型的第一晶体管TR1截止，所以不向第一全固体二次电池C1流入电流，能够防止第一全固体二次电池C1过放电。
应予说明，若在实际使用下从第一全固体二次电池C1取出电力，则向第一晶体管TR1的栅极施加比阈值高的正的电压，使第一晶体管TR1为导通状态即可。由于向第一晶体管TR1的第二源极漏极38b施加电池C1的正电位V，所以通过向第一晶体管TR1的栅极施加比该正电位V高的电压来使第一晶体管TR1成为导通状态。
根据以上说明的本实施方式，即使第一端子41a和第二端子41b短路也不向第一全固体二次电池C1流入电流，所以与第一实施方式相同，能够防止电池C1在电子器件70的制造中途过放电。
(第四实施方式)
在本实施方式中，对在如第三实施方式那样使用了高压侧开关的情况下，为了在实际使用下从第一全固体二次电池C1取出电力，能够使施加的栅极电压比第三实施方式低的电子器件进行说明。
图35～图38是本实施方式所涉及的电子器件的制造中途的剖视图，图39～图41是其俯视图。应予说明，图35～图38的各剖视图与图39～图41的沿IV-IV线的剖视图相当。
另外，在图35～图41中，对与在第一～第三实施方式中说明的要素相同的要素标注与这些实施方式相同的标记，以下省略其说明。
首先，通过进行与第三实施方式的图26(a)的工序相同的工序，得到如图35(a)所示那样在硅基板20上形成了第一全固体二次电池C1和第一栅极电极35的构造。
但是，在本实施方式中，在与第一栅极电极35同一工序中，在第一全固体二次电池C1上的绝缘膜37上形成具备栅极主体37a和延长部37b的第二栅极电极37。
接下来，如图35(b)和图39所示那样，在硅基板20的上侧整个面，作为栅极绝缘膜36将铝膜形成0.05μm～0.5μm左右的厚度。然后，将该栅极绝缘膜36图案化，从第一以及第二栅极电极35、37的各自的延长部35b、37b上去除栅极绝缘膜36，仅在栅极主体35a、37a上剩余栅极绝缘膜36。
栅极绝缘膜36的图案化可以通过将未图示的抗蚀剂膜作为掩膜的干式蚀刻进行，也可以通过剥离法将栅极绝缘膜36图案化。
如图39所示那样，第二栅极电极37是在负极层29的上方且栅极主体37a和延长部37b对置的U字形。
接着，如图36(a)和图40所示那样，将绝缘膜31图案化，在第一栅极电极35的栅极主体35a的一方的侧方的绝缘膜31形成正极层23露出的第一开口31a。并且，与此同时，在第二栅极电极37的栅极主体37a的一方的侧方的绝缘膜31形成负极层29露出的第二开口31b。
该绝缘膜31的图案化通过将未图示的抗蚀剂膜用作掩膜且将CF4气体和氩气气体的混合气体作为蚀刻气体的干式蚀刻来进行。
接下来，如图36(b)和图41所示那样，使用溅射法和剥离法，在第一全固体二次电池C1的旁边将p型的第一半导体层38形成0.05μm～0.5μm左右的厚度。
p型的第一半导体层38具有第一源极漏极38a、第二源极漏极38b以及沟道38c，与上述的第一栅极电极35配合形成p型的第一晶体管TR1。
作为p型的第一半导体层38的材料，有氧化锡(SnO)、氧化镍(NiO)、LiCoO2、以及CaCoO2等。
另外，上述的第二源极漏极38b在绝缘膜31的第一开口31a处与正极层23欧姆接触。
然后，在负极层29的上方将n型的第二半导体层39形成0.05μm～0.5μm左右的厚度。
n型的第二半导体层39具有第三源极漏极39a、第四源极漏极39b以及沟道39c，与上述的第二栅极电极37配合形成n型的第二晶体管TR2。
作为能够作为第二半导体层39的材料使用的n型的半导体材料，有包括锌(Zn)、铟(In)、以及钙(Ga)的任意一种的氧化物半导体。这样的n型的氧化物半导体有氧化锌(ZnO)、IGZO(InGaZnO4)、以及IZO(InZnO)。
另外，上述的第三源极漏极39a在绝缘膜31的第二开口31b处与负极层29欧姆接触。
应予说明，在上述中，通过剥离法将第一半导体层38、第二半导体层39图案化，但也可以在硅基板20的上侧整个面形成了各半导体层38、39后，通过干式蚀刻将各半导体层38、39图案化。
在该情况下，与第二实施方式相同，优选使成膜n型的第二半导体层39时的溅射环境的氧浓度尽量减少。由此，第二半导体层39的载流子浓度降低，能够防止第一全固体二次电池C1因图案化前的第二半导体层39短路。
接下来，如图37(a)所示那样，在硅基板20的上侧整个面，通过溅射法将铝膜形成0.1μm～1μm左右的厚度，将该铝膜作为层间绝缘膜72。
然后，将层间绝缘膜72图案化，形成第一接触孔72a和第二接触孔72b。
这些孔中，第一接触孔72a被设置在第一源极漏极38a上。并且，第二接触孔72b被设置在第一栅极电极35的延长部35b上。
该层间绝缘膜72的图案化通过将未图示的抗蚀剂膜作为掩膜的干式蚀刻来进行，在该干式蚀刻中，能够使用Cl2气体和BCl3气体的任意一种、或者Cl2气体和BCl3气体的混合气体来作为蚀刻气体。
接着，如图37(b)所示那样，在硅基板20的上侧整个面形成电解铜电镀膜等导电膜。然后，将该导电膜图案化，并作为第一以及第二导体芯棒73、74剩余在第一以及第二接触孔72a、72b内。
上述的第一源极漏极38a与第一导体芯棒73连接，第一栅极电极35的延长部35b与第二导体芯棒74连接。
进一步，在层间绝缘膜72和第二导体芯棒74上形成内部布线75，第四源极漏极39b和第二导体芯棒74通过该内部布线75电连接。该内部布线75例如能够通过在硅基板20的上侧整个面形成电解铜电镀膜并将该电解铜电镀膜图案化来形成。
接下来，如图38(a)所示那样，在层间绝缘膜72和内部布线75上，作为密封层79通过溅射法将铝膜形成0.1μm～1μm的厚度。
进一步，将该密封层79和层间绝缘膜72图案化，形成第一～第三孔79a～79c。这些孔中，第三孔79c形成在第一导体芯棒73上，第二孔79b形成在第二栅极电极37的延长部37b上。
另外，第一孔79a形成在绝缘膜31的第二开口31b上，第三源极漏极39a和负极层29从第一孔79a露出。
应予说明，层间绝缘膜72的图案化通过将未图示的抗蚀剂膜作为掩膜且将Cl2气体和BCl3气体的任意一种、或者Cl2气体和BCl3气体的混合气体作为蚀刻气体的干式蚀刻来进行。
接下来，如图38(b)所示那样，在通过电解电镀法在各孔79a～79c内形成了金属膜后，将该金属膜图案化，并作为第一～第三端子41a～41c剩余在各孔79a～79c内。作为该金属膜的材料例如有镍、铜、以及金等。
这些端子中，第一端子41a与负极层29电连接，并且与第三源极漏极39a欧姆接触。并且，第三端子41c与第一源极漏极38a电连接。
并且，第二端子41b与第二栅极电极37的延长部37b连接。通过控制该第二端子41b的电位使第二晶体管TR2成为导通状态，能够将第二晶体管TR2的第四源极漏极39b的电压施加给第一晶体管TR1的第一栅极电极35。
通过以上工序，具备第一全固体二次电池C1、第一晶体管TR1、以及第二晶体管TR2的本实施方式所涉及的蓄电部84的基本构造完成。
在该蓄电部84中，如图38(b)那样，第一～第三端子41a～41c从密封层79的上表面79x露出。
然后，通过进行在第一实施方式中说明的图15(a)～图17(b)的工序，使图17(b)所示那样的电子器件70完成。
图42是上述的蓄电部84的等效电路图。
与第三实施方式相同，第一晶体管TR1被设置在第一全固体二次电池C1的正极侧，作为切断向第一全固体二次电池C1流入的电流的高压侧开关发挥功能。
这里，若第一端子41a和第二端子41b短路，则第一全固体二次电池C1的负的电位-V被施加给第二晶体管TR2的栅极。其结果，导电型为n型的第二晶体管TR2截止，所以不在第二晶体管TR2的第四源极漏极39b出现第一全固体二次电池C1的负的电位-V。由此，如上述那样，在第一端子41a和第二端子41b短路的情况下，导电型为p型的第一晶体管TR1截止，不向第一全固体二次电池C1流入电流，能够防止第一全固体二次电池C1过放电。
另外，若在实际使用下从第一全固体二次电池C1取出电力，则通过使第二晶体管TR2为导通状态来向第一晶体管TR1的栅极施加电池C1的负的电位-V，使第一晶体管TR1为导通状态即可。
在该例子中，由于向第二晶体管TR2的第三源极漏极39a施加第一全固体二次电池C1的负的电位-V，所以若向第二晶体管TR2的栅极施加正电位，则第二晶体管TR2成为导通状态。
因此，能够通过向第二晶体管TR2的栅极施加0～V的正电压来使第二晶体管TR2为导通状态。其结果，与使第二晶体管TR2为导通状态所需要的栅极电压比V大的第三实施方式相比，能够使栅极电压低电压化，能够不需要用于生成较高的栅极电压的升压电路等额外的电路。
根据以上说明的本实施方式，如上述那样，能够在实际使用下不需要用于使第二晶体管TR2导通的升压电路。
并且，即使第一端子41a和第二端子41b短路，也不向第一全固体二次电池C1流入电流，所以能够防止第一全固体二次电池C1在电子器件70的制造中途过放电。
(第五实施方式)
作为第四实施方式所涉及的第一半导体层38(参照图36(b))的形成方法，有在硅基板20的上侧整个面形成了第一半导体层38后将第一半导体层38图案化的方法。
但是，在该方法中，由于图案化前的第一半导体层38在第一开口31a、第二开口31b处与正极层23、负极层29连接，所以存在电池C1的各端子经由第一半导体层38电短路的可能性。对此，在第二半导体层39、第一～第三实施方式中也相同。
在本实施方式中，即使将这样各半导体层38、39形成于硅基板20的上侧整个面，也如以下这样防止第一全固体二次电池C1的各端子短路。
图43～图45是本实施方式所涉及的电子器件的制造中途的剖视图，图46～图49是其俯视图。应予说明，图43～图45的各剖视图与图46～图49的沿V-V线的剖视图相当。
另外，在图43～图49中，对于与在第一～第四实施方式中说明的要素相同的要素标注与这些实施方式相同的标记，以下省略其说明。
首先，通过进行第四实施方式的图35(a)～图36(a)的工序，得到如图43(a)和图46所示那样，在硅基板20上形成了第一全固体二次电池C1、第一栅极电极35、以及第二栅极电极37的构造。
如图46所示那样，在本实施方式中，第一栅极电极35是俯视包围绝缘膜31的第一开口31a的环状。同样，第二栅极电极37是俯视包围第二开口31b的环状。
接下来，如图43(b)和图47所示那样，在绝缘膜31、第一以及第二栅极电极35、37、以及栅极绝缘膜36上形成n型的第二半导体层39。
不对n型的第二半导体层39的材料进行特别限定，能够使用氧化锌(ZnO)、IGZO(InGaZnO4)、以及IZO(InZnO)的任意一种作为第二半导体层39的材料。
该第二半导体层39在绝缘膜31的第一开口31a处与正极层23欧姆接触，在第二开口31b处与负极层29欧姆接触。
但是，由于第二半导体层39与第二栅极电极37相接，所以第二半导体层39和第二栅极电极37为同电位，不在第二半导体层39形成沟道。
尤其是如图47所示那样，在该例子中，由于使第二栅极电极37为环状，所以能够防止在第二栅极电极37的整周上且在第二半导体层39形成沟道。
对此，对于形成为环状的第一栅极电极35也相同。
其结果，不形成俯视跨过第一栅极电极35、第二栅极电极37的电流路径P，能够防止第一全固体二次电池C1的各端子因电流路径P而电短路。
接下来，如图44(a)所示那样，在第二半导体层39上涂覆光致抗蚀剂，将其曝光、显影，形成抗蚀剂膜85。
然后，如图44(b)和图48所示那样，将抗蚀剂膜85作为掩膜，对第二半导体层39进行干式蚀刻，仅在第二栅极电极37的栅极主体37a的两边剩余第二半导体层39。
不对在该干式蚀刻中使用的蚀刻气体进行特别限定，在本实施方式中，作为蚀刻气体，使用Cl2气体和BCl3气体的任意一种、或者Cl2气体和BCl3气体的混合气体。
另外，图案化后的第二半导体层39具有第三源极漏极39a、第四源极漏极39b以及沟道39c，与第二栅极电极37配合形成p型的第二晶体管TR2。
然后，去除抗蚀剂膜85。
接着，如图45(a)和图49所示那样，在第一栅极电极35的栅极主体35a上和其两边通过溅射法形成n型的第一半导体层38。
不对第一半导体层38的图案化方法进行特别限定。与第二半导体层39相同，也可以在硅基板20的上侧整个面形成第二半导体层39后，通过干式蚀刻仅在第一栅极电极35的栅极主体35a上和其两边剩余第一半导体层38。在该情况下，通过与参照图47说明的理由相同的理由，以包围第一开口31a的方式形成的第一栅极电极35发挥防止第一全固体二次电池C1的端子彼此经由第一半导体层38短路的功能。
并且，图案化后的第一半导体层38具有第一源极漏极38a、第二源极漏极38b以及沟道38c，与第一栅极电极35配合形成n型的第一晶体管TR1。
然后，通过进行在第四实施方式中说明的图37(a)～图38(b)的工序，使图45(b)所示的本实施方式所涉及的蓄电部86的基本构造完成。进一步，通过进行在第一实施方式中说明的图15(a)～图17(b)的工序，使图17(b)所示那样的电子器件70完成。
根据以上说明的本实施方式，如图47那样，通过将各栅极电极35、37形成为包围各开口31a、31b的环状，来防止形成将第一全固体二次电池C1的各端子短路的电流路径P。因此，即使在硅基板20的上侧整个面形成各半导体层38、39，第一全固体二次电池C1的各端子也不电短路，能够抑制第一全固体二次电池过放电。
(第六实施方式)
在第三～第五实施方式中，例如如图28(b)所示那样，在第一全固体二次电池C1的旁边形成了第一晶体管TR1的第一栅极电极35。
在本实施方式中，通过在同一工序中形成该第一栅极电极35和第一全固体二次电池C1的正极集电层21来实现工序数的减少。
图50～图52是本实施方式所涉及的电子器件的制造中途的剖视图，图53～图55是其俯视图。应予说明，图50～图52的各剖视图与图53～图55的沿VI-VI线的剖视图相当。
另外，在图50～图55中，对于与在第一～第五实施方式中说明的要素相同的要素标注与这些实施方式相同的标记，以下省略其说明。
首先，如图50(a)和图53所示那样，在硅基板20上通过溅射法形成金属膜，通过将该金属膜图案化，来拉开间隔地形成由同一材料形成的正极集电层21和第一栅极电极35。作为该金属膜，通过溅射法例如按顺序形成钛膜和铂膜。
通过像这样在同一工序中形成正极集电层21和第一栅极电极35，与在不同工序中形成正极集电层21和第一栅极电极35的情况相比，在本实施方式中能够减少工序数。
接下来，通过进行第一实施方式的图3(c)～图4(a)的工序，来形成图50(b)和图54所示那样的第一全固体二次电池C1。
接下来，如图51(a)所示那样，分别在第一全固体二次电池C1和第一栅极电极35上，作为绝缘膜31将铝(Al2O3)膜通过溅射法形成0.1μm～1μm左右的厚度。
然后，如图51(b)所示那样，将绝缘膜31图案化，作为栅极绝缘膜36剩余在栅极主体35a上。另外，在该图案化中，在栅极主体35a的旁边的绝缘膜31形成第一开口31a，正极集电层21从该第一开口31a露出。
然后，通过进行第三实施方式的图27(b)～图28(b)的工序，使图52和图55所示那样的本实施方式所涉及的蓄电部87的基本构造完成。然后，通过进行在第一实施方式中说明的图15(a)～图17(b)的工序，使图17(b)所示那样的电子器件70完成。
根据以上说明的本实施方式，如图50(a)所示那样，由于在同一工序中形成正极集电层21和第一栅极电极35，所以与在不同工序中形成正极集电层21和第一栅极电极35的情况相比，能够减少工序数。
(第七实施方式)
在上述的第一～第六实施方式中，对全固体二次电池仅连接了高压侧开关和低压侧开关的任意一个。与此相对，在本实施方式中，将高压侧开关和低压侧开关的双方连接于全固体二次电池。
图56～图57是本实施方式所涉及的半导体装置的制造中途的剖视图。应予说明，在图56～图57中，对与在第一～第六实施方式中说明的要素相同的要素标注与这些实施方式同的标记，以下省略其说明。
首先，通过进行与第四实施方式的图35(a)～图36(b)相同的工序，得到如图56(a)所示那样，在硅基板20の上形成了第一全固体二次电池C1、第一晶体管TR1、以及第二晶体管TR2的构造。
但是，在本实施方式中，通过使第一晶体管TR1为n型，使第二晶体管为p型，来使各晶体管TR1、TR2的导电型与第四实施方式相反。在该情况下，第一晶体管TR1的第一半导体层38的导电型为n型，第二晶体管TR2的第二半导体层39的导电型为p型。
接下来，如图56(b)所示那样，在硅基板20的上侧整个面将密封层40形成1μm～10μm左右的厚度。在本实施方式中，作为密封层40通过溅射法形成铝膜，但也可以代替铝膜而形成氮氧化硅膜、聚酰亚胺膜、以及聚对亚苯基二甲基膜的任意一种或者它们的层叠膜来作为密封层40。
然后，将未图示的抗蚀剂膜作为掩膜，并且通过干式蚀刻将密封层40图案化，形成第一～第五孔40a～40e。作为能够在该干式蚀刻中使用的蚀刻气体，例如有Cl2气体和BCl3气体的任意一种、或者Cl2气体和BCl3气体的混合气体。
这些孔中，第一孔40a形成在负极层29上，负极集电层28和第三源极漏极39a在该第一孔40a内露出。
另外，第二孔40b形成在第一栅极电极35的延长部35b上，第三孔40c形成在第一源极漏极38a上。并且，第四孔40d形成在第二栅极电极37的延长部37b上，第五孔40e形成在第四源极漏极39b上。
接下来，如图57所示那样，在通过电解电镀法在各孔40a～40e内形成了金属膜后，将该金属膜图案化，作为第一～第五端子41a～41e剩余在各孔40a～40e内。作为该金属膜的材料，例如有镍、铜、以及金等。
这些端子中，第一端子41a分别与负极层29和第三源极漏极39a电连接。并且，第二端子41b通过与第一栅极电极35的延长部35b电连接来控制第一栅极电极35的电位。
另外，第三端子41c与第一源极漏极38a电连接。另一方面，第四端子41d通过与第二栅极电极37的延长部37b电连接来控制第二栅极电极37的电位。并且，第五端子41e与第四源极漏极39b电连接。
通过以上工序，具备第一全固体二次电池C1、第一晶体管TR1、以及第二晶体管TR2的本实施方式所涉及的蓄电部88的基本构造完成。
在该蓄电部88中，如图57那样，第一～第五端子41a～41e从密封层40的上表面40x露出。
然后，通过进行在第一实施方式中说明的图15(a)～图17(b)的工序，使图58所示那样的电子器件71完成。
图59是该电子器件71具备的蓄电部88的等效电路图。
如图59所示那样，在本实施方式中，在第一全固体二次电池C1的正极侧，作为高压侧开关设置n型的第一晶体管TR1，在电池C1的负极侧，作为低压侧开关设置p型的第二晶体管TR2。
这里，即使第一端子41a和第二端子41b电短路，也如在第三实施方式中说明的那样，n型的第一晶体管TR1截止，因此，不向第一全固体二次电池C1流入电流。
另外，即使第一端子41a和第四端子41d电短路，也如在第一实施方式中说明的那样，p型的第二晶体管TR2截止，所以不向第一全固体二次电池C1流入电流。
因此，即使在第一～第五端子41a～41e的全部电短路的情况下，也防止向第一全固体二次电池C1流入电流，能够抑制全固体二次电池过放电。
根据以上说明的本实施方式，如上述那样，即使第一～第五端子41a～41e短路，也不向第一全固体二次电池C1流入电流，所以能够防止电池C1在电子器件71(参照图58)的制造中途过放电。
(第八实施方式)
在第一～第七实施方式中，在电子器件仅设置一个全固体二次电池。与此相对，在本实施方式中，在电子器件设置两个全固体二次电池。
图60是本实施方式所涉及的电子器件的蓄电部的剖视图。应予说明，在图60中，对与在第一～第七实施方式中说明的要素相同的要素标注与这些实施方式相同的标记，以下省略其说明。
如图60所示那样，该蓄电部89具有第一全固体二次电池C1、第二全固体二次电池C2、以及第一晶体管TR1。
其中，第一全固体二次电池C1和第二全固体二次电池C2例如通过进行第一实施方式的图3(a)～图4(a)的工序来同时形成。
另外，第一晶体管TR1被设置在第二全固体二次电池C2的上方，其导电型可以是n型也可以是p型。也不对第一晶体管TR1的形成方法进行特别限定，能够通过进行第一实施方式的图5(a)～图6(b)的工序来形成第一晶体管TR1。
上述的第一以及第二全固体二次电池C1、C2和第一晶体管TR1被层间绝缘膜72和密封层79覆盖。如在第二实施方式中说明的那样，作为层间绝缘膜72、密封层79，能够通过溅射法形成铝膜。
向层间绝缘膜72埋入第二实施方式的第一～第三导体芯棒73a～73c。它们中，第一导体芯棒73a与第一晶体管TR1的第二源极漏极38b连接，第二导体芯棒73b与第一全固体二次电池C1的正极集电层21连接。
并且，第三导体芯棒73c与第一晶体管TR1中的第一栅极电极35的延长部35b连接。
并且，在层间绝缘膜72上设置有内部布线77，上述的第一导体芯棒73a和第二导体芯棒73b经由内部布线77电连接。
另外，向密封层79埋入第一～第三端子41a～41c。第一端子41a与第一全固体二次电池C1的负极层29连接，第二端子41b与上述的第三导体芯棒73c连接。并且，第三端子41c与第二全固体二次电池C2的正极集电层21连接。
这些第一～第三端子41a～41d均从密封层79的上表面79x露出。
图61是具备该蓄电部89的本实施方式所涉及的电子器件78的剖视图。
若制作该电子器件78，通过在第一实施方式中说明的图15(a)～图17(b)的工序，利用树脂层65分别密封蓄电部89、发电元件55、以及电路元件63即可。
图62是该蓄电部89的等效电路。
如图62所示那样，上述的第二全固体二次电池C2被设置在第三端子41c和第一源极漏极38a之间，经由第一晶体管TR1与第一全固体二次电池C1串联连接。
若使第一晶体管TR1的导电型为n型，则在第一以及第二端子41a、41b电短路时，第一全固体二次电池C1的负的电位-V被施加至第一晶体管TR1的栅极，第一晶体管TR1截止。
另外，若使第一晶体管TR1的导电型为p型，则在第二端子41b和第三端子43c电短路时，第二固体电池C2的正电位V被施加至第一晶体管TR1的栅极，第一晶体管TR1截止。
因此，与第一晶体管TR1的导电型的类型无关，若第一～第三端子41a～41c短路，则均不向各全固体二次电池C1、C2的任意一个流入电流，能够防止这些全固体二次电池C1、C2过放电。
如以上说明的那样，根据本实施方式，即使第一～第三端子41a～41c短路，也不向各全固体二次电池C1、C2流入电流，所以能够防止这些全固体二次电池C1、C2在电子器件78的制造中途过放电。
并且，通过将各全固体二次电池C1、C2以串联的方式连接，与仅设置一个全固体二次电池的情况相比，能够使第一晶体管TR1导通时的第一端子41a和第三端子43c之间的电位差提高。
(第九实施方式)
在本实施方式中，对分别具备多个全固体二次电池和晶体管的电子器件进行说明。
图63(a)是本实施方式所涉及的电子器件的电路图。
应予说明，在图63(a)中，对与在第一～第八实施方式中说明的要素相同的要素标注与这些实施方式相同的标记，以下省略其说明。
如图63(a)所示那样，本实施方式所涉及的电子器件100具备发电元件55、蓄电部90、以及电路元件63。
其中，作为发电元件55，能够使用在第一实施方式中说明那样的热电转换元件。另外，作为电路元件63，能够使用温度传感器、光传感器、振动传感器、以及MPU等。
另一方面，蓄电部90具有相互以并联的方式连接的第一～第三全固体二次电池C1～C3和选择电路91。
各全固体二次电池C1～C3均具有相同的层构造，例如能够按照第一实施方式的图3(a)～图4(a)来制作。
另外，选择电路91具有第一～第四晶体管TR1～TR4。各晶体管TR1～TR4也与在第一～第八实施方式中说明的晶体管相同地来制作，与各全固体二次电池C1～C3一起被密封层40等密封。
第一～第四晶体管TR1～TR4担任作为用于防止各全固体二次电池C1～C3过放电的高压侧开关、低压侧开关的作用。
例如，针对第一全固体二次电池C1，第一晶体管TR1作为高压侧开关发挥功能，第二晶体管TR2作为低压侧开关发挥功能。因此，通过与图42相同地将第一晶体管TR1和第二晶体管TR2连接，能够防止第一全固体二次电池C1的各端子在电子器件100的制造中途电短路。
同样，针对第二全固体二次电池C2，第二晶体管TR2作为低压侧开关发挥功能，第三晶体管TR3作为高压侧开关发挥功能。并且，针对第三全固体二次电池C3，第三晶体管TR3作为高压侧开关发挥功能，第四晶体管TR4作为低压侧开关发挥功能。
这样的电子器件100通过在第一实施方式的图15(a)～图17(b)中代替蓄电部50而使用蓄电部90来制作。
应予说明，在发电元件55和蓄电部90之间设置第一二极管D1，在蓄电部90和电路元件63之间设置第二二极管D2。这些二极管D1、D2发挥仅使正向的电流流入发电元件55、蓄电部90的功能，但在电流的朝向不成问题的情况下，也可以省略这些二极管D1、D2。
选择电路91选择各全固体二次电池C1～C3的任意一个并将其正极层23与发电元件55的第一电极56电连接，将选择出的全固体二次电池的负极层29与发电元件55的第二电极57电连接。
以下的表1是表示为了从各全固体二次电池C1～C3中选择出目的电池而应使第一～第四晶体管TR1～TR4的哪些为导通状态的表。
[表1]
通过按照该表1使第一～第四晶体管TR1～TR4为导通状态或截止状态，能够从各全固体二次电池C1～C3中选择出作为目的的电池，使其与发电元件55和电路元件63连接。
在本实施方式中，通过像这样选择出全固体二次电池C1～C3中的任意一个，来逐个地以发电元件55的电力对选择出的全固体二次电池进行充电。
图63(b)的实线的曲线图是示意地表示开始充电后的时间和各全固体二次电池C1～C3的电压的关系的曲线图。
另外，图63(b)的虚线的曲线图是示意地表示在同时对全部的全固体二次电池C1～C3进行充电的比较例中，开始充电后的时间和各全固体二次电池C1～C3的电压的关系的曲线图。
如该图所示那样，通过如本实施方式那样逐个对全固体二次电池C1～C3进行充电，与比较例相比，能够使对一个全固体二次电池进行充电所需要的时间缩短。因此，能够实现能够使用全固体二次电池C1～C3中的充电完成的电池来迅速地驱动电路元件63等多彩的电力管理。
(第十实施方式)
在第九实施方式中，将多个全固体二次电池以并联的方式连接，但在本实施方式中，将这些全固体二次电池以串联的方式连接。
图64(a)是本实施方式所涉及的电子器件的电路图。
应予说明，在图64(a)中，对与在第一～第九实施方式中说明的要素相同的要素标注与这些实施方式相同的标记，以下省略其说明。
如图64(a)所示那样，本实施方式所涉及的电子器件102具备发电元件55、蓄电部95、以及电路元件63。
其中，蓄电部95具有相互以串联的方式连接的第一～第三全固体二次电池C1～C3和选择电路96。
选择电路96具有第一～第六晶体管TR1～TR6。这些晶体管TR1～TR6也与在第一～第八实施方式中说明的晶体管相同地来制成，与各全固体二次电池C1～C3一起被密封层40等密封。
第一～第六晶体管TR1～TR6担任作为用于防止各全固体二次电池C1～C3过放电的高压侧开关、低压侧开关的作用。
例如，针对第一全固体二次电池C1，第一晶体管TR1作为高压侧开关发挥功能，第二晶体管TR2作为低压侧开关发挥功能。因此，通过与图42相同地将第一晶体管TR1和第二晶体管TR2连接，能够防止第一全固体二次电池C1的各端子在电子器件102的制造中途电短路。
同样，针对第二全固体二次电池C2，第三晶体管TR3作为高压侧开关发挥功能，第四晶体管TR4作为低压侧开关发挥功能。并且，针对第三全固体二次电池C3，第五晶体管TR5作为高压侧开关发挥功能，第六晶体管TR6作为低压侧开关发挥功能。
另外，这样的电子器件102能够通过在第一实施方式的图15(a)～图17(b)中代替蓄电部50而使用蓄电部95来制作。
应予说明，在发电元件55与蓄电部95之间设置用于仅取出正向的电流的第一二极管D1，但在电流的朝向不成问题的情况下也可以省略第一二极管D1。
另外，在电路元件63与蓄电部95之间，作为用于防止在各全固体二次电池C1～C3充电时向电路元件63供给电流的开关设置有第七晶体管TR7。但是，在充电时也可以向电路元件63供给电流的情况下也可以省略第七晶体管TR7。
选择电路96选择第一～第三全固体二次电池C1～C3的任意一个，并将其正极层23与发电元件55的第一电极56电连接，将选择出的全固体二次电池的负极层29与发电元件55的第二电极57电连接。
以下的表2是表示为了从各全固体二次电池C1～C3中选择出目的电池而应使第一～第六晶体管TR1～TR6的哪些为导通状态的表。
[表2]
应予说明，表2的最后一行的所谓“串联放电”是指将各全固体二次电池C1～C3以串联的方式连接并将其电力供给至电路元件63的情况。
通过按照表2使第一～第六晶体管TR1～TR6为导通状态或截止状态，能够从各全固体二次电池C1～C3中选择出作为目的的电池，并将其与发电元件55和电路元件63连接。
另外，在本实施方式中也与第九实施方式相同，能够通过按照表2选择出全固体二次电池C1～C3中的任意一个，来逐个地以发电元件55的电力对选择出的全固体二次电池进行充电。
图64(b)的实线的曲线图是示意地表示开始充电后的时间和以串联的方式连接的全固体二次电池C1～C3的全体的电压的关系的图。
应予说明，图64(b)的虚线的曲线图是同时对全部的全固体二次电池C1～C3进行充电的比较例所涉及的曲线图。
如实线的曲线图所示那样，虽然各全固体二次电池C1～C3的各自的电压在达到能够通过发电元件55得到的电压E0时饱和，但全固体二次电池C1～C3的全部的电压的合计值E1比上述的电压E0大。
由此，能够从电子器件96取出比能够通过发电元件55得到的电压E0大的电压，不需要用于将电压E0升压的升压电路，并且也能够使用以高电压驱动的电路元件63。
另外，与第九实施方式相同，与比较例相比，能够使对一个全固体二次电池进行充电所需要的时间缩短，所以也能够实现多彩的电力管理。
(第十一实施方式)
在本实施方式中，对利用了第一～第十实施方式所涉及的电子器件的网络系统进行说明。
图65是本实施方式所涉及的网络系统的功能框图。
如图65所示那样，该网络系统105具有多个第一子机106、母机130、以及服务器140。
它们中，作为第一子机106，例如能够使用第一实施方式的电子器件70(参照图17(b))。第一子机106具有上述的蓄电部50、发电元件55、电力控制电路110、运算元件111、发送电路112、以及天线113。
电力控制电路110、运算元件111、以及发送电路112分别是第一实施方式的电路元件63(参照图17(b))的一个例子，与蓄电部50、发电元件55一起被树脂层65密封。
在该例子中，作为发电元件55使用在第一实施方式中说明的热电转换元件，将从发电元件55输出的电压作为表示放置发电元件55的环境的温度的信息S输入给电力控制电路110。
电力控制电路110除了将信息S供给给后段的运算元件111的功能外，也具有作为以由发电元件55发出的电力对蓄电部50进行充电、将蓄电部50放电并将其电力供给给运算元件111的充放电控制器的功能。
应予说明，电力控制电路110、运算元件111、发送电路112、以及天线113将从上述的蓄电部50得到的电力作为动力源驱动。
运算元件111例如将上述的信息S数字化并输出给后段的发送电路112。应予说明，运算元件111也可以对数字化后的信息S进行加密。
另外，运算元件111也具有向信息S赋予用于识别多个第一子机106的每一个的标识符的功能。
然后，从运算元件111接受到信息S的发送电路112将该信息S无线调制并输出给天线113，由天线113无线发送信息S。
另一方面，母机130是中继器的一个例子，具有接收电路131、发送电路132、天线133、存储元件134、运算元件135、以及收发电路136。
天线133接收从子机106的天线113无线发送的信息S，并将该信息S输出给后段的接收电路131。接收电路131将被无线调制的信息S解调并输出给运算元件135。
运算元件135将被加密的信息S解码，基于为了识别子机106而赋予给信息S的标识符来识别信息S是被从哪个子机106无线发送的信息。
应予说明，运算元件135也可以在规定的定时生成指示信号SI，发送电路132将该指示信号SI无线调制并从天线133无线发送。虽然第一子机106没有接收指示信号SI的功能，但在下述的第二子机中具有接受指示信号SI的接收电路，能够仅在接受到指示信号SI的情况下将信息S无线发送给母机130。
然后，在运算元件135的控制下，按照各标识符将信息S存储于存储元件134。作为存储元件134，能够使用DRAM(DynamicRandomAccessMemory：动态随机存取存储器)、FeRAM(FerroelectricRandomAccessMemory：铁电随机存取存储器)、以及闪存等任意的元件。
另外，运算元件135在规定的定时从存储元件134取出信息S，并将信息S输出给收发电路136。收发电路136将从存储元件134得到的信息S以规定的通信协议发送给服务器140。发送的方式可以是无线也可以是有线。
服务器140具有运算元件141、收发电路142、存储元件143、以及显示部144。
其中，收发电路142接受从母机130发送的信息S，并将该信息S输出给运算元件141。
运算元件141为了保存而将信息S储存于存储元件143，或将信息S转换为适当的图像信号并显示于显示器等显示单元144。然后，用户能够基于显示于显示单元144的信息S来了解放置子机106的环境的温度。
根据这样的网络系统105，能够实现第一子机106的发电元件55利用环境中的温度进行发电，并通过由此得到的电力对蓄电部50进行蓄电的能量采集。
另外，利用发电元件55的电压值，用户也能够监视发电元件55的周围的温度。
应予说明，也可以代替像这样利用发电元件55监视温度，而如以下这样在子机中设置用于获取环境所涉及的信息的传感器。
图66是能够在上述的网络系统105中使用的第二子机的功能框图。应予说明，在图66中，对与在图65中说明的要素相同的要素标注与图65相同的标记，以下省略其说明。
如图66所示那样，第二子机107具有与运算元件111连接的传感器114和接收电路115。
不对传感器114进行特别限定。在该例子中，设定使用温度传感器、光传感器、振动传感器、以及声音传感器的任意一个作为传感器114，从传感器114输出放置发电元件55的环境中的温度、光、振动、以及音等信息S。
接收电路115将由母机130的运算元件135生成的指示信号SI解码并将其输出给运算元件111。运算元件111仅在接受到指示信号SI时从传感器114获取信息S。通过运算元件111获取的信息S与第一子机106相同，被从天线113无线发送。
根据这样的第二子机107，除了温度外，也能够得到用户想监视的光、振动、以及声音等信息，能够有助于用户的便利。
接下来，对第一子机106、第二子机107的敷设例进行说明。
图67～图68是表示各子机106、107的敷设例的示意图。
在图67(a)的例子中，在马达等机器150敷设多个子机106、107。在该情况下，发电元件55利用机器150的发热进行发电，第二子机107通过该电力动作。应予说明，也可以通过在第二子机107上设置促进机器150的散热的散热板，来较大地维持该散热板和机器150之间的温度差，确保发电元件55的发电量。并且，通过作为第二子机107的传感器114使用声音传感器、振动传感器、以及加速度传感器的任意一种，能够监视机器150的异常振动、异响，用户能够判断机器150是否正常运转。其结果，能够在机器150故障前进行机器150的修理、更换等处理。
应予说明，也可以利用第一子机106的发电元件55(参照图65)监视机器150的温度。由此，用户能够监视机器150的表面温度，能够判断机器150是否有异常加热。
另外，也可以代替如上述那样使用热电元件作为发电元件55，而将通过机器150的振动进行发电的振动发电元件作为发电元件55来使用。
在图67(b)的例子中，在大厦、工厂等建筑物151敷设多个子机106、107。
在该情况下，通过作为第二传感器114使用声音传感器、振动传感器，能够监视建筑物151内的异常振动、异响。并且，在有异常振动、异响的情况下用户能够判断为在建筑物151内有可疑者，能够将第二子机107用于建筑物151的防犯、维护。
应予说明，也可以利用第一子机106的发电元件55(参照图65)监视建筑物151的温度。
在图68的例子中，在道路、桥、以及隧道等交通施设152敷设多个子机106、107。
在该情况下，也通过作为第二子机107的传感器114使用声音传感器、振动传感器来监视交通施设152的异响、龟裂。另外，也可以利用第一子机106的发电元件55(参照图65)监视交通施设152的温度。
以上，对各实施方式详细地进行了说明，各实施方式并不限定于上述内容。例如，在上述的各实施方式中，按照正极层23、固体电解质层25、以及负极层29的顺序对其进行形成，但也可以与其相反，按照负极层29、固体电解质层25、以及正极层23的顺序来形成。

Claims (20)

1.一种电子器件，其特征在于，具有：
基板；
第一全固体二次电池，其被设置在所述基板上，具备第一电极层、固体电解质层、以及第二电极层；
第一晶体管，其具备第一源极漏极、与所述第二电极层电连接的第二源极漏极、以及第一栅极电极；
第一端子，其与所述第一电极层电连接；
第二端子，其控制所述第一栅极电极的电位；
第三端子，其与所述第一源极漏极电连接；以及
密封层，其覆盖所述第一全固体二次电池和所述第一晶体管；
所述第一端子、所述第二端子、以及所述第三端子在所述密封层的上表面露出。
2.根据权利要求1所述的电子器件，其特征在于，
所述第一电极层为负极，
所述第二电极层为正极，
所述第一晶体管为n型。
3.根据权利要求1所述的电子器件，其特征在于，
还具有n型的第二晶体管，该n型的第二晶体管具备第三源极漏极、第四源极漏极、以及第二栅极电极，并被所述密封层覆盖，
所述第一电极层为负极，
所述第二电极层为正极，
所述第一晶体管为p型，
所述第二端子与所述第二栅极电极电连接，所述第三源极漏极与所述第一电极层电连接，所述第四源极漏极与所述第一栅极电极电连接。
4.根据权利要求1所述的电子器件，其特征在于，
所述第一电极层为正极，
所述第二电极层为负极，
所述第一晶体管为p型。
5.根据权利要求1所述的电子器件，其特征在于，
还具有p型的第二晶体管，该p型的第二晶体管具备第三源极漏极、第四源极漏极、以及第二栅极电极，并被所述密封层覆盖，
所述第一电极层为正极，
所述第二电极层为负极，
所述第一晶体管为n型，
所述第二端子与所述第二栅极电极电连接，所述第三源极漏极与所述第一电极层电连接，所述第四源极漏极与所述第一栅极电极电连接。
6.根据权利要求1所述的电子器件，其特征在于，还具有：
第二晶体管，其具备第三源极漏极、第四源极漏极、以及第二栅极电极，并被所述密封层覆盖；
第四端子，其与所述第二栅极电极电连接，并在所述密封层的所述上表面露出；
第五端子，其与所述第四源极漏极电连接，并在所述密封层的所述上表面露出，
所述第三源极漏极与所述第一电极层电连接。
7.根据权利要求1所述的电子器件，其特征在于，
还具有第二全固体二次电池，该第二全固体二次电池被设置于所述第三端子与所述第一源极漏极之间，并经由所述第一晶体管与所述第一全固体二次电池以串联的方式连接，
所述第二全固体二次电池被所述密封层覆盖。
8.根据权利要求1至7中任意一项所述的电子器件，其特征在于，
还具有具备第一电极和第二电极的发电元件，
所述发电元件的所述第一电极与所述第一全固体二次电池的所述第一电极层电连接，
所述发电元件的所述第二电极与所述第一全固体二次电池的所述第二电极层电连接。
9.根据权利要求8所述的电子器件，其特征在于，
以并联的方式连接多个所述第一全固体二次电池，
所述电子器件还具有选择电路，该选择电路选择出多个所述第一全固体二次电池中的任意一个并将该选择出的第一全固体二次电池的所述第一电极层与所述发电元件的所述第一电极电连接，将所述选择出的第一全固体二次电池的所述第二电极层与所述发电元件的所述第二电极电连接。
10.根据权利要求8所述的电子器件，其特征在于，
以串联的方式连接多个所述第一全固体二次电池，
所述电子器件还具有选择电路，该选择电路选择出多个所述第一全固体二次电池中的任意一个并将该选择出的第一全固体二次电池的所述第一电极层与所述发电元件的所述第一电极电连接，将所述选择出的第一全固体二次电池的所述第二电极层与所述发电元件的所述第二电极电连接。
(图6)
11.根据权利要求1至10中任意一项所述的电子器件，其特征在于，
所述第一晶体管具有：栅极绝缘膜，其形成在第一栅极电极上；半导体层，其形成在所述栅极绝缘膜上，具备所述第一源极漏极和所述第二源极漏极，
俯视时所述第一栅极电极的一部分处于所述第一源极漏极和所述第二源极漏极之间。
12.根据权利要求11所述的电子器件，其特征在于，
还具有在所述第一电极层上形成开口的绝缘膜，
所述半导体层的所述第一源极漏极在所述开口处与所述第一电极层相接，
第一栅极电极为俯视时包围所述开口的环状。
13.根据权利要求1至12中任意一项所述的电子器件，其特征在于，
所述第一电极层具有形成在所述基板上的集电层、以及形成在所述集电层上的电极主体，
所述第一栅极电极形成在所述基板上，并且由与所述集电层相同的材料构成。
14.根据权利要求1至13中任意一项所述的电子器件，其特征在于，
还具有布线层，该布线层形成在所述密封层的所述上表面，与所述第一端子、所述第二端子、以及所述第三端子电连接。
15.一种电子器件的制造方法，其特征在于，具有：
在基板上形成具有第一区域和第二区域的集电层的工序；
在所述集电层的所述第一区域上形成第一电极主体，由所述集电层和所述第一电极主体形成全固体二次电池的第一电极层的工序；
在所述第一电极层上形成所述全固体二次电池的固体电解质层的工序；
在所述固体电解质层上形成所述全固体二次电池的第二电极层的工序；
形成覆盖所述全固体二次电池和所述基板的绝缘膜的工序；
在所述第二电极层上的所述绝缘膜上形成具备栅极主体和延长部的栅极电极的工序；
在所述栅极主体上形成栅极绝缘膜的工序；
在所述栅极主体的一方的侧方的所述绝缘膜上形成所述第二电极层露出的开口的工序；
将在所述栅极主体的另一方的侧方的所述绝缘膜上具有第一源极漏极、在所述开口内具有与所述第二电极层相接的第二源极漏极、在所述栅极绝缘膜上具有沟道的半导体层形成在所述全固体二次电池上的工序；
在所述延长部、所述半导体层、以及所述绝缘膜上形成密封层的工序；
通过将所述密封层图案化来在所述第二区域的所述集电体层上形成第一孔、在所述栅极电极的所述延长部上形成第二孔、在所述第一源极漏极上形成第三孔的工序；
在所述第一孔、所述第二孔、以及所述第三孔分别形成第一端子、第二端子、以及第三端子的工序。
16.一种电子器件的制造方法，其特征在于，具有：
在基板上形成具有第一区域和第二区域的集电层的工序；
在所述集电层的所述第一区域上形成第一电极主体，由所述集电层和所述第一电极主体形成全固体二次电池的第一电极层的工序；
在所述第一电极层上形成所述全固体二次电池的固体电解质层的工序；
在所述固体电解质层上形成所述全固体二次电池的第二电极层的工序；
形成覆盖所述全固体二次电池和所述基板的绝缘膜的工序；
在所述第二区域的所述绝缘膜上形成栅极电极的栅极主体，在所述第二区域的旁边的所述绝缘膜上形成所述栅极电极的延长部的工序；
在所述栅极主体上形成栅极绝缘膜的工序；
在所述栅极主体的一方的侧方的所述绝缘膜上形成所述集电层露出的开口的工序；
将在所述栅极主体的一方的侧方的所述绝缘膜上具有第一源极漏极、在所述开口内具有与所述第一电极层相接的第二源极漏极、在所述栅极绝缘膜上具有沟道的半导体层形成于所述第二区域的工序；
在所述延长部、所述半导体层、以及所述绝缘膜上形成密封层的工序；
通过将所述密封层图案化来在所述第二电极层上形成第一孔、在所述栅极电极的所述延长部上形成第二孔、在所述第一源极漏极上形成第三孔的工序；
在所述第一孔、所述第二孔、以及所述第三孔分别形成第一端子、第二端子、以及第三端子的工序。
17.一种网络系统，其特征在于，
该网络系统具有多个电子器件，该电子器件具备：发电元件；全固体二次电池，其对由所述发电元件发出的电力进行蓄电；发送电路，其通过所述全固体二次电池的电力驱动来发送放置所述发电元件的环境所涉及的信息，
多个所述电子器件分别具备：
基板；
设置在所述基板上，形成所述全固体二次电池的第一电极层、固体电解质层、以及第二电极层；
晶体管，其具备第一源极漏极、与所述第二电极层电连接的第二源极漏极、以及第一栅极电极；
第一端子，其与所述第一电极层电连接；
第二端子，其控制所述第一栅极电极的电位；
第三端子，其与所述第一源极漏极电连接；
密封层，其覆盖所述全固体二次电池和所述晶体管；以及
布线层，其形成在所述密封层的所述上表面，与所述第一端子、所述第二端子、以及所述第三端子电连接。
18.根据权利要求17所述的网络系统，其特征在于，
在所述电子器件设置了获取所述环境所涉及的信息的传感器。
19.根据权利要求18所述的网络系统，其特征在于，
所述传感器是温度传感器、光传感器、振动传感器、声音传感器、加速度传感器、以及压力传感器中的任意一个。
20.根据权利要求17至19中任意一项所述的网络系统，其特征在于，
多个所述电子器件分别被敷设于机器、建筑物、以及交通施设的任意一个。
CN201380074813.9A 2013-03-18 2013-03-18 电子器件及其制造方法、以及网络系统 Active CN105103332B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2013/057672 WO2014147709A1 (ja) 2013-03-18 2013-03-18 電子デバイスとその製造方法、及びネットワークシステム

Publications (2)

Publication Number Publication Date
CN105103332A true CN105103332A (zh) 2015-11-25
CN105103332B CN105103332B (zh) 2017-06-13

Family

ID=51579446

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380074813.9A Active CN105103332B (zh) 2013-03-18 2013-03-18 电子器件及其制造方法、以及网络系统

Country Status (4)

Country Link
US (1) US9666541B2 (zh)
JP (1) JP6213559B2 (zh)
CN (1) CN105103332B (zh)
WO (1) WO2014147709A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107478320A (zh) * 2017-08-23 2017-12-15 京东方科技集团股份有限公司 晶体管声传感元件及其制备方法、声传感器和便携设备
CN108493110A (zh) * 2018-04-29 2018-09-04 杭州电子科技大学 一种利用全固态电池实现增强型iii-v hemt器件的方法
CN110462104A (zh) * 2017-04-10 2019-11-15 三井金属矿业株式会社 固体电解质集成器件、固体电解质集成器件的制造方法及固体电解质器件
CN113661593A (zh) * 2019-03-29 2021-11-16 株式会社村田制作所 固体电池

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6286845B2 (ja) * 2013-03-22 2018-03-07 富士通株式会社 熱電素子搭載モジュール及びその製造方法
JPWO2016110998A1 (ja) * 2015-01-09 2017-07-06 三菱電機株式会社 室外機及び空気調和装置
US10950912B2 (en) 2017-06-14 2021-03-16 Milwaukee Electric Tool Corporation Arrangements for inhibiting intrusion into battery pack electrical components
JP6943656B2 (ja) * 2017-07-12 2021-10-06 日立造船株式会社 コイン形電池およびその製造方法
US11133492B2 (en) * 2017-11-30 2021-09-28 International Business Machines Corporation Battery structure with stable voltage for neuromorphic computing
US10559463B2 (en) * 2017-11-30 2020-02-11 International Business Machines Corporation Multi-state device based on ion trapping
JP2020119889A (ja) * 2019-01-25 2020-08-06 株式会社リコー 蓄電システム及びその製造方法
CN110634959B (zh) * 2019-09-20 2021-01-08 山东大学 一种基于igzo肖特基二极管动态调控超材料的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005340479A (ja) * 2004-05-26 2005-12-08 Nippon Telegr & Teleph Corp <Ntt> 半導体装置及びその製造方法
CN101454788A (zh) * 2006-05-31 2009-06-10 株式会社半导体能源研究所 半导体器件以及具有这种半导体器件的ic标贴、ic标签和ic卡
JP2012227305A (ja) * 2011-04-19 2012-11-15 Hitachi Ltd 蓄電機能を有するコンデンサ一体型太陽電池

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57109183A (en) * 1980-12-26 1982-07-07 Hitachi Ltd Non-volatile memory
US5547775A (en) 1991-04-26 1996-08-20 Sony Corporation Circuit for preventing overcharge and overdischarge of secondary batteries
JPH04331425A (ja) 1991-04-26 1992-11-19 Sony Corp 過充電防止装置、過放電防止装置、過充電・過放電防止装置、プリント基板並びにバッテリーパック
JP3214107B2 (ja) * 1992-11-09 2001-10-02 富士電機株式会社 電池搭載集積回路装置
JP2001052751A (ja) * 1999-08-03 2001-02-23 Mitsubishi Chemicals Corp 固体状電解質二次電池ユニット
JP4575664B2 (ja) * 2001-09-25 2010-11-04 独立行政法人科学技術振興機構 固体電解質を用いた電気素子
US7750332B2 (en) * 2002-04-30 2010-07-06 Japan Science And Technology Agency Solid electrolyte switching device, FPGA using same, memory device, and method for manufacturing solid electrolyte switching device
JP3989389B2 (ja) 2003-03-14 2007-10-10 独立行政法人科学技術振興機構 固体薄膜二次電池を内蔵する半導体装置
WO2004090982A1 (ja) * 2003-04-04 2004-10-21 Matsushita Electric Industrial Co., Ltd. 電池搭載集積回路装置
CN100407440C (zh) * 2003-07-18 2008-07-30 日本电气株式会社 开关元件、驱动开关元件的方法、可重写的逻辑集成电路以及存储元件
US7423906B2 (en) * 2006-03-14 2008-09-09 Infineon Technologies Ag Integrated circuit having a memory cell
JP5192732B2 (ja) * 2006-05-31 2013-05-08 株式会社半導体エネルギー研究所 半導体装置及び当該半導体装置を具備するｉｃラベル、ｉｃタグ、ｉｃカード
JP2008103203A (ja) 2006-10-19 2008-05-01 Idemitsu Kosan Co Ltd 固体電解質及びそれを用いた全固体二次電池
JP4316604B2 (ja) 2006-12-08 2009-08-19 株式会社東芝 電源一体型半導体モジュールおよびその製造方法
JPWO2009063805A1 (ja) * 2007-11-13 2011-03-31 株式会社村田製作所 蓄電機能付き熱電発電装置
JP2009246085A (ja) * 2008-03-31 2009-10-22 Hitachi Ltd 半導体装置およびその製造方法
JP5550511B2 (ja) * 2010-09-29 2014-07-16 株式会社東芝 半導体装置の製造方法
CN107653490A (zh) * 2011-09-08 2018-02-02 株式会社田村制作所 晶体层叠结构体
JP2014033007A (ja) * 2012-08-01 2014-02-20 Toshiba Corp 半導体集積回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005340479A (ja) * 2004-05-26 2005-12-08 Nippon Telegr & Teleph Corp <Ntt> 半導体装置及びその製造方法
CN101454788A (zh) * 2006-05-31 2009-06-10 株式会社半导体能源研究所 半导体器件以及具有这种半导体器件的ic标贴、ic标签和ic卡
JP2012227305A (ja) * 2011-04-19 2012-11-15 Hitachi Ltd 蓄電機能を有するコンデンサ一体型太陽電池

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110462104A (zh) * 2017-04-10 2019-11-15 三井金属矿业株式会社 固体电解质集成器件、固体电解质集成器件的制造方法及固体电解质器件
CN110462104B (zh) * 2017-04-10 2021-08-13 三井金属矿业株式会社 固体电解质集成器件、固体电解质集成器件的制造方法及固体电解质器件
US11569528B2 (en) 2017-04-10 2023-01-31 Mitsui Mining & Smelting Co., Ltd. Solid electrolyte integrated device, method of manufacturing solid electrolyte integrated device, and solid electrolyte element
CN107478320A (zh) * 2017-08-23 2017-12-15 京东方科技集团股份有限公司 晶体管声传感元件及其制备方法、声传感器和便携设备
CN108493110A (zh) * 2018-04-29 2018-09-04 杭州电子科技大学 一种利用全固态电池实现增强型iii-v hemt器件的方法
CN108493110B (zh) * 2018-04-29 2021-01-29 杭州电子科技大学 一种利用全固态电池实现增强型iii-v hemt器件的方法
CN113661593A (zh) * 2019-03-29 2021-11-16 株式会社村田制作所 固体电池

Also Published As

Publication number Publication date
WO2014147709A1 (ja) 2014-09-25
US9666541B2 (en) 2017-05-30
US20160013140A1 (en) 2016-01-14
CN105103332B (zh) 2017-06-13
JP6213559B2 (ja) 2017-10-18
JPWO2014147709A1 (ja) 2017-02-16

Similar Documents

Publication Publication Date Title
CN105103332A (zh) 电子器件及其制造方法、以及网络系统
JP6158869B2 (ja) 蓄電装置
US10193110B2 (en) Electrochemical device, such as a microbattery or an electrochromic system, covered by an encapsulation layer comprising a barrier film and an adhesive film, and method for fabricating one such device
US7772800B2 (en) Energy system comprising an electrochemical energy source
US10559702B2 (en) Monolithically integrated thin-film device with a solar cell, an integrated battery, and a controller
US20080203972A1 (en) Charging systems and methods
US20100003544A1 (en) Electrochemical energy source, electronic device, and method manufacturing such an electrochemical energy source
JP2017004935A (ja) リチウム電池、リチウム電池を製造するための方法、集積回路、および集積回路を製造するための方法
KR102351994B1 (ko) 수평 복합 전기 공급 요소 그룹
WO2010035269A2 (en) Integrated solar powered device
US10991990B2 (en) Low profile sensor and electrochemical cell including same
WO2008032252A1 (en) Electrochemical energy source and electronic device provided with such an electrochemical energy source
KR20210092092A (ko) 태양광을 이용한 자가 충전 복합전지 및 그 제조 방법
CN206259436U (zh) 双极板复合电极、电池单元和电池包
CN108886162A (zh) 包括电极隔离框架的电化学电池
JP2010524164A (ja) 電気化学的エネルギー源、およびそのような電気化学的エネルギー源を有する電子装置
KR20200008440A (ko) 해수 전지 셀 및 복수의 해수 전지 셀을 포함하는 해수 배터리
KR101383448B1 (ko) 사용자 단말 전력공급용 다층 배터리 및 그 제조방법
CN115566330A (zh) 一种微型电池阵列和电子设备
KR20070078637A (ko) 2차 전지 일체형 태양전지
WO2008004180A2 (en) Electrochemical energy source, electronic module and electronic device provided with such an electrochemical energy source

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant