CN105100653B

CN105100653B - 感测装置

Info

Publication number: CN105100653B
Application number: CN201410195458.7A
Authority: CN
Inventors: 王佳祥
Original assignee: Himax Imaging Inc
Current assignee: Himax Imaging Inc
Priority date: 2014-05-09
Filing date: 2014-05-09
Publication date: 2018-05-01
Anticipated expiration: 2034-05-09
Also published as: CN105100653A

Abstract

一种感测装置，其包括多个像素群组以及一读出电路。这些像素群组配置在多个列以及多个行，以形成像素数组。这些像素群组中包括了第一像素群组以及第二像素群组，且第一像素群组以及第二像素群组配置在不同的两列以及相同的一行。读出电路耦接这些像素群组。当第一像素群组被触发去执行读出操作以产生第一感测信号时，第二像素群组被触发去执行耦合操作以产生参考信号。读出电路根据第一感测信号以及参考信号来执行减法操作，以产生对应第一像素群组的读出操作的第一读出数据。

Description

感测装置

技术领域

本发明是有关于一种感测装置，特别是有关于一种具有低电压源噪声的感测装置。

背景技术

一般而言，电压源噪声是在互补式金氧半(metal-oxide-semiconductor，CMOS)影像传感器中的一大问题。尤其是，当CMOS影像传感器操作在低光线环境时，电压源噪声可能会对感测质量有不佳的影响。目前已经提出多种方式来减少电压源噪声的影响力。在其中一种方式中，与使用了低通滤波器将噪声自电压源线中滤除。然而，当使用芯片上(on-chip)RC滤波器时，高频噪声较不易滤除。假使以芯片外(off-chip)RC滤波器来取代芯片上RC滤波器来用于CMOS影像传感器时，芯片外RC滤波器将会增加CMOS影像传感器的成本。在另一种方式中，使用了调整器来产生具有低噪声的纯净电压源。然而，高频噪声较也不易滤除。因此，电压源仍会包含一些高频噪声成分。

发明内容

因此，期望提供一种感测装置，期可产生具有低电压源噪声或不具有电压源噪声的读出信号，藉此提升感测质量。

本发明提供一种感测装置，其包括多个像素群组以及一读出电路。这些像素群组配置在多个列以及多个行，以形成像素数组。这些像素群组中包括了第一像素群组以及第二像素群组，且第一像素群组以及第二像素群组配置在不同的两列以及相同的一行。读出电路耦接这些像素群组。当第一像素群组被触发去执行读出操作以产生第一感测信号时，第二像素群组被触发去执行耦合操作以产生参考信号。读出电路根据第一感测信号以及参考信号来执行减法操作，以产生对应第一像素群组的读出操作的第一读出数据。

本发明另提供一种感测装置，其包括多个像素群组、多个位线群组、多个取样维持电路、多个多任务器电路、多个模拟数字转换器电路、以及一处理电路。这些像素群组配置在多个列以及多个行，以形成像素数组。每一位线群组耦接配置在相同的行上的多个像素群组，且一所述位线群组包括两个位线。每一取样维持电路透过对应的位线群组耦接配置在相同的行上的多个像素群组，且每一取样维持电路包括两个取样维持单元，分别耦接相同的位线群组中的两个位线。每一多任务器电路耦接上述多个取样维持电路中的一个。每一模拟数字转换器耦接上述多个多任务器电路中的一个。每一多任务器电路同时地将相同的取样维持电路中的两个取样维持单元耦接至相同的模拟数字转换器电路。处理电路耦接模拟数字转换器。对于在像素群组中配置在不同的两列以及相同的一行上的两个像素群组而言，处理电路根据在对应的位线群组中的两个位线的两个信号，来产生上述两个像素群组中的一个的读出数据。

附图说明

图1表示根据本发明一实施例的感测装置。

图2表示根据本发明另一实施例的感测装置。

图3是表示在图2的感测装置中主要信号的时序图。

图4表示根据本发明又一实施例的感测装置。

图5A与图5B表示根据本发明再一实施例的感测装置。

具体实施方式

为使本发明的上述目的、特征和优点能更明显易懂，下文特举一较佳实施例，并配合所附图式，作详细说明如下。

图1是表示根据本发明一实施例的感测装置。参阅图1，感测装置1包括像素数组10、像素驱动器11、以及读出电路12。如图1所示，具有多个像素群组100，其配置在多个列R1-Rm以及多个行C1-Cn。在此实施例中，m为偶数。这些像素群组100被施加电压源VDD。配置在同一行的多个像素群组100透过一位线群组BLG来耦接读出电路12。在此实施例中，位线群组BLG1-BLGn中的每一个包括两条位线BLA与BLB。在配置在同一行上的多个像素群组100中，一些像素群组100耦接对应位线群组BLG的位线BLA，而另一些像素群组100则耦接对应位线群组BLG的位线BLB。举例来说，在同一行中，配置在奇数列(例如列R1、R3、R5…)的像素群组100耦接位线BLA，而配置在偶数列(例如列R2、R4、R6…)的像素群组100耦接位线BLB。像素驱动器11是用来触发像素群组100来执行各自的操作，例如读出操作或耦合操作。举例来说，对于同一行而言，当像素驱动器11触发耦接位线BLA的一像素群组100以执行读出操作时，像素驱动器11则同时触发耦接位线BLB的一像素群组100以执行耦合操作。在一实施例中，执行耦合操作的像素群组100是配置在与执行读出操作的像素群组100所在的列(例如列R1)相邻的一列(例如列R2)。在另一实施例中，执行耦合操作的像素群组100是配置在与执行读出操作的像素群组100所在的列(例如列R1)相分离的一列(例如列R4或R6)。

在下文中，以配置在列R1以及行C1的像素群组100_1,1以及配置在列R2(相邻于列R2)以及行C1的像素群组100_2,1为例来进行说明。当像素驱动器11触发像素群组100_1,1去执行读出操作时，像素群组100_1,1根据在像素群组100_1,1中一特定感光二极管的光线侦测来产生一感测信号SS_1,1。在此同时，像素驱动器11触发像素群组100_2,1去执行耦合操作。像素群组100_2,1不会根据像素群组100_2,1内的任一感光二极管来产生任何的感测信号，然而，像素群组100_2,1此时是根据像素群组100_2,1内的一浮接点上的电压来产生参考信号RS_2,1。读出电路12透过位线群组BLG1的位线BLA接收来自像素群组100_1,1的感测信号SS_1,1，并透过位线群组BLG1的位线BLB接收来自像素群组100_2,1的参考信号RS_1,1。读出电路12接着根据感测信号SS_1,1以及参考信号RS_2,1来执行一减法操作，以产生对应像素群组100_1,1的读出操作的读出数据。此读出数据则表示由像素群组100_1,1中该特定感光二极管所侦测到的光量。

如上所述，感测信号SS_1,1是根据像素群组100_1,1中该特定感光二极管的光线侦测所产生。感测信号SS_1,1不仅包含了关于该特定感光二极管所侦测到的光量的成分，也包含了关于电压源VDD的电压源噪声的成分。此外，由于像素群组100_1,1在耦合操作期间没有根据一感光二极管的光线侦测来产生任何感测信号，因此所产生的参考信号RS_2,1仅包含关于电压源VDD的电压源噪声的成分。当读出电路12根据感测信号SS_1,1以及参考信号RS_2,1来执行减法操作时，在感测信号SS_1,1中关于电压源VDD的电压源噪声的成分则被在参考信号RS_2,1中关于电压源VDD的电压源噪声的成分所抵销，且感测信号SS_1,1的剩余成分为关于该特定感光二极管所侦测到的光量的成分。因此，根据减法操作结果所产生的读出数据不会包含任何的电压源噪声成分。读出数据可更精确地表示由像素群组100_1,1中该特定感光二极管所侦测到的光量。

同样地，为了获得对应耦接位线BLB的一像素群组的读出数据，像素驱动器11可触发耦接于位线BLB的像素群组100去执行读出操作，同时，像素驱动器11更触发耦接于同一行位线BLA的像素群组去执行耦合操作。在一实施例中，执行耦合操作的像素群组是配置在与执行读出操作的像素群组100所在的列(例如列R2)相邻的一列(例如列R1或R3)。在另一实施例中，执行耦合操作的像素群组是配置在与执行读出操作的像素群组100所在的列(例如列R2)相分离的一列(例如列R5或R7)。在此情况下的读出电路12的操作如同先前的实施例所述，因此在此省略相关叙述。

在下文中，将详细地说明像素群组100以及读出电路12的详细电路架构与操作。每一像素群组100包括至少一感光二极管。在图2的实施例中，每一像素群组100包括一感光二极管PD。每一像素群组100也包括传送开关20、重置开关21、以及输出晶体管22与23。在每一像素群组中，传送开关20耦接于感光二极管PD与浮接节点FN之间且由来自像素驱动器11的一触发信号所控制，而重置开关21耦接于电压源VDD与浮接节点FN之间且由来自像素驱动器11的一重置信号RST所控制。此外，在每一像素群组100中，输出晶体管22的栅极耦接浮接节点FN，且其基极耦接电压源VDD。在每一像素群组100中，输出晶体管23的栅极接收来自像素驱动器11的一启动信号，其基极耦接输出晶体管22的源极，且其源极耦接对应的位线BLA或BLB。须注意到，配置在相同列上的像素群组100接收相同的触发信号以及相同的启动信号。

读出电路21包括多个取样维持电路210、多个多任务器电路(MUX)211、多个模拟数字转换器电路(A/D)212、以及一处理电路213。每一取样维持电路210耦接一位线群组BLG且包括两个取样维持单元210A与210B。如图2所示，在一取样维持电路210中，取样维持单元210A耦接对应的位线群组BLG中的位线BLA以取样在该位线BLA上的信号，而取样维持单元210B耦接对应的位线群组BLG中的位线BLB以取样在该位线BLB上的信号。每一多任务器电路211耦接于一取样维持电路210与一模拟数字转换器电路212之间，以在不同时间将分别由对应的取样维持电路210中的取样维持单元210A与210B所取样的信号传送至同一数字模拟转换器电路212。

藉由参阅第2与3图，在像素群组100_1,1的读出操作伴随着像素群组100_2,1的耦合操作的例子中，像素群组100_1,1的传送开关20接收来自像素驱动器11的触发信号TGA，而像素群组100_2,1的传送开关20则接收来自像素驱动器11的触发信号TGB。像素群组100_1,1与100_2,1的输出晶体管23的栅极接收同样的启动信号AS。在像素群组100_1,1的读出期间RP_1,1，像素群组100_1,1与100_2,1的输出晶体管23由相同的启动信号AS所导通，像素群组100_1,1与100_2,1的重置开关21由重置信号RST所导通，以根据电压源VDD所提供的电压来重置其中的浮接节点FN的电压位准；接着，像素群组100_1,1的传送开关20由具有脉波PLSA的触发信号TGA所导通，以触发像素群组100_1,1执行读出操作。如此一来，根据像素群组100_1,1的感光二极管PD的光线侦测所产生的电荷将改变像素群组100_1,1的浮接节点FN的电压位准。像素群组100_1,1的输出晶体管22根据对应的浮接节点FN上经改变的电压位准来操作，以产生感测信号SS_1,1，此感测信号SS_1,1透过对应导通的输出晶体管23来提供置位线群组BLG1的位线BLA。

然而，在读出期间RP_1,1，触发信号TGB不具有任何的脉波，因此像素群组100_2,1的传送开关是处于关闭的，如此一来，像素群组100_2,1不会被触发来执行读出操作。由于像素群组100_2,1的重置开关21导通，导通的重置开关21将来自电压源VDD的电压耦合至对应的浮接节点FN，即是像素群组100_2,1的浮接节点FN上的电压位准根据提供自电压源VDD的电压来被重置。在此时，像素群组100_2,1的输出晶体管22根据浮接节点FN上经重置过的电压位准来操作，以产生参考信号RS_2,1，此参考信号RS_2,1透过对应导通的输出晶体管23来提供置位线群组BLG1的位线BLB。

对于耦接位线群组BLG1的取样维持电路210而言，取样维持单元210A透过位线BLA接收感测信号SS_1,1且对感测信号SS_1,1执行取样操作以产生取样感测信号SS’_1,1，而取样维持单元210B透过位线BLB接收参考信号RS_2,1且对参考信号RS_2,1执行取样操作以产生取样参考信号RS’_2,1。对应位线群组BLG1的多任务器电路211接收取样感测信号SS’_1,1以及取样参考信号RS’_2,1，且在不同时间将取样感测信号SS’_1,1以及取样参考信号RS’_2,1传送至相同的模拟数字转换器电路212。如图3所示，在读出期间RP_1,1的转换期间CP_1,1中，对应的模拟数字转换器电路21分别对来自取样维持电路212的取样感测信号SS’_1,1以及取样参考信号RS’_2,1执行模拟数字转换操作(analog-to-digital conversion operation)ADC，以产生感测数据SD_1,1以及参考数据RD_2,1。处理电路213接收感测数据SD_1,1以及参考数据RD_2,1，且对感测数据SD_1,1以及参考数据RD_2,1执行减法操作以产生读出数据DOUT_1,1。

如上所述，感测信号SS_1,1不仅包含了关于该特定感光二极管所侦测到的光量的成分，也包含了关于电压源VDD的电压源噪声的成分。参考信号RS_2,1仅包含关于电压源VDD的电压源噪声的成分。因此，感测数据信号SD_1,1也包含了所侦测到的光量的成分以及关于电压源VDD的电压源噪声的成分，而参考信数据RD_2,1仅包含关于电压源VDD的电压源噪声的成分。当处理电路213对感测数据SD_1,1以及参考数据RD_2,1来执行减法操作时，在感测数据SD_1,1中关于电压源VDD的电压源噪声的成分则被在参考数据RD_2,1中关于电压源VDD的电压源噪声的成分所抵销，且感测数据SD_1,1的剩余成分为关于在像素群组100_1,1中该特定感光二极管所侦测到的光量的成分。因此，根据减法操作结果所产生的读出数据DOUT_1,1不会包含任何的电压源噪声成分。换句话说，读出数据DOUT_1,1不受电压源VDD的电源噪声所影响。读出数据DOUT_1,1可更精确地表示由像素群组100_1,1中该特定感光二极管所侦测到的光量。

在此实施例中，取样维持电路210可以各种不同的电路架构来实现。在一实施例中，取样维持电路210可执行取样操作来完成相关二次取样(correlated doublesampling)。如图4所示，对于一取样维持电路210而言，取样维持单元210A与210B的每一个包括三个开关40-42以及两个电容器43与44。开关40与41是分别由控制信号S40与S41所控制。为了能清楚呈现图示，图4仅呈现像素群组100_1,1与100_2,1、对应的取样维持电路210、对应的多任务器电路211、对应的模拟数字转换器213、以及处理电路213。再次参阅图3，CDS表示相关二次取样操作。在相关二次取样的致能期间Pcds，控制信号S40与S41具有不同的脉波波形，即是，控制信号S40与S41具有不同的置能期间。透过控制信号S40与S41，每一取样维持单元执行相关二次取样，使得来自一位线的一信号(一感测信号或一参考信号)被取样以产生合为一组的两个次信号。每一多任务器电路211包括用于来自取样维持单元210A合为一组的两个次信号的开关45与46以及用于来自取样维持单元210B合为一组的两个次信号的开关47与48。同一组的次信号结合以形成一取样信号，例如一取样感测信号或一取样参考信号。在相同的多任务器电路211中，开关45与46同时导通以传送两次信号至对应的模拟数字转换器212，且开关47与48同时导通以传送两次信号至对应的模拟数字转换器212。

参阅图4，在耦接位线群组BLG1的取样维持电路210中，由取样维持单元210A执行关于感测信号SS_1,1的相关二次取样以产生两个次信号SSA_1,1与SSB_1,1，而由取样维持单元210B执行关于参考信号RS_2,1的相关二次取样以产生两个次信号RSA_2,1与RSB_2,1。对应位线BLA的多任务器电路211接收次信号SSA_1,1与SSB_1,1，且同时地透过导通的开关45与46将SSA_1,1与SSB_1,1传送至对应的模拟数字转换器212。此外，对应位线BLB的多任务器电路211接收次信号RSA_2,1与RSB_2,1，且同时地透过导通的开关47与48将次信号RSA_2,1与RSB_2,1传送至对应的模拟数字转换器212。在此实施例中，次信号SSA_1,1与SSB_1,1结合以形成取样感测信号SS’_1,1，而次信号RSA_2,1与RSB_2,1结合以形成参考信号RS’_2,1。需注意的是，取样感测信号SS’_1,1传送至模拟数字转换器212的时间不同于取样参考信号RS’_2,1传送至模拟数字转换器212的时间。换句话说，对于一位线群组BLG而言，对应位线BLA的多任务器电路211中的开关45与46导通时间不同于对应位线BLB的多任务器电路211中的开关47与48导通时间。

在上述实施例中，在每一像素群组100中仅具有一个感光二极管。然而，在其它实施例中，每一像素群组可包括至少两个感光二极管。如第5图所示，除了感光二极管PD以外，每一像素群组100也包括一感光二级PD50。为了能清楚显示，第5图仅呈现像素群组100_1,1与100_2,1。由于感光二极管PD50的配置，每一像素群组100更包括传送开关50，其耦接于感光二极管PD50与对应的浮接节点FN之间，且由来自像素驱动器11的另一触发信号TSA’或TSB’所控制。举例来说，当像素驱动器11触发像素群组100_1,1去执行读出操作时，用来控制触发群组100_1,1中传送开关20与50的触发信号TSA与TSA’的脉波在不同时间出现，换句话说，感光二极管PD与PD50是在不同时间作为该特定感光二极管。如图5A所示，当像素群组100_1,1的感光二极管PD作为该特定感光二极管时，传送开关20导通，且感测信号SS_1,1产生并提供至读出电路12以执行上述的取样维持操作、模拟数字转换操作、以及减法操作。如图5B所示，当像素群组100_1,1的感光二极管PD50作为该特定感光二极管时，传送开关50导通，且感测信号SS50_1,1产生并提供至读出电路12以执行上述的取样维持操作、模拟数字转换操作、以及减法操作。在触发信号TSA与TSA’的脉波出现的期间，于执行耦合操作的像素群组100_2,1中，用来控制像素群组100_2,1的传送开关20与50的触发信号TSB与TSB’都不具有任何的脉波，且因此传送开关20与50都关闭。此时，参考信号FS_2,1产生并提供至读出电路12以执行上述的取样维持操作、模拟数字转换操作、以及减法操作。

在上述实施例中，每一像素群组的感光二极管数量为一个或两个，仅为示范例。每一像素群组的感光二极管数量可依据系统需求而决定。

本发明虽以较佳实施例揭露如上，然其并非用以限定本发明的范围，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可做些许的更动与润饰，因此本发明的保护范围当视后附的申请专利范围所界定者为准。

【符号说明】

1～感测装置； 10～像素数组；

11～像素驱动器； 12～读出电路；

20～传送开关； 21～重置开关；

23、24～输出晶体管； 40…42～开关；

43、44～电容器； 45…48～开关；

50～传送开关；

100、100_1,1、100_2,1～像素群组；

210～取样维持电路； 210A、210B～取样维持单元；

211～多任务器电路(MUX)；

212～模拟数字转换器电路(A/D)；

213～处理电路； ADC～模拟数字转换操作；

AS～启动信号； BLA、BLB～位线；

BLG1…BLGn～位线组； C1…Cn～行；

CDS～相关二次取样操作； CP_1,1～转换期间；

DOUT_1,1～读出数据； FN～浮接节点；

R1…Rm～列； RD_2,1～参考数据；

RP_1,1～读出期间； RS_2,1～参考信号；

RS’_2,1～取样参考信号； RSA_2,1、RSB_2,1～次信号；

RST～重置信号； Pcds～致能期间；

PD、PD50～感光二极管； PLSA～脉波；

S40、S41～控制信号； SD_1,1～感测数据；

SS_1,1～感测信号； SS’_1,1～取样感测信号；

SS50_1,1、感测信号； SSA_1,1、SSB_1,1～次信号；

TSA、TSA’、TSB、TSB’～触发信号；

VDD～电压源。

Claims

1.一种感测装置，包括：

多个像素群组，配置在多个列以及多个行，以形成一像素数组，其中，所述多个像素群组包括一第一像素群组以及一第二像素群组，且所述第一像素群组以及所述第二像素群组配置在不同的所述多个列以及相同的所述行；以及

一读出电路，耦接所述多个像素群组；

其中，当所述第一像素群组被触发去执行一读出操作以产生一第一感测信号时，所述第二像素群组被触发去执行一耦合操作以产生一参考信号；其中，所述第二像素群组的重置开关由重置信号导通，导通的重置开关将来自电压源的电压耦合至对应的浮接点；所述第二像素群组根据所述第二像素群组内的浮接点上的电压来产生参考信号；其中所述参考信号仅包含关于电压源的电压源噪声的成分；以及

其中，所述读出电路根据所述第一感测信号以及所述参考信号来执行一减法操作，以产生对应所述第一像素群组的所述读出操作的一第一读出数据。

2.如权利要求1所述的感测装置，其中，所述读出电路包括：

一取样维持电路，耦接所述第一像素群组以及所述第二像素群组，对所述第一感测信号以及所述参考信号执行一取样操作以分别产生一第一取样感测信号以及一取样参考信号。

3.如权利要求2所述的感测装置，其中，所述取样维持电路执行所述取样操作以完成相关二次取样。

4.如权利要求2所述的感测装置，其中，所述读出电路更包括：

一模拟数字转换器电路；

一多任务器电路，耦接于所述取样维持电路与所述模拟数字转换器电路之间，于不同时间将所述第一取样感测信号以及所述取样参考信号由所述取样维持电路传送至所述模拟数字转换器电路；

其中，所述模拟数字转换器对所述第一取样感测信号以及所述取样参考信号执行一模拟数字转换操作，以分别产生一第一感测数据以及一参考数据；以及

其中，所述第一读出数据根据所述第一感测数据与所述参考数据之间的差而产生。

5.如权利要求4所述的感测装置，其中，所述读出电路更包括：

一处理电路，接收所述第一感测数据以及所述参考数据，且对所述第一感测数据以及所述参考数据来执行所述减法操作以产生所述第一读出数据。

6.如权利要求1所述的感测装置，更包括：

一像素驱动器，耦接所述多个像素群组；

其中，当所述像素驱动器触发所述第一像素群组去执行所述读出操作时，所述像素驱动器触发所述第二像素群组去执行所述耦合操作。

7.如权利要求1所述的感测装置，其中，所述第一像素群组配置所在的所述列相邻于所述第二像素群组配置所在的所述列。

8.如权利要求1所述的感测装置，其中，在所述多个像素群组中，至少两个所述列配置在所述第一像素群组配置所在的所述列与所述第二像素群组配置所在的所述列之间。

9.一种感测装置，包括：

多个像素群组，配置在多个列以及多个行，以形成一像素数组；

多个位线群组，每一所述位线群组耦接配置在相同的所述行上的所述多个像素群组，且每一所述位线群组包括两个位线；

多个取样维持电路，每一所述取样维持电路透过对应的所述位线群组耦接配置在相同的所述行上的所述多个像素群组，且每一所述取样维持电路包括两个取样维持单元，分别耦接相同的所述位线群组中的两个所述位线；

多个多任务器电路，每一所述多任务器电路耦接所述多个取样维持电路中的一个；

多个模拟数字转换器电路，每一所述模拟数字转换器耦接所述多个多任务器电路中的一个，且每一所述多任务器电路同时地将相同的所述取样维持电路中的两个所述取样维持单元耦接至相同的所述模拟数字转换器电路；以及

一处理电路，耦接所述多个模拟数字转换器；以及

一像素驱动器，耦接所述多个像素群组；其中，当所述像素驱动器触发所述两个像素群组中的一个去执行一读出操作，所述像素驱动器触发所述两个像素群组中的另一个去执行一耦合操作以产生一参考信号；

其中，所述另一个像素群组的重置开关由重置信号导通，导通的重置开关将来自电压源的电压耦合至对应的浮接点；所述另一个像素群组根据所述另一个像素群组内的浮接点上的电压来产生所述参考信号；其中所述参考信号仅包含关于电压源的电压源噪声的成分；

其中，对于在所述多个像素群组中配置在不同的所述多个列以及相同的所述行上的两个像素群组而言，所述处理电路根据在对应的所述位线群组中的两个所述位线的两个信号，来产生所述两个像素群组中的一个的一读出数据；

其中，所述模拟数字转换器电路分别对来自所述取样维持电路的取样感测信号以及取样参考信号执行模拟数字转换操作，以产生感测数据以及参考数据；所述处理电路接收所述感测数据以及参考数据，且对所述感测数据以及参考数据执行减法操作以产生所述读出数据。

10.如权利要求9所述的感测装置，其中，每一所述取样维持电路执行一相关二次取样操作。