CN105093815A - 器件设计尺寸的提取方法 - Google Patents
器件设计尺寸的提取方法 Download PDFInfo
- Publication number
- CN105093815A CN105093815A CN201410217449.3A CN201410217449A CN105093815A CN 105093815 A CN105093815 A CN 105093815A CN 201410217449 A CN201410217449 A CN 201410217449A CN 105093815 A CN105093815 A CN 105093815A
- Authority
- CN
- China
- Prior art keywords
- cdbar
- mask plate
- exposure
- sample wafer
- under
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明提供一种器件设计尺寸的提取方法，该方法包括将器件中的每层平面图形和CD？Bar放置在平面图形对应的掩膜版上；采用多种曝光条件，分别对每个掩膜版上的平面图形和CD？Bar进行曝光处理，使得每个掩膜版上的不同曝光条件下的平面图形和CD？Bar转移到掩膜版对应的样品晶片上；对于每个样品晶片，量取样品晶片上每个曝光条件下的CD？Bar的数值，并获取样品晶片上的最佳曝光条件；其中，最佳曝光条件下的CD？Bar的数值与CD？Bar的实际设计尺寸之差均小于除最佳曝光条件之外的其他曝光条件下的CD？Bar的数值与CD？Bar的实际设计尺寸之差；分别对每个样品晶片上最佳曝光条件下的平面图形进行测量，获取器件中每层平面图形的设计尺寸。
Description
技术领域
本发明涉及半导体芯片制造工艺技术，尤其涉及一种器件设计尺寸的提取方法。
背景技术
对于半导体芯片代工厂，在对器件进行失效分析时，需要参考该器件的实际设计尺寸，但是由于技术保密问题，代工厂一般很难获取该器件的实际设计尺寸，因此，目前代工厂主要采用的获取方式为：对器件进行切片，然后通过扫描式电子显微镜(ScanningElectronMicroscope；简称：SEM)量取切片后的该器件的设计尺寸。
但是，由于上述器件在生产过程中会经过多次光刻、刻蚀、和热工艺处理，因此，即使对器件进行切片后，通过SEM测量所获取的器件的设计尺寸还是会与该器件的实际设计尺寸存在较大误差。
发明内容
本发明提供一种器件设计尺寸的提取方法，用于实现精确获取器件的实际设计尺寸。
本发明的第一个方面是提供一种器件设计尺寸的提取方法，包括：
分别将器件中的每层平面图形和CDBar放置在所述平面图形对应的掩膜版上；
对于每个所述掩膜版，采用多种曝光条件，分别对所述掩膜版上的平面图形和CDBar进行曝光处理，使得所述掩膜版上的不同曝光条件下的平面图形和CDBar转移到所述掩膜版对应的样品晶片上；
对于每个所述样品晶片，量取所述样品晶片上每个曝光条件下的CDBar的数值，并分别将每个曝光条件下的CDBar的数值和CDBar的实际设计尺寸对比，获取所述样品晶片上的最佳曝光条件；其中，所述最佳曝光条件下的CDBar的数值与CDBar的实际设计尺寸之差均小于除最佳曝光条件之外的其他曝光条件下的CDBar的数值与CDBar的实际设计尺寸之差；
分别对每个样品晶片上所述最佳曝光条件下的平面图形进行测量，获取所述器件中每层平面图形的设计尺寸。
本发明的技术效果是：通过分别将器件中的每层平面图形和CDBar放置在所述平面图形对应的掩膜版上；对于每个掩膜版，采用多种曝光条件，分别对掩膜版上的平面图形和CDBar进行曝光处理，使得掩膜版上的不同曝光条件下的平面图形和CDBar转移到掩膜版对应的样品晶片上；对于每个样品晶片，量取样品晶片上每个曝光条件下的CDBar的数值，并分别将每个曝光条件下的CDBar的数值和CDBar的实际设计尺寸对比，获取样品晶片上的最佳曝光条件；其中，最佳曝光条件下的CDBar的数值与CDBar的实际设计尺寸之差均小于除最佳曝光条件之外的其他曝光条件下的CDBar的数值与CDBar的实际设计尺寸之差；分别对每个样品晶片上最佳曝光条件下的平面图形进行测量，获取器件中每层平面图形的设计尺寸，由于CDBar的数值的变化能够准确的反应器件中每层光刻平面图形相对器件中每层平面图形的实际设计尺寸的变化，因此，通过分析各种曝光条件下CDBar的数值所选择的每层平面图形对应的最佳的曝光条件，并对最佳曝光条件下的平面图形进行测量，能够准确获取该器件的实际设计尺寸，从而解决了现有技术中对器件进行切片后，通过SEM测量所获取的器件的设计尺寸会与该器件的实际设计尺寸存在较大误差的问题。
附图说明
图1为本发明器件设计尺寸的提取方法的一个实施例的流程图；
图2为本发明器件设计尺寸的提取方法的另一个实施例的流程图；
图3为在样品晶片上的每个区域上所形成的平面图形和CDBar的示意图；
图4为本发明器件设计尺寸的提取方法的又一个实施例的流程图。
具体实施方式
图1为本发明器件设计尺寸的提取方法的一个实施例的流程图，如图1所示，本实施例的方法包括：
步骤101、分别将器件中的每层平面图形和临界(关键)尺寸监控标记(CriticalDimensionBar；简称：CDBar)放置在所述平面图形对应的掩膜版上。
步骤102、对于每个掩膜版，采用多种曝光条件，分别对该掩膜版上的平面图形和CDBar进行曝光处理，使得该掩膜版上的不同曝光条件下的平面图形和CDBar转移到该掩膜版对应的样品晶片上。
步骤103、对于每个样品晶片，量取该样品晶片上每个曝光条件下的CDBar的数值，并分别将每个曝光条件下的CDBar的数值和CDBar的实际设计尺寸对比，获取该样品晶片上的最佳曝光条件；其中，该最佳曝光条件下的CDBar的数值与CDBar的实际设计尺寸之差均小于除最佳曝光条件之外的其他曝光条件下的CDBar的数值与CDBar的实际设计尺寸之差。
步骤104、分别对每个样品晶片上该最佳曝光条件下的平面图形进行测量，获取该器件中每层平面图形的设计尺寸。
在本实施例中，举例来说，将器件分成6层平面图形，对于每层平面图形，获取其设计尺寸的处理方式相类似，此处仅以第1层平面图形为例，详细介绍本实施例的技术方案：在该第1层平面图形对应的第1掩膜版上，放置第1层平面图形和CDBar；然后采用多种曝光条件，对该第1掩膜版上的平面图形和CDBar进行曝光处理，使得该第1掩膜版上的不同曝光条件下的第1层平面图形和CDBar转移到该第1掩膜版对应的第1样品晶片上。量取该第1样品晶片上每个曝光条件下的CDBar的数值，并分别将每个曝光条件下的CDBar的数值和CDBar的实际设计尺寸对比，获取该第1样品晶片上的最佳曝光条件，然后，在该第1样品晶片上，对其最佳曝光条件下的第1层平面图形进行测量，从而获取该第1层平面图形的设计尺寸。
在本实施例中，通过分别将器件中每层平面图形和CDBar放置在平面图形对应的掩膜版上；对于每个掩膜版，采用多种曝光条件，分别对掩膜版上的平面图形和CDBar进行曝光处理，使得掩膜版上的不同曝光条件下的平面图形和CDBar转移到掩膜版对应的样品晶片上；对于每个样品晶片，量取样品晶片上每个曝光条件下的CDBar的数值，并分别将每个曝光条件下的CDBar的数值和CDBar的实际设计尺寸对比，获取样品晶片上的最佳曝光条件；其中，最佳曝光条件下的CDBar的数值与CDBar的实际设计尺寸之差均小于除最佳曝光条件之外的其他曝光条件下的CDBar的数值与CDBar的实际设计尺寸之差；分别对每个样品晶片上最佳曝光条件下的平面图形进行测量，获取器件中每层平面图形的设计尺寸，由于CDBar的数值的变化能够准确的反应器件中每层光刻平面图形相对器件中每层平面图形的实际设计尺寸的变化，因此，通过分析各种曝光条件下CDBar的数值所选择的每层平面图形对应的最佳的曝光条件，并对最佳曝光条件下的平面图形进行测量，能够准确获取该器件的实际设计尺寸，从而解决了现有技术中对器件进行切片后，通过SEM测量所获取的器件的设计尺寸会与该器件的实际设计尺寸存在较大误差的问题。
图2为本发明器件设计尺寸的提取方法的另一个实施例的流程图，在上述图1所示实施例的基础上，如图2所示，步骤101的一种具体实现方式为：
步骤201、分别将该器件中每层平面图形和CDBar进行刻蚀处理，以在平面图形对应的掩膜版上形成该平面图形和CDBar。
可选地，步骤102的一种具体实现方式为：
步骤202、对于每个掩膜版，采用多种焦距/能量拉偏矩阵(FocusEnergyMatrix；简称：FEM)实验条件，分别对该掩膜版上的平面图形和CDBar进行曝光处理，使得该掩膜版上的不同曝光条件下平面图形和CDBar转移到该掩膜版对应的样品晶片上与该曝光条件对应的区域上。
在本实施例中，在样品晶片上，划分出不多的区域，一个区域对应一个FEM实验条件，即在一个区域上形成对应的FEM实验条件下的平面图形和CDBar。另外，举例来说，图3为在样品晶片上的每个区域上所形成的平面图形和CDBar的示意图，如图3所示，分别用C1至C8表示区域，每个区域上放置4个平面图形和2个CDBar；其中，每个CDBar对应两个平面图形。
另外，举例来说，表一为不同区域对应的FEM实验条件。
表一
| 区域 | 能量 | 焦距 |
| C1 | XXXX | XXXX |
| C2 | XXXX | XXXX |
| C3 | XXXX | XXXX |
| C4 | XXXX | XXXX |
| C5 | XXXX | XXXX |
| C6 | XXXX | XXXX |
| C7 | XXXX | XXXX |
| C8 | XXXX | XXXX |
其中，如表一所示，C1至C8表示样品晶片上的区域，其中，每个区域对应的FEM实验条件不同，即对应的焦距和能量不同。
另外，可选地，在每个该区域上，每个CDBar对应一个或者两个平面图形，以用于监控该一个或者两个平面图形的CD变化。
可选地，该样品晶片为表面无图形的样品晶片，且该样品晶片的正面涂覆预设厚度的光刻胶。
可选地，该预设厚度大于或等于6000埃，且小于或等于1000埃。
图4为本发明器件设计尺寸的提取方法的又一个实施例的流程图，在上述图2所示实施例的基础上，如图4所示，该方法还可以包括：
步骤105、根据该器件中每层平面图形的设计尺寸，对该器件进行失效分析处理。
在本实施例中，由于能够精确获取器件的实际设计尺寸，因此有效地提高了对器件进行失效分析的精确性。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (7)
1.一种器件设计尺寸的提取方法，其特征在于，包括：
分别将器件中的每层平面图形和CDBar放置在所述平面图形对应的掩膜版上；
对于每个所述掩膜版，采用多种曝光条件，分别对所述掩膜版上的平面图形和CDBar进行曝光处理，使得所述掩膜版上的不同曝光条件下的平面图形和CDBar转移到所述掩膜版对应的样品晶片上；
对于每个所述样品晶片，量取所述样品晶片上每个曝光条件下的CDBar的数值，并分别将每个曝光条件下的CDBar的数值和CDBar的实际设计尺寸对比，获取所述样品晶片上的最佳曝光条件；其中，所述最佳曝光条件下的CDBar的数值与CDBar的实际设计尺寸之差均小于除最佳曝光条件之外的其他曝光条件下的CDBar的数值与CDBar的实际设计尺寸之差；
分别对每个样品晶片上所述最佳曝光条件下的平面图形进行测量，获取所述器件中每层平面图形的设计尺寸。
2.根据权利要求1所述的方法，其特征在于，所述对于每个所述掩膜版，采用多种曝光条件，分别对所述掩膜版上的平面图形和CDBar进行曝光处理，使得所述掩膜版上的不同曝光条件下的平面图形和CDBar转移到所述掩膜版对应的样品晶片上，包括：
对于每个所述掩膜版，采用多种焦距/能量拉偏矩阵FEM实验条件，分别对所述掩膜版上的平面图形和CDBar进行曝光处理，使得所述掩膜版上的不同曝光条件下平面图形和CDBar转移到所述掩膜版对应的样品晶片上与所述曝光条件对应的区域上。
3.根据权利要求1或2所述的方法，其特征在于，所述分别将器件中的每层平面图形和CDBar放置在所述平面图形对应的掩膜版上，具体包括：
分别将所述器件中每层平面图形和CDBar进行刻蚀处理，以在平面图形对应的掩膜版上形成所述平面图形和CDBar。
4.根据权利要求1所述的方法，其特征在于，所述样品晶片为表面无图形的样品晶片，且所述样品晶片的正面涂覆预设厚度的光刻胶。
5.根据权利要求2所述的方法，其特征在于，在每个所述区域上，每个CDBar对应一个或者两个平面图形，以用于监控所述一个或者两个平面图形的CD变化。
6.根据权利要求1所述的方法，其特征在于，还包括：
根据所述器件中每层平面图形的设计尺寸，对所述器件进行失效分析处理。
7.根据权利要求1所述的方法，其特征在于，包括：所述预设厚度大于或等于6000埃，且小于或等于1000埃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410217449.3A CN105093815B (zh) | 2014-05-21 | 2014-05-21 | 器件设计尺寸的提取方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410217449.3A CN105093815B (zh) | 2014-05-21 | 2014-05-21 | 器件设计尺寸的提取方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105093815A true CN105093815A (zh) | 2015-11-25 |
| CN105093815B CN105093815B (zh) | 2019-10-15 |
Family
ID=54574563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410217449.3A Active CN105093815B (zh) | 2014-05-21 | 2014-05-21 | 器件设计尺寸的提取方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105093815B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111542916A (zh) * | 2018-01-05 | 2020-08-14 | 科磊股份有限公司 | 使用设计补偿扫描电子显微镜束的失真引起的计量误差 |
| CN114326313A (zh) * | 2020-09-29 | 2022-04-12 | 长鑫存储技术有限公司 | 同时监测多种照明条件的方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020182521A1 (en) * | 2001-03-29 | 2002-12-05 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor device |
| CN101727012A (zh) * | 2008-10-28 | 2010-06-09 | 上海华虹Nec电子有限公司 | 探测当前层曝光步进精度的方法 |
| CN102043344A (zh) * | 2009-10-15 | 2011-05-04 | 联华电子股份有限公司 | 曝光机台的监测方法 |
| CN102279516A (zh) * | 2010-06-10 | 2011-12-14 | 上海华虹Nec电子有限公司 | 校准标准片的制备方法及用该标准片进行校准的方法 |
| CN103744214A (zh) * | 2013-12-31 | 2014-04-23 | 深圳市华星光电技术有限公司 | 一种液晶显示器的玻璃基板的曝光方法 |
-
2014
- 2014-05-21 CN CN201410217449.3A patent/CN105093815B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020182521A1 (en) * | 2001-03-29 | 2002-12-05 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor device |
| CN101727012A (zh) * | 2008-10-28 | 2010-06-09 | 上海华虹Nec电子有限公司 | 探测当前层曝光步进精度的方法 |
| CN102043344A (zh) * | 2009-10-15 | 2011-05-04 | 联华电子股份有限公司 | 曝光机台的监测方法 |
| CN102279516A (zh) * | 2010-06-10 | 2011-12-14 | 上海华虹Nec电子有限公司 | 校准标准片的制备方法及用该标准片进行校准的方法 |
| CN103744214A (zh) * | 2013-12-31 | 2014-04-23 | 深圳市华星光电技术有限公司 | 一种液晶显示器的玻璃基板的曝光方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111542916A (zh) * | 2018-01-05 | 2020-08-14 | 科磊股份有限公司 | 使用设计补偿扫描电子显微镜束的失真引起的计量误差 |
| CN111542916B (zh) * | 2018-01-05 | 2021-06-18 | 科磊股份有限公司 | 使用设计补偿扫描电子显微镜束的失真引起的计量误差 |
| CN114326313A (zh) * | 2020-09-29 | 2022-04-12 | 长鑫存储技术有限公司 | 同时监测多种照明条件的方法 |
| CN114326313B (zh) * | 2020-09-29 | 2024-01-23 | 长鑫存储技术有限公司 | 同时监测多种照明条件的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105093815B (zh) | 2019-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102046192B1 (ko) | 신규 웨이퍼 지오메트리 메트릭을 이용한 오버레이 및 반도체 처리 제어 | |
| US9779202B2 (en) | Process-induced asymmetry detection, quantification, and control using patterned wafer geometry measurements | |
| US9513565B2 (en) | Using wafer geometry to improve scanner correction effectiveness for overlay control | |
| CN103311146B (zh) | 缺陷检查方法 | |
| US9589086B2 (en) | Method for measuring and analyzing surface structure of chip or wafer | |
| TWI621025B (zh) | 匹配記錄的方法、維護排程的方法、及設備 | |
| CN102436149A (zh) | 确定光刻工艺窗口的方法 | |
| KR102596144B1 (ko) | 프로세스 제어를 위한 인-다이 계측 방법 및 시스템 | |
| CN105093815A (zh) | 器件设计尺寸的提取方法 | |
| CN105304514A (zh) | 一种半导体深孔刻蚀后的工艺监控方法 | |
| US9711420B1 (en) | Inline focus monitoring | |
| US9530200B2 (en) | Method and system for inspection of a patterned structure | |
| CN117197617B (zh) | 一种重复缺陷的缺陷分类方法及系统 | |
| US10079185B1 (en) | Semiconductor pattern for monitoring overlay and critical dimension at post-etching stage and metrology method of the same | |
| CN107045259B (zh) | 包含有监测图形的掩膜版以及监测方法 | |
| CN102749815B (zh) | 套刻精度的检测方法 | |
| TWI764562B (zh) | 多步驟製程檢測方法 | |
| CN112180690B (zh) | 提升器件关键尺寸面内均一性的方法 | |
| CN108693714A (zh) | Opc数据收集方法及opc数据收集装置 | |
| US20140209567A1 (en) | Template, manufacturing method of the template, and strain measuring method in the template | |
| JP2009302246A (ja) | 半導体装置の選別方法 | |
| CN103855047A (zh) | 深沟槽产品的物理分析结构及方法 | |
| CN113534612B (zh) | 一种检测蚀刻用高精度引线框架材料平整度的快速方法 | |
| CN111507061B (zh) | 缺陷图形特征参数的分析方法 | |
| CN108091560B (zh) | 优化不同透光率下浅槽隔离刻蚀形貌的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220719 Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. Address before: 100871, Beijing, Haidian District, Cheng Fu Road, No. 298, Zhongguancun Fangzheng building, 9 floor Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd. Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. |