CN108091560B - 优化不同透光率下浅槽隔离刻蚀形貌的方法 - Google Patents

优化不同透光率下浅槽隔离刻蚀形貌的方法 Download PDF

Info

Publication number
CN108091560B
CN108091560B CN201711281769.5A CN201711281769A CN108091560B CN 108091560 B CN108091560 B CN 108091560B CN 201711281769 A CN201711281769 A CN 201711281769A CN 108091560 B CN108091560 B CN 108091560B
Authority
CN
China
Prior art keywords
etching
different
shallow trench
waist
light transmittance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711281769.5A
Other languages
English (en)
Other versions
CN108091560A (zh
Inventor
许进
唐在峰
任昱
朱骏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201711281769.5A priority Critical patent/CN108091560B/zh
Publication of CN108091560A publication Critical patent/CN108091560A/zh
Application granted granted Critical
Publication of CN108091560B publication Critical patent/CN108091560B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Length Measuring Devices By Optical Means (AREA)

Abstract

本发明公开了一种优化不同透光率下浅槽隔离刻蚀形貌的方法，包括如下步骤：进行工艺前，建立不同透光率与浅沟槽腰部形貌之间的关系模型，并定义不同刻蚀菜单的透光率区间；进行浅槽隔离刻蚀工艺时，利用光学线宽测量仪实时检测腰部形貌，并根据腰部形貌、不同透光率与浅沟槽腰部形貌之间的关系模型、不同刻蚀菜单的透光率区间，调整刻蚀菜单，精确控制浅槽隔离的整体形貌。本发明通过利用光学线宽测量仪检测量化不同透光率下浅沟槽刻蚀的不同形貌，特别是腰部形貌，调整浅沟槽隔离刻蚀气体的配比，解决了目前只能根据切片监控刻蚀后形貌带来的精确度低，周期长的缺点。

Description

优化不同透光率下浅槽隔离刻蚀形貌的方法
技术领域
本发明涉及半导体集成电路制造技术，具体属于一种优化不同透光率下浅槽隔离刻蚀形貌的方法。
背景技术
随着半导体器件尺寸的减小，尤其是在65nm及以下的工艺技术中，为提高电路性能，获得更高的器件密度，使用和发展了浅槽隔离技术，而浅槽隔离的形貌对器件的电性影响越来越敏感，甚至可能会产生超规格的突变，并且沟槽的形貌对产品的良率或最终的稳定性也有巨大影响，当浅沟槽形貌在某极限区间变化时，会导致良率的急剧下降甚至到零，导致产品报废，如图1所示。
在浅沟槽隔离工艺技术日趋成熟的今天，仍然存在着以下一些问题：
1）在产品开发初期，通常在固定的某一光罩下进行刻蚀菜单开发，即刻蚀菜单仅适用于该光罩对应的透光率相应区间；
2）在量产阶段，一般会出现多个产品、多个透光率的情况，这时套用同一刻蚀菜单就存在形貌变异的情况，这种变异虽然可以通过切片检测到，但是在线线宽、膜厚等却无法通过常规量测手段检测，而且切片检测还存在周期长、精确度低等缺点，无法及时有效地发现问题；
以往扫描电子显微镜是应用电子束在样品表面扫描激发二次电子成像的电子显微镜，存在只能量测线宽、无法测量浅沟槽形貌的弊端，因而无法准确反馈浅沟槽形貌的实际信息。
发明内容
本发明要解决的技术问题是提供一种优化不同透光率下浅槽隔离刻蚀形貌的方法，可以克服现有技术中根据切片监控刻蚀形貌精确度低、周期长的缺点。
为解决上述技术问题，本发明提供的优化不同透光率下浅槽隔离刻蚀形貌的方法，其中利用光学线宽测量仪检测量化不同透光率下浅槽隔离的刻蚀形貌。
较佳的，利用光学线宽测量仪检测量化不同透光率下浅槽隔离的腰部刻蚀形貌。
进一步的，利用光学线宽测量仪检测量化不同透光率、不同刻蚀菜单的条件下浅槽隔离的腰部形貌。
其中，优化方法具体包括如下步骤：
步骤S1，进行工艺前，建立不同透光率与浅沟槽腰部形貌之间的关系模型，并定义不同刻蚀菜单的透光率区间；
步骤S11，在M组不同透光率的光罩及N组不同刻蚀菜单的组合下各曝光一片晶圆；
步骤S12，对不同透光率下的晶圆采用每组刻蚀菜单进行刻蚀；
步骤S13，对不同透光率下、不同刻蚀菜单的M*N片晶圆，运用光学线宽测量仪，精确量测浅沟槽腰部形貌参数；
步骤S14，建立不同透光率x和浅沟槽腰部形貌参数y之间的关系模型y=0.0031x2-0.6059+83.498；
步骤S15，根据步骤S14中建立的关系模型，定义不同刻蚀菜单的透光率区间；
步骤S2，进行浅槽隔离刻蚀工艺时，利用光学线宽测量仪实时检测腰部形貌，并根据腰部形貌和步骤S14得到的关系模型、步骤S15定义的透光率区间，调整刻蚀菜单，精确控制浅槽隔离的整体形貌。
在上述方法中，所述浅沟槽腰部形貌参数包括沟槽顶部关键线宽CDT、沟槽腰部的关键线宽或沟槽腰部凹陷DentSi、沟槽深度HETCH、沟槽角度ABOT、氮化硅硬掩膜膜厚HSIN。
其中，所述不同刻蚀菜单是刻蚀气体的配比不同。
本发明通过利用光学线宽测量仪检测量化不同透光率下浅沟槽刻蚀的不同形貌，特别是腰部形貌，调整浅沟槽隔离刻蚀气体的配比，从而精确控制浅沟槽隔离的整体形貌和性能，解决了目前只能根据切片监控刻蚀后形貌带来的精确度低，周期长的缺点，真正实现了实时监控和实时调整，大大提高了浅槽隔离的开发效率和产品的良率。
附图说明
图1为浅沟槽不同形貌所对应的器件良率变化示意图；
图2为本发明引入的光学线宽测量仪的工作原理示意图；
图3为利用光学线宽测量仪量测浅沟槽腰部形貌的示意图；
图4为浅沟槽腰部形貌与透光率的关系示意图；
图5为不同气体配比（不同刻蚀菜单）下，浅沟槽腰部形貌与透光率关系图；
图6为本发明的流程图。
具体实施方式
下面结合附图与具体实施方式对本发明作进一步详细的说明。需要说明的是，本发明可以在下述实施例的基础上有各种变化，这些变化不脱离本发明的范围，其中的说明及图示仅用于说明，并非用以限制本发明。
本发明提供的优化不同透光率下浅槽隔离刻蚀形貌的方法，其中利用光学线宽测量仪（Optical Critical Dimension，简称OCD）检测量化不同透光率下浅槽隔离的刻蚀形貌，主要包括沟槽顶部关键线宽CDT、沟槽腰部的关键线宽或沟槽腰部凹陷DentSi、沟槽深度HETCH、沟槽角度ABOT、氮化硅硬掩膜膜厚HSIN，从而调整浅沟槽隔离刻蚀气体配比，精确控制浅沟槽隔离的整体形貌和性能。
图2所示为光学线宽测量仪的工作原理示意图，如图所示，光学线宽测量仪是通过分析吸收得到的从样品表面反射回来的光谱曲线所含的信息来达到测量目的的。由于光学的特殊性质，光学线宽测量仪不仅可以测量样品的线宽，而且对测量膜厚和形貌等有十分强大的功能。
特别的是，利用光学线宽测量仪检测量化不同透光率下浅槽隔离的腰部（Dent）刻蚀形貌，如图3所示。
更进一步的，利用光学线宽测量仪检测量化不同透光率、不同刻蚀菜单（即不同气体配比）的条件下浅槽隔离的腰部形貌。
如图6所示，本发明的优化方法具体包括如下步骤：
步骤S1，进行工艺前，建立不同透光率与浅沟槽腰部形貌之间的关系模型，并定义不同刻蚀菜单的透光率区间；
步骤S11，在M组不同透光率的光罩及N组不同刻蚀菜单的组合下各曝光一片晶圆；
步骤S12，对不同透光率下的晶圆采用每组刻蚀菜单进行刻蚀；
步骤S13，对不同透光率下、不同刻蚀菜单的M*N片晶圆，运用光学线宽测量仪，精确量测浅沟槽腰部形貌参数；
步骤S14，建立不同透光率x和浅沟槽腰部形貌参数y之间的关系模型y=0.0031x2-0.6059x+83.498，如图4所示；
步骤S15，根据步骤S14中建立的关系模型，定义不同刻蚀菜单的透光率区间，如图5所示；
步骤S2，进行浅槽隔离刻蚀工艺时，利用光学线宽测量仪实时检测腰部形貌，并根据腰部形貌和步骤S14得到的关系模型、步骤S15定义的透光率区间，调整刻蚀菜单，精确控制浅槽隔离的整体形貌。
在上述方法中，所述浅沟槽腰部形貌参数包括沟槽顶部关键线宽CDT、沟槽腰部的关键线宽或沟槽腰部凹陷DentSi、沟槽深度HETCH、沟槽角度ABOT、氮化硅硬掩膜膜厚HSIN。
本发明通过利用光学线宽测量仪检测量化不同透光率下浅沟槽刻蚀的不同形貌，特别是腰部形貌，调整浅沟槽隔离刻蚀气体的配比，从而精确控制浅沟槽隔离的整体形貌和性能，解决了目前只能根据切片监控刻蚀后形貌带来的精确度低，周期长的缺点，真正实现了实时监控和实时调整，大大提高了浅槽隔离的开发效率和产品的良率。
以上通过具体实施例对本发明进行了详细的说明，该实施例仅仅是本发明的较佳实施例，本发明并不局限于上述实施方式。在不脱离本发明原理的情况下，本领域的技术人员做出的等效置换和改进，均应视为在本发明所保护的技术范畴内。

Claims (2)

1.一种优化不同透光率下浅槽隔离刻蚀形貌的方法，其特征在于，利用光学线宽测量仪检测量化不同透光率下浅槽隔离的刻蚀形貌，其中检测量化不同透光率、不同刻蚀菜单的条件下浅槽隔离的腰部刻蚀形貌，所述不同刻蚀菜单是刻蚀气体的配比不同，包括如下步骤：
步骤S1，进行工艺前，建立不同透光率与浅沟槽腰部形貌之间的关系模型，并定义不同刻蚀菜单的透光率区间；具体包括：
步骤S11，在M组不同透光率的光罩及N组不同刻蚀菜单的组合下各曝光一片晶圆；
步骤S12，对不同透光率下的晶圆采用每组刻蚀菜单进行刻蚀；
步骤S13，对不同透光率下、不同刻蚀菜单的M*N片晶圆，运用光学线宽测量仪，精确量测浅沟槽腰部形貌参数；
步骤S14，建立不同透光率x和浅沟槽腰部形貌参数y之间的关系模型y=0.0031x2-0.6059x+83.498；
步骤S15，根据步骤S14中建立的关系模型，定义不同刻蚀菜单的透光率区间；
步骤S2，进行浅槽隔离刻蚀工艺时，利用光学线宽测量仪实时检测腰部形貌，并根据腰部形貌和步骤S14得到的关系模型、步骤S15定义的透光率区间，调整刻蚀菜单的刻蚀气体的配比，精确控制浅槽隔离的整体形貌。
2.根据权利要求1所述的优化不同透光率下浅槽隔离刻蚀形貌的方法，其特征在于，所述浅沟槽腰部形貌参数包括沟槽顶部关键线宽CDT、沟槽腰部的关键线宽或沟槽腰部凹陷DentSi、沟槽深度HETCH、沟槽角度ABOT、氮化硅硬掩膜膜厚HSIN。
CN201711281769.5A 2017-12-07 2017-12-07 优化不同透光率下浅槽隔离刻蚀形貌的方法 Active CN108091560B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711281769.5A CN108091560B (zh) 2017-12-07 2017-12-07 优化不同透光率下浅槽隔离刻蚀形貌的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711281769.5A CN108091560B (zh) 2017-12-07 2017-12-07 优化不同透光率下浅槽隔离刻蚀形貌的方法

Publications (2)

Publication Number Publication Date
CN108091560A CN108091560A (zh) 2018-05-29
CN108091560B true CN108091560B (zh) 2020-04-10

Family

ID=62174278

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711281769.5A Active CN108091560B (zh) 2017-12-07 2017-12-07 优化不同透光率下浅槽隔离刻蚀形貌的方法

Country Status (1)

Country Link
CN (1) CN108091560B (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6458495B1 (en) * 2000-06-30 2002-10-01 Intel Corporation Transmission and phase balance for phase-shifting mask
US6808942B1 (en) * 2003-05-23 2004-10-26 Texas Instruments Incorporated Method for controlling a critical dimension (CD) in an etch process
CN101281867A (zh) * 2007-04-06 2008-10-08 中芯国际集成电路制造(上海)有限公司 控制蚀刻偏差的系统及方法
CN100576459C (zh) * 2007-06-18 2009-12-30 中芯国际集成电路制造(上海)有限公司 确定沟槽刻蚀时间的方法和浅沟槽隔离的制造方法
CN102983096B (zh) * 2012-11-29 2015-01-28 上海华力微电子有限公司 优化浅槽隔离刻蚀工艺的方法
CN103871954B (zh) * 2014-03-20 2017-07-07 上海华力微电子有限公司 一种优化浅槽隔离刻蚀线宽的方法
CN104332460B (zh) * 2014-10-21 2018-01-23 杭州士兰集成电路有限公司 沟槽形貌监控方法以及沟槽形貌监控结构制作方法
CN104900510B (zh) * 2015-06-29 2018-01-26 上海华力微电子有限公司 刻蚀映射关系模型和控制浅槽隔离刻蚀关键尺寸的方法
CN108010869B (zh) * 2017-11-21 2020-09-29 上海华力微电子有限公司 一种精确控制浅沟槽隔离的整体形貌和性能的方法

Also Published As

Publication number Publication date
CN108091560A (zh) 2018-05-29

Similar Documents

Publication Publication Date Title
US6368884B1 (en) Die-based in-fab process monitoring and analysis system for semiconductor processing
KR102317060B1 (ko) 패턴화된 웨이퍼 특성화를 위한 방법 및 장치
TWI604545B (zh) 使用晶圓尺寸幾何工具之晶圓高階形狀特徵化及晶圓分類之系統，方法及度量
TWI685906B (zh) 用於半導體製程控制之圖案化晶圓幾何量測之方法及系統
TW201818146A (zh) 判定用於微影製程之參數之量測的一組最佳化量測位置之方法、用於實施該方法的度量衡系統及電腦程式產品
TW200633107A (en) Integrated metrology chamber for transparent substrates
US7879516B2 (en) Manufacturing method of semiconductor integrated circuit device
JP2006287232A (ja) Ｃｄを動態制御する整合式光学計測およびリソグラフィ工程のシステム
US7733502B2 (en) Roughness evaluation method and system
CN104900510A (zh) 刻蚀映射关系模型和控制浅槽隔离刻蚀关键尺寸的方法
CN109637945B (zh) 半导体器件sti形貌的监控方法、其应用方法及改善tcr结构的方法
CN114355732B (zh) 一种套刻误差补偿精度的测量方法
CN102436149A (zh) 确定光刻工艺窗口的方法
CN108010869B (zh) 一种精确控制浅沟槽隔离的整体形貌和性能的方法
CN108091560B (zh) 优化不同透光率下浅槽隔离刻蚀形貌的方法
CN107403723A (zh) 一种改善刻蚀关键尺寸稳定性的方法
US11307151B2 (en) Method for detecting wafer backside defect
TWI758592B (zh) 度量衡方法及相關聯裝置
CN104882393B (zh) 光刻抗反射层的离线监控方法
CN102402126B (zh) 一种用于检测光刻过程中照明条件的结构及其检测方法
TWI669516B (zh) 用於控制製造設備之方法及其相關設備
CN107437514B (zh) 一种针对产品量测区域缺陷监控的方法
US7200459B1 (en) Method for determining optimal photolithography overlay targets based on process performance and yield in microelectronic fabrication
CN104617019B (zh) 一种GaAs衬底MHEMT栅凹槽腐蚀监控方法
Hodges et al. Improved gate process control at the 130-nm node using spectroscopic-ellipsometry-based profile metrology

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant