CN105074825B - 基于集成电容器的配电 - Google Patents

基于集成电容器的配电 Download PDF

Info

Publication number
CN105074825B
CN105074825B CN201380073104.9A CN201380073104A CN105074825B CN 105074825 B CN105074825 B CN 105074825B CN 201380073104 A CN201380073104 A CN 201380073104A CN 105074825 B CN105074825 B CN 105074825B
Authority
CN
China
Prior art keywords
capacitor
pole plate
power supply
switch element
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201380073104.9A
Other languages
English (en)
Other versions
CN105074825A (zh
Inventor
S·马尼帕特鲁尼
D·E·尼科诺夫
I·A·扬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN105074825A publication Critical patent/CN105074825A/zh
Application granted granted Critical
Publication of CN105074825B publication Critical patent/CN105074825B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1697—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

实施例使用分布式电容器来向超低电压的基于非CMOS的器件提供电力(具有低电压、高电流和高电流密度)，所述分布式电容器集成在与所述非CMOS器件相同的芯片上。例如，实施例提供了自旋逻辑门，所述自旋逻辑门与电容器的电介质材料以及第一极板和第二极板相邻。所述电容器使用降压开关模式电源向所述自旋逻辑门释放低电压/高电流，所述降压开关模式电源在一个时钟周期期间对多个电容器进行充电(使用在第一定向上配置的开关元件)并且在相反时钟周期期间从所述电容器释放电力(使用在第二定向上配置的所述开关元件)。所述电容器将所述电流释放到面外并且到所述自旋逻辑器件，而不必横穿长的功率耗散互连路径。本文描述了其它实施例。

Description

基于集成电容器的配电
技术领域
本发明的实施例属于半导体器件领域，并且具体而言，是基于集成电容器的配电系统。
背景技术
诸如自旋转移矩随机存取存储器(STTRAM)之类的一些磁存储器利用磁隧穿结(MTJ)来切换和检测存储器的磁状态。如图1所示的，MTJ由铁磁(FM)层125、127和隧穿势垒126(例如，MgO)组成。MTJ将位线(BL)105耦合到选择开关120(例如，晶体管)、字线(WL)110和读出线(SL)115。通过评估电阻(例如，隧穿磁阻(TMR))对于FM层125、127的不同相对磁化的变化来“读取”存储器100。
STTRAM仅是“超越CMOS”技术(或“非基于CMOS”技术)的一个示例，其涉及不完全以互补金属氧化物半导体(CMOS)技术实施的器件和工艺。超越CMOS技术可以依赖于自旋极化(其涉及基本粒子的自旋或固有角动量与给定方向对准的程度)，并且更普遍地，是自旋电子学(涉及电子的固有自旋、其相关磁矩以及电子的基本电子电荷的电子学分支)。自旋电子器件可以涉及TMR，其通过薄绝缘体使用电子的量子力学隧穿效应来分离铁磁层和STT，其中，自旋极化的电子的电流可以用于控制铁磁电极的磁化方向。
超越CMOS器件例如包括在存储器(例如3端子STTRAM)中实施的自旋电子器件、自旋逻辑器件(例如，逻辑门)、隧穿场效应晶体管(TFET)、碰撞电离MOS(IMOS)器件、纳机电开关(NEMS)、负共栅FET、共振隧穿二极管(RTD)、单电子晶体管(SET)、自旋FET、纳磁体逻辑(NML)、畴壁逻辑器件、畴壁存储器等。
附图说明
根据所附权利要求书、以下一个或多个示例性实施例的具体实施方式以及相应附图，本发明的实施例的特点和优点会变得显而易见，在附图中：
图1示出了传统磁存储器单元。
图2示出了本发明的实施例中的电源面。
图3示出了本发明的实施例中的地线和电源线的阵列。
图4示出了本发明的实施例中的与基于电容器的配电系统一起集成的自旋逻辑器件。
图5a示出了本发明的实施例中的开关模式电源中的充电模式配置，以及图5b示出了开关模式电源中的放电模式配置。
图6包括本发明的实施例中的开关模式电源中的开关元件。
图7包括涉及用于基于非CMOS技术的电源运行特性的表。
图8示出了与本发明的实施例一起使用的系统。
具体实施方式
现在将参考附图，其中，可以为相似的结构提供相似的后缀参考标记。为了更清晰地显示各个实施例的结构，本文包括的附图是集成电路结构的图形表示。因而制造的集成电路结构的实际外观(例如在显微照片中的)可以看起来不同，而仍包含所示实施例中要求保护的结构。此外，附图可以仅显示对于理解所示实施例有用的结构。可以不包括本领域中已知的另外的结构，以保持附图的清晰。“实施例”、“各个实施例”等表示如此描述的实施例可以包括特定特征、结构或特性，但并非每一个实施例都必须包括该特定特征、结构或特性。一些实施例可以具有针对其它实施例所述的特征中的部分、全部或不具有所述的特征。“第一”、“第二”和“第三”等描述共同的对象，并且表示提及了相似对象的不同实例。这种形容词并非暗示如此描述的对象必须在时间、空间、排序上或者以任何其它方式处于给定的顺序中。“连接”可以表示元件彼此直接物理或电接触，以及“耦合”可以表示元件彼此协作或接触，但它们可以或可以不直接物理或电接触。此外，尽管类似或相同的附图标记可以用于在不同附图中标明相同或类似的部分，但这样做并非意指包括相似或相同附图标记的全部附图构成单个或相同的实施例。可以通过参考所示的X-Z坐标来理解诸如“较高”和“较低”、“在……之上”和“在……之下”之类的术语，并且可以通过参考X-Y坐标或非Z坐标来理解诸如“相邻”之类的术语。
许多超越CMOS器件在超低电压(例如，对于TFET为0.1V，对于畴壁存储器为10mV-100mV，以及对于自旋逻辑器件为1mV-10mV)下运行。对于适度的功率要求(例如，每个芯片1W)，对应于低的超低电压的高电流要求(例如，10A-100A)产生了配电问题，减小了借助超越CMOS器件而得到的优点。例如，直接产生10mV的电化学电池不具有提供100A电流的容量，并且由于电子密度限制而在通常期望的运行时间中(例如，2-4小时)不能提供足够的电荷(即，所需电荷超过合理尺寸的电池中的自由电子的数量)(参见图7的第二行)。又例如，用于将1V转换为10mV的降压转换器存在，但没有集成在与超越CMOS器件相同的芯片/衬底上(参见图7的第一行)，并且由于相同的前述考虑而不能提供足够的电荷。此外，芯片外转换器在从转换器向目标设备传输电力的配电网络中遭受到电力损耗(即，电力必须横穿有阻抗的互连，并且结果遭受到电力损耗)。图7提供了例如在1W的热设计点(TDP)时具有4小时电池寿命的10mV下的电源要求的概要。具体而言，将1V、1A电源转换为10mV(即，超低电力)、100A电源(即，从图7的第一行移动到图7的第二行)必须满足相应的电容(1.4×104C)和密度(在100g时，40A-小时/kg)要求。这借助将电源集成在与超越CMOS逻辑门相同芯片上(即，单片衬底)的系统是难以完成的。
然而，实施例使用集成在与非MOS器件相同的芯片上的分布式电容器来向超低电压的基于非MOS的器件提供电力(具有低电压、高电流和高电流密度)。例如，实施例提供了自旋逻辑门，自旋逻辑门与电容器的电介质材料以及第一极板与第二极板相邻。电容器使用降压开关模式电源向自旋逻辑门释放低电压/高电流，所述降压开关模式电源在一个时钟周期期间对多个电容器进行充电(使用在第一定向上配置的开关元件)，并且在相反时钟周期期间从电容器放电(使用在第二定向上配置的开关元件)。电容器将电流释放到面外并且到自旋逻辑器件，而不必横穿长的功率耗散互连路径。本文描述了其它实施例。
例如，实施例使用开关模式电源(SMPS)来获得具有高电流传输的非常低的电源电压。该实施例满足可用的材料和器件的电流密度、电阻率和电容要求(例如，参见图7的第三行)。例如，实施例通过实施集成在CMOS叠置体中的高电容层来提供充足的电流密度(例如，100A/cm2)，而同时仍提供低电源(例如，小于125mV)。
图2示出了本发明的实施例中的高电容层(即，电源面)。器件部分200包括电源面206。电源面206提供电容，从而将电流传送“到面外”(与诸如面206之类的水平设置的面垂直)，以避免图案化布线中的高电阻(例如，串联电阻)，否则所述高电阻例如就需要从芯片外电源向位于芯片上的器件(例如自旋逻辑门)传送电力。电源面206可以包括超级电容器材料，例如包括一个或多个高K材料，诸如设置在层206(以下将相关于图3和图4来对其进一步进行论述)中形成的电容器的极板之间的二氧化铪(HfO2)、氧化钌(RuO)、氧化钼(MoO3)、LiMn2O4活性炭、复合金属氧化物等。
电源面206设置在电介质层205(例如，氧化物)、超越CMOS器件层204(例如，包括自旋逻辑器件的层、诸如STTRAM之类的磁存储器等)、电介质层203、接地或吸收面202和CMOS层201(例如，用于产生CMOS晶体管)“上”或“上方”。在一个实施例中，面206包括1cm的长度207和1cm的宽度208，产生其中具有100个电容器部分的100mm2的平面，以下将进一步对其进行解释。
显然，尽管图2示出了层206在层204之上，但其它定向也是可能的，例如层204在层206之上或者在层206旁边(即，分别将系统旋转200、180或90度)。
图3示出了本发明的实施例中的地线(302)和电源线(303)的阵列。具体而言，该图显示了在区域310的框(box)。这里100个电容器中的1个存在的地方(即，如图2所示，在本发明的一个实施例中，面206可以包括100个电容器)。在结点(junction)/电容器310处的地线对应于图4的层420，以及在结点/电容器310的电源线对应于图4的层403。绝缘层(图4的层421)位于地线与电源线之间(并且在图3中不可见)。在一个实施例中，电容器构成为在电源面与接地面之间具有高k材料(未示出)的金属-绝缘体-金属(MiM)超级电容器。电源面与接地面线路相交(但彼此不直接接触)，允许过孔形成(例如，“下沉(dropping)”)和更大的金属层填充因子。因而，在交叉点310、311、312、313、314(并且为了简明和清晰，没有标记许多其它交叉点)处形成MiM电容器。
图4示出了本发明的实施例中的与基于电容器的配电系统一起集成的自旋逻辑器件(例如，基于自旋逻辑门的反相器)。具体而言，系统400可以包括在交叉点310、311、312、313、314中的任何交叉点处。换句话说，图2提供了芯片的1cm×1cm部分。该部分提供100个单独的电容器。每一个电容器具有2个极板(上极板和下极板由绝缘层分离)，它们与其它99个电容器的极板隔离。如本文使用的，“极板”不必是金属极板，而可以是构成电容器的端子或节点的膜或层或其部分。每一个电容器继而可以向上千个超越CMOS逻辑和/或存储器件提供电力。图4显示了100个电容器的一小部分。此小部分向在此示例中刚好是自旋逻辑反相器的一个器件提供电力。当然，其它实施例不限于每个芯片或者芯片的部分有100个电容器，并且可以包括比该数量更多或更少的数量。
更具体而言，系统400包括用于电容器的上极板/层420，用于电容器的绝缘层421和用于电容器的下极板/层403。因而，层420、421、403构成电容器。电容器借助位于层422中的过孔向磁体424、425释放电流。这样做在层423的铜部分426、427、428(它们在其它实施例中不局限于铜)中产生自旋极化电流。来自磁体424的自旋极化电流(与来自磁体425的自旋极化电流相反)的不成比例的量可以引起跨磁体425和铜部分427、428的信号的反转(inversion)(从而起到反相器的作用)。电流可以从铜部分427传送到接地面404。接地面404可以形成在以层404(和432)象征的普通内建层上，层404耦合到诸如层433的象征性金属层。氧化物431通常位于诸如层422、430、434的层中和铜部分426、427、428之间。层404可以耦合到CMOS层435/衬底，其包括开关元件436(由衬底中基于CMOS的晶体管形成)。以下相关于图6进一步论述开关元件436，它对MiM电容器(由层420、421、403形成)充电和放电。层435可以包括衬底或形成于衬底上。
在实施例中，衬底是作为晶圆的部分的块状半导体材料。在实施例中，半导体衬底是作为芯片的部分的块状半导体材料，芯片由晶圆切割而来。在实施例中，半导体衬底是形成于绝缘体之上的半导体材料，诸如绝缘体上半导体(SOI)衬底。在实施例中，半导体衬底是诸如在块状半导体材料之上延伸的鳍片之类的凸起结构。
尽管实施例400包括自旋逻辑反相器，但其它实施例不限于反相器、自旋逻辑门/电路、或甚至自旋电子存储器。然而，反相器用于示例性目的。
实施例400可以在1mV、10mV、100mV或更大电压下工作，并且有效地将电源与前述自旋逻辑器件(其可以容易地是STTRAM或者任何其它超越CMOS器件)集成在单个芯片(例如，单片衬底)上。集成的电源包括具有第一极板(面420)、电介质(电介质421)和第二极板(面403)的电容器。诸如将层403耦合到层433的那些过孔之类的过孔是出于示出层如何互连的示例性目的。这种过孔可以包括在本发明的各个实施例中。而且，在图4的多个部分中示出了示例性的“折线”，以便更好地示出以下概念：该图仅仅是系统的从单个器件(反相器)角度得到的一部分，并且诸如面403之类的面可以继续超出显示了图4的页面的范围。
在实施例中，磁体424、425可以是具有长度(Lm＝50nm)、宽度(20nm)和高度/厚度(Tm＝3nm)的铁磁体。铜段(copper length)427可以具有长度(Lc＝100-300nm)、宽度(20nm)和高度/厚度(Tm＝3-10nm)。其它实施例不限于此。
如以上相关于图2所示的，在一个实施例中，面206包括1cm的长度207和1cm的宽度208，从而得到具有100个1mm×1mm的电容器部分的100mm2的面。可以是MiM电容器的电容器的此阵列可以在单个时间间隔(例如，时钟周期)中充电。例如，电容器中的一些或全部电容器可以彼此串联地或彼此并联地充电。
具有为了配电而细分为100个部分的1W芯片的实施例可以具有图7中所见的低电压、串联电阻、电阻率、电流和电流密度特性(其中，例如由过孔429和/或其它过孔施加电流密度限制)。具体而言，图7在第一行中示出了1V电源的使用，其需要耦合到芯片外降压转换器，以产生对于超越CMOS器件适当的低电压要求。第二行针对10mV电源，诸如电池。然而，这种电池可能在工作持续期间中不能产生这种高电流密度和总电荷(在100g时，4000A-小时/kg)。第三行对应于实施例(例如，图4)，从而经由分布式电容器将1伏电源降压转换(down-convert)到10mV电源。这样做提供了100A/cm2的可接受电流密度，并且避免对诸如在100g下的4000A-小时/kg的这种高密度或1.4×106C的过多电荷的需要。
图5a示出了SMPS中的充电模式配置，以及图5b示出了本发明的实施例中的电源中的放电模式配置。元件540、541、542代表在芯片内的层之间的电容(例如，寄生电容)。然而，电容器510、511、512对应于图3的电容器310、311、312。而且，电容器510、511、512中的任何电容器可以对应于图4中由层420、421、403组成的电容器。如图5a的结构500中所示的，在SMPS充电模式期间，电容器510、511、512串联充电。如图5b的配置500中所示的，开关机构(电路)可以被配置为当从充电模式转换为放电模式时将SMPS从串联连接转换为并联连接，借此使电容器510、511、512并联放电。串联配置的充电模式为大分压和电流倍增做准备。例如，施加到充电配置500的1V电源可以在100个电容器上分压，以提供每个电容器10mV。代替例如1A的充电电流，电容器中的每一个提供1A的放电电流，以在芯片上产生100A的总电流。另外，并联配置的放电模式实现了超低的串联电阻，因为电力无需横穿延长的路径，而是在面外直接部署到器件，诸如图4的自旋逻辑门。
在实施例中，SMPS包括例如在1KHz-10MHz时的充电周期，其中，一组电容器(例如，图2的100个电容器)串联连接以充电到1V(图5a)。在实施例中，SMPS包括1KHz-10MHz时的放电周期，其中，电容器(每一个都在10mV下)并联放电到器件层中(例如，图4的层423)(图5B)。在一个实施例中，为了确保不间断的电源，芯片上电容器的一部分(例如，310)可以处于充电模式，而电容器的一部分(例如314)可以处于放电模式。随后，切换SMPS，并且反转充电与放电模式。
因而，图5a和图5b示出了如何将整个SMPS连同自旋逻辑器件、自旋电子存储器等一起设置在芯片上。尽管SMPS可以与位于芯片外的电池协作，但是SMPS自身位于芯片上。
图6包括本发明的实施例中的开关模式电源中的开关元件。配置600包括电容器610、611(对应于图3的电容器310、311)和开关元件(对应于图4的元件436)，开关元件包括开关器件(例如，晶体管)650、651、652。开关元件是用于将1V、1A电源转换为10mV、100A电源的SMPS实施例的部分(即，从图7的第一行移动到图7的第三行)，其满足图7的电阻率和电容要求(即，第三行中列出的那些)。晶体管650在时钟相位期间是工作的，而晶体管651、652在相反的SMPS时钟相位期间是工作的(例如，晶体管650可以为pFET，而晶体管651、652可以为nFET)。
实施例包括以下的每单位面积电容特性，用以实现低电阻、低电源，其可以与超越CMOS器件(例如，自旋逻辑器件)一起工作。
在一个实施例中，在自旋逻辑电压VSL＝0.01V和SMPS开关频率为10MHz时，具有面积A＝1mm2和Pd＝1W/cm2功率要求的芯片所需的总电荷(Q)是：
其中，Tsmps是SMPS开关的周期(频率倒数)。
因而，在电压0.01V时每单位面积的有效电容是：
所需有效电容值对应于具有10nm电介质厚度的普通电容(即，常规电介质材料，而不是诸如HfO2、RuO、MoO3和LiMn2O4活性炭之类的超级电容高k材料)。实施例对于介电常数有限制，在电介质厚度d＝10nm时，为：
这是对介电常数的一个选择。较高的介电常数将有助于缓解对层的厚度的要求、由电容器占用的面积的要求、或者增加电源面的性能。
实施例包括用于在给定介电常数(例如，硅石为3.9，HfO2为25)的电源面的填充因子，其中，电源面的填充因子是用于MiM电容器的电源面的总面积除以芯片面积。电源面的填充因子由以下给出：
对于SiO2，值为FSiO2＝28.97％，而对于HfO2，值为FHfO2＝4.52％。因此，电源面的填充因子会为金属层重新用于常规布线或过孔下沉留下足够的空间。
实施例包括串联电阻，借以逻辑器件层见到的串联电阻是在输出处的SMPS的源极电阻。在10％的填充因子时，每单位芯片面积的过孔层的串联电阻为(假定过孔电阻率是铜电阻率的10倍)：
其中，L是过孔的长度。
过孔上有效串联电阻电压降为0.16nV(其与10mV电源相比较小)。在Vdrop＝1mV的电压降，所需的每单位芯片面积的开关的总电导：
功率开关晶体管(例如，晶体管650、651、652)在低电阻区、低于电源电压Vdd下工作，其中，晶体管的每单位长度电阻小于：
其中，Idsat是从可在www*itrs.net/Links/2011ITRS/Home2011*htm获得的International Technology Roadmap for Semiconductors的2011版得到的。
在实施例中，总电导Gtotal需要芯片的每单位面积的栅极长度为：
实施例可以使用21米的总功率晶体管栅极长度来以1W/cm2电源预算为100mm2的芯片供电。
在实施例中，功率晶体管的(例如，晶体管650、651、652)的面积的占比(fraction)为：
因此，用于功率选通和转换的面积开销小于3％。
在实施例中，SMPS中的功率转换损耗(作为输入功率的一部分的SMPS的输出传输功率)如下：
或者换句话说：
并且SMPS的功率效率由以下给出：
因而，实施例具有85.88％的功率转换效率和2.5％的面积开销(对于高k电介质)、1mV的导通状态降落、25％的电源面的面积填充因子和400A/cm2的电流密度。串联电阻压降小于1nV，从而避免了如在传统电压网络中概述的互连损耗。
实施例可以用于许多不同类型的系统。例如，在一个实施例中，通信设备(例如，移动电话、智能电话、上网本、笔记本、个人计算机、手表、相机和超级本)可以设置为包括本文所述的各个实施例。现在参考图8，所示的是根据本发明的实施例的系统的框图。多处理器系统700是点对点互连系统，并且包括经由点对点互连750耦合的第一处理器770和第二处理器780。处理器770和处理器780中的每一个处理器可以是多核处理器。第一处理器770可以包括存储器控制器集线器(MCH)和点对点(P-P)接口。第一处理器770可以包括经由分布电容器供电的自旋逻辑门。类似地，第二处理器780可以包括MCH和P-P接口。MCH可以将处理器耦合到各自的存储器，即存储器732和存储器734，它们可以是在本地附接到各自处理器的主存储器的部分(例如，动态随机存取存储器(DRAM))。第一处理器770和第二处理器780可以经由P-P互连分别耦合到芯片组790。芯片组790可以包括P-P接口。而且，芯片组790可以经由接口耦合到第一总线716。多个输入/输出(I/O)设备714可以连同总线桥718一起耦合到第一总线716，总线桥718将第一总线716耦合到第二总线720。在一个实施例中，多个设备可以耦合到第二总线720，例如包括键盘/鼠标722、通信设备726和数据储存单元728(诸如其可以包括代码730的磁盘驱动器或其它大容量储存设备)。代码可以包括在一个或多个存储器中，存储器包括存储器728、732、734，经由网络耦合到系统700的存储器等。此外，音频I/O 724可以耦合到第二总线720。
作为进一步的示例，至少一个机器可读介质包括多个指令，其响应于在计算设备上的执行而使得计算设备执行本文所述的任意方法。用于处理指令的装置可以被结构为执行本文所述的任意方法中的方法。装置还可以包括用于执行本文所述的任意方法的模块。
实施例可以在代码中实施，并且可以存储在其上具有存储的指令的机器可读储存介质上，指令可以用于对系统进行编程以执行指令。储存介质可以包括但不限于任何类型的盘，包括软盘、光盘、固态驱动器(SSD)、光盘只读存储器(CD-ROM)、可重写光盘(CD-RW)和磁光盘、诸如只读存储器(ROM)的半导体器件、诸如动态随机存储器(DRAM)、静态随机存取存储器(SRAM)的随机存取存储器(RAM)、可擦除可编程只读存储器(EPROM)、闪存、电可擦除可编程只读存储器(EEPROM)、磁卡或光卡，或者适合于存储电子指令的任何其它类型的介质。
以下示例属于进一步的实施例。
示例1包括一种装置，包括：电源电压面，所述电源电压面包括电源电压线的阵列；接地面，所述接地面包括地线的阵列；电容器的阵列，所述电容器的阵列由电源电压线的阵列和地线的阵列构成；第一电容器，所述第一电容器形成在包括在电源电压线的阵列中的第一电源电压线与包括在地线的阵列中的第一地线之间的第一交叉点处；其中，所述电容器包括：第一极板，所述第一极板包括第一电源电压线的一部分；第二极板，所述第二极板包括第一地线的一部分；以及第一电介质，所述第一电介质形成于第一极板与第二极板之间；器件，所述器件电耦合到电容器，包括隧穿场效应晶体管、自旋转移矩(STT)存储器和自旋逻辑器件中的至少一个；以及开关元件，所述开关元件耦合到电容器，并且包括在开关模式电源中；其中，(a)包括第一电容器的电容器的阵列、器件和开关元件全都形成于单个单片衬底上；以及(b)开关元件使电容器放电，以驱动第一极板与第二极板之间的电流并且然后将所述电流驱动到器件。
在示例2中，示例1的主题可以可选地包括第二电容器，所述第二电容器形成在包括在电源电压线的阵列中的第二电源电压线与包括在地线的阵列中的第二地线之间的第二交叉点处；其中，所述第二电容器包括：另外的第一极板，所述另外的第一极板包括第二电源电压线的一部分；另外的第二极板，所述另外的第二极板包括第二地线的一部分；以及第二电介质，所述第二电介质形成于另外的第一极板与另外的第二极板之间；其中，所述电源在充电模式期间对彼此串联的第一电容器和第二电容器进行充电，并且在放电模式期间使彼此并联的第一电容器和第二电容器放电。
在示例3中，示例1-2的主题可以可选地包括电容器的阵列是金属-绝缘体-金属(MiM)电容器。
在示例4中，示例1-3的主题可以可选地包括其中：所述开关元件包括第一开关器件、第二开关器件和第三开关器件；电源在第一时钟相位期间对第一电容器进行充电，并且在与第一时钟相位相反的第二时钟相位期间使第一电容器放电；以及第一开关器件在第一时钟相位期间运行，而第二开关器件和第三开关器件在第二时钟相位期间运行。
在示例5中，示例1-4的主题可以可选地包括：其中，电源使第一电容器向电源电压面垂直地放电，以驱动在第一极板与第二极板之间的电流并且将所述电流驱动到器件。
在示例6中，示例1-5的主题可以可选地包括：其中，电源是降压转换器，所述降压转换器将电源电压从大于1V降压到小于15mV，并且以大于380A/cm2的电流密度提供大于90A的电流。
在示例7中，示例1-6的主题可以可选地包括互连，所述互连将器件耦合到第一极板和第二极板中的一个，其中，与第二极板正交的轴与第一极板和第二极板以及器件相交。
在示例8中，示例1-7的主题可以可选地包括其中，第一电介质包括二氧化铪、氧化钌、氧化钼和LiMn2O4活性炭中的至少一个。
在示例9中，示例1-8的主题可以可选地包括：其中，整个电源包括在衬底上，并且耦合到位于衬底外的电池。
示例10包括一种装置，包括：电源电压面，所述电源电压面包括多个电源电压线；接地面，所述接地面包括多个地线；多个电容器，所述多个电容器各自具有由电源电压线中的一个电源电压线形成的第一端子和由地线中的一个地线形成的第二端子；以及基于非CMOS的器件，所述基于非CMOS的器件电耦合到包括在多个电容器中的电容器；其中，电容器和器件都形成于单个单片衬底上。
在示例11中，示例10的主题可以可选地包括耦合到电容器的开关元件。
在示例12中，示例10-11的主题可以可选地包括：其中，开关元件使电容器放电，以驱动第一端子与第二端子之间的电流并且驱动所述电流通过器件。
在示例13中，示例10-12的主题可以可选地包括：其中，开关元件使电容器放电，以将电流从电源驱动到电容器以及驱动第一端子与第二端子之间的电流。
在示例14中，示例10-13的主题可以可选地包括：其中，器件是隧穿场效应晶体管、自旋转移矩(STT)存储器和自旋逻辑器件中的至少一个。
示例15包括一种装置，包括：电容器，所述电容器包括：第一极板，所述第一极板包括电压线的一部分；第二极板，所述第二极板包括地线的一部分；以及电介质，所述电介质形成于第一极板与第二极板之间；自旋电子器件，所述自旋电子器件耦合到电容器；以及开关元件，所述开关元件耦合到电容器，并且包括在开关模式电源中；其中，电容器、器件和开关元件全都形成于单个单片衬底上；以及(b)开关元件使电容器放电，以驱动第一极板与第二极板之间的电流并且然后将所述电流驱动到器件。
在示例16中，示例15的主题可以可选地包括另外的电容器，所述另外的电容器包括：另外的第一极板，所述另外的第一极板包括另外的电压线的一部分；以及另外的第二极板，所述另外的第二极板包括另外的地线的一部分；以及另外的电介质，所述另外的电介质形成于第一极板与第二极板之间；其中，电源对彼此串联的第一电容器和第二电容器进行充电，并且使彼此并联的第一电容器和第二电容器放电。
在示例17中，示例15-16的主题可以可选地包括：开关元件包括第一晶体管和第二晶体管：电源在第一时钟相位期间对电容器进行充电，并且在第二时钟相位期间使电容器放电；以及开关器件在第一时钟相位期间运行，而第二开关器件在第二时钟相位期间运行
在示例18中，示例15-17的主题可以可选地包括：其中，电源使电容器向包括电压线的电源电压面垂直地放电。
在示例19中，示例15-18的主题可以可选地包括：其中，电源是降压转换器，所述降压转换器将电源电压从大于1V降压到小于15mV，并且以大于380A/cm2的电流密度提供大于90A的电流。
在示例20中，示例15-19的主题可以可选地包括：其中，与第二极板正交的轴与第一极板和第二极板以及器件相交。
在示例21中，示例15-20的主题可以可选地包括：其中，电介质包括二氧化铪、氧化钌、氧化钼和LiMn2O4活性炭中的至少一个。
在示例22中，示例15-21的主题可以可选地包括：其中，整个电源包括在衬底上，并且耦合到位于衬底外的电池。
尽管已经针对有限数量的实施例描述了本发明，但本领域技术人员会由此从中意识到许多修改和变化。所附权利要求书旨在覆盖落入本发明的真实精神和范围内的全部这些修改和变化。

Claims (19)

1.一种半导体装置，包括：
电源电压面，所述电源电压面包括电源电压线的阵列；
接地面，所述接地面包括地线的阵列；
电容器的阵列，所述电容器的阵列由所述电源电压线的阵列和所述地线的阵列构成；
第一电容器，所述第一电容器形成在包括在所述电源电压线的阵列中的第一电源电压线与包括在所述地线的阵列中的第一地线之间的第一交叉点处；其中，所述第一电容器包括：第一极板，所述第一极板包括所述第一电源电压线的一部分；第二极板，所述第二极板包括第一地线的一部分；以及第一电介质，所述第一电介质形成于所述第一极板与所述第二极板之间；
器件，所述器件电耦合到所述第一电容器，所述器件包括隧穿场效应晶体管、自旋转移矩存储器和自旋逻辑器件中的至少一个；开关元件，所述开关元件耦合到所述第一电容器，并且包括在开关模式电源中；以及
第二电容器，所述第二电容器形成在包括在所述电源电压线的阵列中的第二电源电压线与包括在所述地线的阵列中的第二地线之间的第二交叉点处；其中，所述第二电容器包括：另外的第一极板，所述另外的第一极板包括所述第二电源电压线的一部分；另外的第二极板，所述另外的第二极板包括第二地线的一部分；以及第二电介质，所述第二电介质形成于所述另外的第一极板与所述另外的第二极板之间；
其中，(a)包括所述第一电容器的所述电容器的阵列、所述器件和所述开关元件全都形成于单个单片衬底上；以及(b)所述开关元件使所述电容器放电，以驱动所述第一极板与所述第二极板之间的电流并且然后将所述电流驱动到所述器件，并且
其中，所述电源在充电模式期间对彼此串联的所述第一电容器和所述第二电容器进行充电，并且在放电模式期间使彼此并联的所述第一电容器和所述第二电容器放电。
2.根据权利要求1所述的半导体装置，其中，所述电容器的阵列是金属-绝缘体-金属电容器。
3.根据权利要求1所述的半导体装置，其中：
所述开关元件包括第一开关器件、第二开关器件和第三开关器件；
所述电源在第一时钟相位期间对所述第一电容器进行充电，并且在与所述第一时钟相位相反的第二时钟相位期间使所述第一电容器放电；以及
所述第一开关器件在所述第一时钟相位期间运行，而所述第二开关器件和所述第三开关器件在所述第二时钟相位期间运行。
4.根据权利要求1所述的半导体装置，其中，所述电源使所述第一电容器向所述电源电压面垂直地放电，以驱动所述第一极板与所述第二极板之间的电流并且将所述电流驱动到所述器件。
5.根据权利要求4所述的半导体装置，其中，所述电源是降压转换器，所述降压转换器将电源电压从大于1V降压到小于15mV，并且以大于380A/cm2的电流密度提供大于90A的电流。
6.根据权利要求1所述的半导体装置，所述装置包括互连，所述互连将所述器件耦合到所述第一极板和所述第二极板中的一个，其中，与所述第二极板正交的轴与所述第一极板和所述第二极板以及所述器件相交。
7.根据权利要求1所述的半导体装置，其中，所述第一电介质包括二氧化铪、氧化钌、氧化钼和LiMn2O4活性炭中的至少一个。
8.根据权利要求1所述的半导体装置，其中，整个所述电源包括在所述衬底上，并且耦合到位于所述衬底外的电池。
9.一种半导体装置，包括：
电源电压面，所述电源电压面包括多个电源电压线；
接地面，所述接地面包括多个地线；
多个电容器，所述多个电容器各自具有由所述电源电压线中的一个电源电压线形成的第一端子和由所述地线中的一个地线形成的第二端子；
基于非CMOS的器件，所述基于非CMOS的器件电耦合到包括在所述多个电容器中的电容器；以及
耦合到所述电容器的开关元件；
其中，所述电容器和所述器件都形成于单个单片衬底上，并且
其中，所述开关元件使所述电容器串联充电。
10.根据权利要求9所述的半导体装置，其中，所述开关元件使所述电容器放电，以驱动所述第一端子与所述第二端子之间的电流并且驱动所述电流通过所述器件。
11.根据权利要求9所述的半导体装置，其中，所述开关元件使所述电容器放电，以将电流从电源驱动到所述电容器以及驱动在所述第一端子与所述第二端子之间的电流。
12.根据权利要求9所述的半导体装置，其中，所述器件是隧穿场效应晶体管、自旋转移矩存储器和自旋逻辑器件中的至少一个。
13.一种半导体装置，包括：
电容器，所述电容器包括：第一极板，所述第一极板包括电压线的一部分；第二极板，所述第二极板包括地线的一部分；以及电介质，所述电介质形成于所述第一极板与所述第二极板之间；
自旋电子器件，所述自旋电子器件耦合到所述电容器；
开关元件，所述开关元件耦合到所述电容器，并且包括在开关模式电源中；以及
另外的电容器，所述另外的电容器包括：另外的第一极板，所述另外的第一极板包括另外的电压线的一部分；和另外的第二极板，所述另外的第二极板包括另外的地线的一部分；以及另外的电介质，所述另外的电介质形成于所述第一极板与所述第二极板之间；
其中，(a)所述电容器、所述器件和所述开关元件全都形成于单个单片衬底上；以及(b)所述开关元件使所述电容器放电，以驱动所述第一极板与所述第二极板之间的电流并且然后将所述电流驱动到所述器件，并且
其中，所述电源对彼此串联的所述电容器和所述另外的电容器进行充电，并且使彼此并联的所述电容器和所述另外的电容器放电。
14.根据权利要求13所述的半导体装置，其中：
所述开关元件包括第一晶体管和第二晶体管；
所述电源在第一时钟相位期间对所述电容器进行充电，并且在第二时钟相位期间使所述电容器放电；并且
所述第一晶体管在所述第一时钟相位期间运行，而所述第二晶体管在所述第二时钟相位期间运行。
15.根据权利要求13所述的半导体装置，其中，所述电源使所述电容器向包括所述电压线的电源电压面垂直地放电。
16.根据权利要求13所述的半导体装置，其中，所述电源是降压转换器，所述降压转换器将电源电压从大于1V降压到小于15mV，并且以大于380A/cm2的电流密度提供大于90A的电流。
17.根据权利要求13所述的半导体装置，其中，与所述第二极板正交的轴与所述第一极板和所述第二极板以及所述器件相交。
18.根据权利要求13所述的半导体装置，其中，所述电介质包括二氧化铪、氧化钌、氧化钼和LiMn2O4活性炭中的至少一个。
19.根据权利要求13所述的半导体装置，其中，整个所述电源包括在所述衬底上，并且耦合到位于所述衬底外的电池。
CN201380073104.9A 2013-03-15 2013-03-15 基于集成电容器的配电 Expired - Fee Related CN105074825B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2013/032369 WO2014143016A1 (en) 2013-03-15 2013-03-15 Integrated capacitor based power distribution

Publications (2)

Publication Number Publication Date
CN105074825A CN105074825A (zh) 2015-11-18
CN105074825B true CN105074825B (zh) 2019-01-08

Family

ID=51526460

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380073104.9A Expired - Fee Related CN105074825B (zh) 2013-03-15 2013-03-15 基于集成电容器的配电

Country Status (7)

Country Link
US (1) US9305629B2 (zh)
JP (1) JP6143936B2 (zh)
KR (1) KR102110859B1 (zh)
CN (1) CN105074825B (zh)
DE (1) DE112013006514T5 (zh)
GB (1) GB2526462B (zh)
WO (1) WO2014143016A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8969169B1 (en) * 2013-09-20 2015-03-03 Intermolecular, Inc. DRAM MIM capacitor using non-noble electrodes
US10084310B1 (en) * 2016-02-08 2018-09-25 National Technology & Engineering Solutions Of Sandia, Llc Low-inductance direct current power bus
KR102170104B1 (ko) 2019-06-26 2020-10-27 김기웅 태핑스크류를 이용한 파일의 무용접 이음장치
CN111091862B (zh) * 2019-11-13 2022-02-11 杭州电子科技大学 基于磁性隧道结的非易失可编程储能元件阵列管理系统
US11754444B2 (en) 2021-03-19 2023-09-12 Rockwell Collins, Inc. Distributed integrate and dump circuit

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040100835A1 (en) * 2002-11-27 2004-05-27 Nec Corporation Magnetic memory cell and magnetic random access memory using the same
US20040264223A1 (en) * 2003-06-30 2004-12-30 Intel Corporation Switched capacitor power converter
US20070285975A1 (en) * 2006-05-18 2007-12-13 Takayuki Kawahara Semiconductor device

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10222A (en) * 1853-11-15 Loom foe
JP4020573B2 (ja) * 2000-07-27 2007-12-12 富士通株式会社 磁性メモリデバイス、および磁性メモリデバイスにおけるデータ読み出し方法
JP4144330B2 (ja) * 2002-11-11 2008-09-03 ソニー株式会社 磁気メモリ、情報記録回路及び情報読出回路
US7013436B1 (en) 2003-05-25 2006-03-14 Barcelona Design, Inc. Analog circuit power distribution circuits and design methodologies for producing same
US7042783B2 (en) * 2003-06-18 2006-05-09 Hewlett-Packard Development Company, L.P. Magnetic memory
JP2006067783A (ja) * 2004-07-29 2006-03-09 Sanyo Electric Co Ltd Ｄｃ−ｄｃコンバータ
US7264985B2 (en) * 2005-08-31 2007-09-04 Freescale Semiconductor, Inc. Passive elements in MRAM embedded integrated circuits
US7276751B2 (en) * 2005-09-09 2007-10-02 International Business Machines Corporation Trench metal-insulator-metal (MIM) capacitors integrated with middle-of-line metal contacts, and method of fabricating same
US8134866B2 (en) * 2006-04-06 2012-03-13 Samsung Electronics Co., Ltd. Phase change memory devices and systems, and related programming methods
US7705560B2 (en) * 2006-08-15 2010-04-27 N. P. Johnson Family Limited Partnership Voltage controller
JP5463908B2 (ja) 2007-03-01 2014-04-09 日本電気株式会社 キャパシタ搭載インターポーザ及びその製造方法
JP5373275B2 (ja) * 2007-10-03 2013-12-18 ルネサスエレクトロニクス株式会社 半導体装置
US8362589B2 (en) * 2008-11-21 2013-01-29 Xilinx, Inc. Integrated capacitor with cabled plates
US7936625B2 (en) * 2009-03-24 2011-05-03 Seagate Technology Llc Pipeline sensing using voltage storage elements to read non-volatile memory cells
KR20110064269A (ko) * 2009-12-07 2011-06-15 삼성전자주식회사 반도체 소자 및 그것의 제조 방법, 및 그것을 포함하는 반도체 모듈, 전자 회로 기판 및 전자 시스템
JP2013016746A (ja) * 2011-07-06 2013-01-24 Renesas Electronics Corp 半導体装置、電子装置、配線基板、半導体装置の製造方法、及び配線基板の製造方法
JP5807076B2 (ja) * 2013-01-24 2015-11-10 株式会社半導体エネルギー研究所 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040100835A1 (en) * 2002-11-27 2004-05-27 Nec Corporation Magnetic memory cell and magnetic random access memory using the same
US20040264223A1 (en) * 2003-06-30 2004-12-30 Intel Corporation Switched capacitor power converter
US20070285975A1 (en) * 2006-05-18 2007-12-13 Takayuki Kawahara Semiconductor device

Also Published As

Publication number Publication date
KR102110859B1 (ko) 2020-05-14
CN105074825A (zh) 2015-11-18
WO2014143016A1 (en) 2014-09-18
GB2526462B (en) 2020-03-18
KR20150132106A (ko) 2015-11-25
JP6143936B2 (ja) 2017-06-07
US20140269034A1 (en) 2014-09-18
GB2526462A (en) 2015-11-25
DE112013006514T5 (de) 2015-10-15
JP2016517166A (ja) 2016-06-09
US9305629B2 (en) 2016-04-05
GB201514058D0 (en) 2015-09-23

Similar Documents

Publication Publication Date Title
KR102327417B1 (ko) 전하 인터커넥트들 및 자기전기 노드들을 갖는 스핀 궤도 로직
CN106688041B (zh) 应变辅助自旋力矩翻转自旋转移力矩存储器
US8963579B2 (en) Spin torque magnetic integrated circuits and devices therefor
CN105074825B (zh) 基于集成电容器的配电
US20210110857A1 (en) Integrated circuit device
US20200144330A1 (en) Multi-channel vertical transistor for embedded non-volatile memory
CN104303326A (zh) 采用压电层的自旋晶体管以及相关存储器、存储器系统和方法
WO2012173279A1 (ja) 不揮発磁性素子及び不揮発磁気装置
CN110383461A (zh) 磁存储器、磁存储器记录方法以及磁存储器读取方法
TW201719879A (zh) 自對準記憶體陣列
Das et al. Beyond cmos
WO2018236356A1 (en) FERROELECTRIC FIELD EFFECT TRANSISTORS (FEFET) HAVING COMPOUND SEMICONDUCTOR CHANNELS
Hamsa et al. Low power device design application by magnetic tunnel junctions in Magnetoresistive Random Access Memory (MRAM)
CN106104831B (zh) 对于沟道采用了压电电阻体的晶体管以及电子电路
US20140339617A1 (en) Magnetic field effect transistor
WO2018236360A1 (en) PHASE FIELD EFFECT TRANSISTORS HAVING FERROELECTRIC GRID DIELECTRICS
JP5225419B2 (ja) スピンｍｏｓｆｅｔを用いたメモリ回路、メモリ機能付きパストランジスタ回路、スイッチングボックス回路、スイッチングブロック回路、およびフィールドプログラマブルゲートアレイ
CN110265427B (zh) Stt-mram存储器及其制备方法
Marinella 3D Monolithic Resitive RAM.
Chen et al. Outlook for nanoelectronic devices
CN112466358A (zh) 磁性隧道结存储器
CN116096212A (zh) 多比特磁性存储单元的制作方法及存储单元
YOGITECH et al. D2. 1-Report on future technologies that may be used in future computer systems
US20060239056A1 (en) Generation of MRAM programming currents using external capacitors

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190108

Termination date: 20210315

CF01 Termination of patent right due to non-payment of annual fee