CN105047633A - 芯片卡模块、芯片卡体、芯片卡和芯片卡制造方法 - Google Patents

芯片卡模块、芯片卡体、芯片卡和芯片卡制造方法 Download PDF

Info

Publication number
CN105047633A
CN105047633A CN201510212784.9A CN201510212784A CN105047633A CN 105047633 A CN105047633 A CN 105047633A CN 201510212784 A CN201510212784 A CN 201510212784A CN 105047633 A CN105047633 A CN 105047633A
Authority
CN
China
Prior art keywords
chip
card module
chip card
guide structure
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510212784.9A
Other languages
English (en)
Other versions
CN105047633B (zh
Inventor
F·皮施纳
G·贝尔
J·波尔
T·施博特尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN105047633A publication Critical patent/CN105047633A/zh
Application granted granted Critical
Publication of CN105047633B publication Critical patent/CN105047633B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07701—Constructional details, e.g. mounting of circuits in the carrier the record carrier comprising an interface suitable for human interaction
    • G06K19/07703—Constructional details, e.g. mounting of circuits in the carrier the record carrier comprising an interface suitable for human interaction the interface being visual
    • G06K19/07705—Constructional details, e.g. mounting of circuits in the carrier the record carrier comprising an interface suitable for human interaction the interface being visual the visual interface being a single light or small number of lights capable of being switched on or off, e.g. a series of LEDs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0716—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising a sensor or an interface to a sensor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/0775—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna
    • G06K19/07754—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna the connection being galvanic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Credit Cards Or The Like (AREA)
  • Led Device Packages (AREA)

Abstract

本发明涉及一种芯片卡模块，该芯片卡模块能够包括载体，该载体具有第一主表面和与第一主表面对置的第二主表面，其中，该载体能够具有至少一个金属化通孔。该芯片卡模块还能够包括具有多个电触点的接触域，该接触域被设置在载体的第一主表面之上，其中，多个电触点中的至少一个电触点能够与金属化通孔电连接。以及芯片，该芯片被设置在第二主表面之上，其中，该芯片借助于金属化通孔能够与多个电触点中的至少一个电触点电耦合，以及至少一个光电组件，该至少一个光电组件被设置在第二主表面之上并且与芯片导电连接。<pb pnum="1" />

Description

芯片卡模块、芯片卡体、芯片卡和芯片卡制造方法
技术领域
本发明涉及一种芯片卡的模块、一种芯片卡体、一种芯片卡以及一种芯片卡制造方法。
背景技术
集成电路或芯片能够被设置在芯片卡体上或者芯片卡体中，该芯片卡体例如能够具有塑料材料，从而形成芯片卡(也称为“智能卡”)。
芯片卡能够是所谓的“双接口”芯片卡，即芯片卡既能够具有用于将芯片卡与装置(例如读卡器)电连接的接触面结构，又能够具有用于无线通信的装置，该装置例如利用无线电波来使用用于芯片卡的数据交换和能量供应的电磁感应。
具有用于无线数据传输的接口(也被称为无线接口、无接触(CL：contactless)接口或CL连接口，简称“无接触接口”)的芯片能够进一步具有用于显示信息的显示装置(也被称为显示单元)，例如使用多个发光二极管(LEDs)(也被称为LED显示器)的显示装置。
具有集成显示装置的芯片卡能够例如被用于显示密码，该密码被设置用于一次性使用。此类一次性密码能够使得利用银行卡的非现金支付更安全。
此外，一次性密码也能够例如在电子证明(例如在旅行护照或电子个人身份证)中使用。该一次性密码能够是安全标志，该安全标志尤其在要求高安全级别的应用中使用。
为了使得具有显示装置的芯片卡的数据交换也能够借助于接触面结构(也被称为基于接触的接口、接触接口、基于接触的(CB：contactbased)接口或CB连接口，简称“基于接触的接口”)实现，芯片卡被配置有无线接口、接触接口和显示装置、例如是LED显示器。为了芯片卡、也被简称为卡的简单的使用，能够在芯片卡的同一侧设置接触接口的裸露的触点(也被称为接触域域)和显示装置的显示器。
在不同的实施例中，能够提供一种芯片卡，其具有基于无线和接触的通信以及显示的功能。
在不同的实施例中，芯片卡能够具有带有控制装置、例如芯片的第一芯片卡模块、接触接口、带有第二控制装置、例如芯片的第二模块，以及显示装置，并且该第一芯片卡模块和/或第二模块还能够被配置为无线接口。具有显示装置的模块能够被嵌入在芯片卡中。芯片卡模块的控制装置能够被如此设置，使得其能够控制多个安全性相关的过程。这种控制装置也被称为安全控制器。
在不同的实施例中，芯片卡能够具有带有控制装置、例如芯片的芯片卡模块、无线接口和显示装置。此外，该芯片卡能够具有接触接口。接触接口能够具有接触域。控制装置能够与接触域电连接、例如导电连接。该接触域能够被集成到芯片卡模块中。
接触域能够在卡体制作完成之后才与卡体连接，该接触域例如能够是芯片卡模块的一部分。该接触域能够被施加到卡体中的开口中，例如卡体的凹槽中。接触域至在卡体中设置的用于无线通信的天线、也被称为增益天线和/或第二模块的电连接、例如导电连接，能够例如通过提高的接触域域、所谓的“柔性凸起(Flex-Bumps)”的钎焊、焊接或的柔性接触来提供。接触域、例如具有接触域的芯片卡模块能够例如借助于粘合剂、例如胶粘剂被安装在开口或凹槽中。
该开口也能够被称为芯片卡模块容纳区域。此外，在必要时，芯片卡模块能够通过一个或多个电连接端与设置在芯片卡模块的容纳区域中的电触点导电连接，并借助于该电触点与显示装置导电连接。
在不同的实施例中，能够在芯片卡模块中设置第二天线。该第二天线能够具有至芯片的导电连接。第二天线能够被配置使得其电磁感应地耦合到增益天线。换言之，第二个天线能够被如此设置，使得其电磁感应地与增益天线相耦合。换言之，该第二天线能够用于，在第二天线(并且因此导电连接的芯片)和增益天线之间交换信息和能量。由此，能够省略在芯片卡模块和增益天线之间的导电连接，其例如在芯片卡的机械负载下能够断裂。
在不同的实施例中，芯片卡被如此设置，使得其以电磁辐射的形式提供信息，例如借助于显示器，例如借助于在可视波长范围内发光的显示器。显示能够例如借助于显示装置在预先确定的区域内实现，其也被称为光区域。该光区域能够被设置在芯片模块容纳区域旁。该电磁辐射能够由光电组件、例如LED已提供或提供。光电组件能够是芯片卡模块的一部分。光电组件能够与光区域是光耦合的。
在不同的实施例中，芯片卡能够被如此设置，例如通过其使得例如在可视、UV(紫外线)或者红外线光谱范围内光的电磁辐射的射入在预先确定的光区域内，从而使得其接收电磁辐射形式的信息。该芯片卡能够被如此设置，使得被射入的电磁辐射被提供给光电组件、例如光接收器。光电组件能够是芯片卡模块的一部分。该光电组件能够与光区域光耦合。该光电组件能够吸收电磁辐射，并且提供与所吸收的辐射相关联的信号。
在光电组件和光区域之间的光耦合能够借助于光导结构来提供。该光导结构能够层状地形成。在不同的实施例中，LED显示器的显示能够借助于光导结构被投射到光区域。在不同的实施例中，被射入光区域的电磁辐射能够借助于光导结构被投射到光电组件上。光区域能够示例性地如同接触域地被布置在芯片卡的同一侧。在本实施例中，芯片卡的制造成本能够是低的，因为仅需要一个控制装置(代替两个控制装置)并且层状的光导结构能够简便地集成到芯片卡的普通的制造过程中。
此外，芯片卡能够是鲁棒的，因为其没有易断裂的多个导电连接，例如在芯片卡模块和显示装置之间和/或在芯片卡模块和增益天线之间和/或在芯片卡模块和接触域之间。
在不同的实施例中，芯片卡模块具有芯片、接触域，第二天线和至少一个光电组件。
发明内容
在不同的实施例中提供一种芯片卡模块，其能够具有带有第一主表面和与第一主表面对置的第二主表面的载体，其中，该载体能够具有至少一个金属化通孔(Durchkontaktierung)。芯片卡模块能够进一步包括在载体的第一主表面上设置的具有多个电触点的接触域，其中，多个电触点中的至少一个电触点能够与金属化通孔相连接，以及具有在第二主表面上设置的芯片，其中，该芯片借助于金属化通孔与多个电触点中的至少一个电触点电耦合，并且具有至少一个在第二主表面上设置的并且与芯片导电连接的光电组件。
在一个设计方案中，芯片卡模块能够进一步包括与芯片电导通地连接的用于接通天线的天线触点。
在一个设计方案中，芯片卡模块能够进一步包括与天线触点电导通地耦合的第一天线。
在一个设计方案中，第一天线能够被设置在第二主表面之上。
在一个设计方案中，第一天线能够被设置在第二主表面上
在一个设计方案中，芯片卡模块能够进一步包括设置在第二主表面之上的层，其中，该层能够具有第一天线。
在一个设计方案中，光电组件能够是电磁辐射发射组件。
在一个设计方案中，光电组件能够是LED。
在一个设计方案中，光电组件能够是光接收器。
在不同的实施例中提供一种芯片卡体，其能够包括用于容纳芯片卡模块的芯片卡模块容纳区域。该芯片卡体能够具有用于发射或吸收电磁辐射的光区域以及光导结构，该光导结构能够与芯片卡模块容纳区域光耦合，以接收电磁辐射，该电磁辐射能够由芯片卡模块的光电组件发射或吸收，其中，该光导结构能够被设置为，将在芯片卡体内部的电磁辐射传导至第一耦合区域，或者从第一耦合区域传导芯片卡体内部的电磁辐射，该第一耦合区域与光区域相耦合。
在一个设计方案中，光区域能够被设置在芯片卡模块容纳区域旁。
在一个设计方案中，光导结构能够形成为层。
在一个设计方案中，光导结构的表面的至少一部分被反射地涂层。
在一个设计方案中，光导结构能够被如此设置，使得由光导结构接收到的电磁辐射基本上垂直于光导结构的层地碰上。
在一个设计方案中，芯片卡体还能够具有增益天线。
在不同的实施例中提供一种用于制造芯片卡体的方法。该方法能够包括：形成具有用于耦合和/或解耦电磁辐射的第一和第二耦合区域的光导结构，以及借助于在第一聚合物层中形成开口来形成用于容纳芯片卡模块的芯片卡模块容纳区域，在光导区域之上设置第一聚合物层，其中，芯片卡模块容纳区域被如此设置在第二耦合区域之上，使得芯片卡模块容纳区域与第二耦合区域光耦合，以及彼此连接第一聚合物层和光导结构。
在一个设计方案中，光导结构的形成能够包括聚合物层的形成。
在一个设计方案中，聚合物层的形成能够包括压印和/或热压印。
在一个设计方案中，光导结构的形成能够包括聚合物层的涂层。
在一个设计方案中，连接第一聚合物层和光导结构能够包括层叠。
在不同的实施例中提供一种芯片卡。该芯片卡能够包括具有用于容纳芯片卡模块的芯片卡模块容纳区域的芯片卡体和在芯片卡模块容纳区域旁的光区域。该芯片卡能够进一步包括光导结构，该光导结构与容纳区域光耦合以用于接收电磁辐射，该电磁辐射由芯片卡模块的光电组件发射或吸收，其中，该光导结构被设置为，将在芯片卡体内部的电磁辐射传导至耦合区域，或者从耦合区域传导出在芯片卡体内部的电磁辐射，以及芯片卡模块，该芯片卡模块被设置在芯片卡模块容纳区域中。
在不同的实施例中提供一种芯片卡。芯片卡能够包括具有芯片卡模块容纳区域的芯片卡体和光显示单元，以及设置在芯片卡模块容纳区域中的芯片卡模块，其中，芯片卡模块能够包括具有第一主表面和与第一主表面对置的第二主表面的载体，其中，该载体的具有至少一个金属化通孔，以及设置在载体的第一主表面之上的具有多个电触点的接触域，其中，多个电触点中的至少一个电触点与金属化通孔相连接，在第二主表面上方设置的芯片，其中，该芯片借助于金属化通孔与多个电触点中的至少一个电触点电耦合，以及与芯片电耦合的天线。该芯片卡还能够包括具有电磁感应的耦合区域的用于与芯片卡模块的天线电磁耦合的增益天线，以及至少一个与芯片电导通地连接的、并且与光区域光耦合的发光部件，使得由发光部件发射的光借助于光区域输出。
在一个设计方案中，光显示单元能够被设置在芯片卡模块容纳区域旁。
在一个设计方案中，发光部件能够具有第二芯片和与第二芯片导电耦合的第二天线，并且增益天线能够包括用于与第二天线电磁耦合的第二电磁感应耦合区域。
附图说明
在多个附图和下文中进一步描述本发明的多个实施例。
其中：
图1示出了根据不同的实施例的芯片卡模块的截面图；
图2A和图2B示出了根据不同的实施例的芯片卡的截面图；
图3A和图3B示出了根据不同的实施例的芯片卡的单个结构的透视图；
图4示出了全反射的示意图；
图5A示出了根据不同的实施例的芯片卡的截面图；
图5B示出了根据不同的实施例的芯片卡的顶视图；以及
图6示出用于制造芯片卡的方法的流程图。
具体实施方式
在以下详述中参照所附附图，这些附图形成部件且其中示出特殊的实施方式以进行说明，本发明能应用于这些实施方式中。在这方面，参照所示附图的方向来使用方向术语，例如“上”、“下”、“前”、“后”、“正面”、“反面”。因为多个实施方式的多个组件能够定位在多个不同的方向上，所以这些方向术语有助于说明且绝对不限于方式。应该理解，能够使用其他实施方式并且进行结构或逻辑改变，而不脱离本发明的保护范围。应该理解，只要没有特别的其他说明，在此所述的不同的示例性的实施方式的特征能够相互结合。因此下述详细的说明不应以限制的含义去理解，且本发明的保护范围由所附的权利要求书限定。
在本说明书的范围内使用概念“连接”、“接通”以及“耦合”来说明不仅直接的而且间接的连接、直接的或间接的接通以及直接的或间接的耦合。为了方便，在附图中相同的或相似的元件以相同的附图标记示出。
光电组件能够是电磁辐射发射组件或电磁辐射吸收组件。电磁辐射发射装置能够例如是发光二极管(LED，来自于英文术语“发光二极管”)。电磁辐射吸收组件能够例如是光接收器。
概念“透明”或“透明层”能够在不同的实施例中被理解为，层对于电磁辐射是可渗透的，例如对于在紫外线波长范围内的(UV，从约50纳米至约380纳米)、可视波长范围内的(从约380nm至约780nm)和/或在红外线波长范围内的(IR，从约780纳米至约1毫米)电磁辐射，或者至少在可视波长范围内的部分范围中，其中，在结构(例如层)中耦合的光基本上无散射或光转换地也从结构(例如层)中解耦。
在下文中，对于在UV、可视和/或IR波长范围内电磁辐射也使用概念“光”。只要未另作说明，电磁辐射应当不被限制在从大约50nm至大约1mm的范围中的部分范围内，例如不被限制在可视波长范围内。
在图1示出了根据不同的实施例的芯片卡模块的截面图
在不同的实施例中，芯片卡模块100能够包括具有第一主表面105和与第一主表面对置的第二主表面107的载体106以及芯片102。芯片卡模块100还能够包括其它结构，其与芯片102一起使用，例如接触、保护或支撑结构等。
在不同的实施例中，载体106能够包括介电材料或基本上由例如塑料材料、例如聚合物组成。
在不同的实施例中，芯片102能够包括硅主层、例如硅基底或硅晶片。芯片102上的硅主层能够具有从约10μm至约200μm的范围的厚度，例如从约30μm至约80μm，例如在大约50μm的范围内，例如厚度小于或等于50μm，例如48μm。
芯片102能够被布置在载体106的第二主表面107之上。
此外，芯片102能够包括至少一个金属层。
芯片102能够包括至少一个芯片触点120。
在不同的实施例中，芯片102能够具有至少一个集成电路、电子电路，存储器芯片或RFID芯片(用于借助于电磁波进行识别的芯片，相应的英文术语“射频识别”的缩写)、或任意其它类型的芯片。
在不同的实施例中，芯片卡模块100能够包括具有多个电触点116的接触域116。多个电触点116能够以多行和多列的形式来布置，例如作为分别具有两列的两行、分别具有两列的三行等。多个触点116能够例如根据标准ISO7816来设置。
多个触点116能够包括导电材料或基本上由例如金属、金属合金、金属材料或金属化合物构成。多个触点例如能够具有至少一种金属，该至少一种金属例如为铜、铝、金、银、铂、钛、镍、锡、锌、铅或任意一种非金属的、导电的材料，例如，石墨。
多个触点116能够具有从约100μm至约15mm的范围内的横向尺寸，例如从约500μm至约5mm，例如约2.5mm。
多个触点116能够借助至少一个芯片触点122中的一个或多个与芯片102电连接。
此外，多个触点116能够被布置在芯片模块100的第一主表面105之上，即一个或多个触点116能够是裸露的。换言之，多个触点116能够被如此布置在第一主表面105之上，使得其从芯片模块100的外侧是可访问的。
在不同的实施例中，载体106包括至少一个金属化通孔112，其也被称为通孔112。该金属化通孔112能够包括导电材料或基本上由导电材料构成。
芯片102能够通过至少一个金属化通孔112与多个触点116中的至少一个导电连接。该芯片102例如能够借助于电的芯片触点120和借助于金属化通孔112与多个触点116中的至少一个导电连接。换言之，用于提供芯片卡模块的基于接触的通信的功能的芯片102能够与接触域116导电连接。尽管图1仅示出金属化通孔112，该载体106能够具有根据需要的多个金属化通孔112，以使得设置有多个触点116的芯片102与接触域116导电连接。
在不同的实施例中，芯片卡模块100能够包括金属层114、例如结构化的金属层114。金属层114能够被布置在载体106的第二主表面107之上。该芯片102能够例如借助于多个芯片触点122中的一个或多个与金属层114导电连接、例如焊接。
在不同的实施例中，芯片卡模块100能够包括天线108(也称为第一天线108)、设置在天线108和金属层114之间的电介质层109a。天线108能够被布置在载体106的第二主表面107之上。例如，天线108能够被布置在载体106的第二主表面107上，或者天线108能够被基本上完全嵌入电介质层109a中，该电介质层被布置在载体106的第二主表面107之上。天线108能够被布置在一个平面中，该平面基本上平行于第二主表面107地延伸。能够由天线108延伸的主表面能够被设置在第二主表面107和金属层114之间。
天线108能够包括导电材料，例如金属，例如铝。
天线108能够借助于在载体106上或上方的金属层的形成以及金属层的蚀刻已形成或被形成。
在不同的实施例中，电介质层109a和如有必要的情况下的电介质层109b包括介质，例如聚合物，例如硅树脂、聚对苯二甲酸乙酯(PET)、聚氯乙烯(PVC)或聚碳酸酯(PCB)。
电介质层109a能够具有粘合剂、例如胶粘剂，例如硅酮。天线108能够例如在电介质层109b上形成并且借助于粘合剂109a被施加在载体106上。
在不同的实施例中，天线108能够包括单个导电线或基本上由单个导电线构成。该天线108能够如此设置在层中，使得其围绕区域、例如围绕矩形或正方形的区域形成。在不同的实施例中，天线108，如图1所示，在多个、例如两个或三个导线中围绕矩形或正方形区域已形成或被形成。
在不同的实施例中，电介质层109a和/或电介质层109b具有至少一个金属化通孔110。该金属化通孔110能够包括导电材料或基本上由导电材料构成。
芯片102能够借助于至少一个金属化通孔110与天线108导电连接。该芯片102能够借助于电的芯片触点120和借助于金属化通孔110与天线108导通连接。换言之，芯片102可与天线108导电连接，以用于提供芯片卡模块与芯片卡体一起的无线通信的功能，在芯片卡体中能够设置增益天线并且天线108能够与该增益天线电磁感应地相耦合(在图1中未示出，但是参见例如图2)。虽然在图1中仅示出了一个金属化通孔110，一个或多个电介质层109a、109b，能够根据需要具有多个金属化通孔110，以使得芯片102与天线108导电地并且功能性地相连接。
在不同的实施例中，芯片卡模块100能够包括至少一个光电组件104。该至少一个光电组件104能够被布置在第二主表面107之上。
该至少一个光电组件104能够包括至少一种组件触点121。
该芯片102能够借助于至少一个组件触点121与光电组件104导电连接。例如，芯片102能够借助于至少一个芯片触点120、借助于金属层114并且借助于至少一个组件触点121与光电组件104导电连接。
在不同的实施例中，芯片卡模块100能够被如此构成，使得天线108和金属层114不被布置在分离的多个层中或由分离的多个层构成，而是由一个共同的金属层构成(未示出)。这例如当芯片102的表面足够小时是可能的，该芯片需要至少一个光电组件104和相应的用于芯片102和光电组件104的导电接触的金属，以在围绕天线108设置的区域中安置该芯片。天线108的远离芯片102的端部的导电耦合能够例如借助于触点实现，该触点能够被设置在接触域116的层的第一主表面105之上，例如借助于触点和多个金属化通孔112。
在不同的实施例中，至少一个光电组件104能够被如此设置在第二主表面107之上，使得光电组件104的有源面、即光电组件104的被设置用于发射电磁辐射或者例如借助于检测层吸收电磁辐射的面与第二主表面107对置。
在不同的实施例中，至少一个光电组件104被设置为发射电磁辐射。例如，该光电组件104能够是或者具有无机的或有机的发光二极管。
在不同的实施例中，至少一个光电组件104被设置为吸收电磁辐射以及提供与所吸收的辐射相关联的信号。例如，光电组件104能够是光接收器(也被称为光检测器)，例如光电二极管、光电阻器或太阳能电池。
芯片卡模块100能够包括多个光电组件104。该些光电组件104能够以预先确定的布置、例如被布置在第二主表面107之上。在发射光电组件104的情况下，芯片卡模块能够被如此设置，使得借助于多个光电组件104中的单个或者所有光电组件104的有针对性的控制显示预先确定的符号，例如号码。这能够为安全性应用用于显示由芯片102提供的、例如生成的号码、号码组合或者号码序列。
多个光电组件104能够发射不同波长的光，例如多个光电组件104中的至少一个光电组件104能够被设置为发射绿光，并且多个光电组件104中的至少另一个光电组件104能够被设置为发射红光。这能够实现象征性地显示由芯片102提供的状态，例如由绿色的发射光电组件104提供的绿光用于无错误的状态，而由红色的发射光电组件104提供的红光用于存在错误。多种颜色、单色或多色的图形或符号、字母或类似的任意其它组合也是可能的。
在不同的实施例中，由光电组件104发射的辐射的波长能够位于可视的光谱范围之外，例如在UV或者红外线范围。在这种情况下，能够提供用于合适的检测器的显示，可示出的符号能够对应于关于在可视的光谱范围内显示的符号等。
在不同的实施例中，至少一个光电组件104的发射在显示的显示时间间隔中能够是静态的。换言之，该芯片102能够如此控制至少一个光电组件104，使得其发射电磁辐射，并且在达到预先确定的显示时间之后结束光电组件104的控制或者如此控制光电组件104，使得其结束电磁辐射的发射。
在不同的实施例中，至少一个光电组件104的发射在显示的显示时间间隔中能够是动态的。换言之，该芯片102能够如此控制至少一个光电组件104，使得其在显示时间间隔期间根据时间变化地发射电磁辐射、例如闪烁，或者在多个光电组件104的情况下如此显示符号的时间顺序、例如号码的顺序。在显示时间间隔结束时，芯片102能够结束光电组件104的控制或者如此控制光电组件104，使得其结束电磁辐射的发射。此外，能够将动态显示变化为静态显示，反之亦然。
在不同的实施例中，多个光电组件104以预先确定的结构来布置，该多个光电组件能够被设置为吸收电磁辐射并且提供与所吸收的辐射有关的信号，以下称为光接收器。这能够实现，借助于光接收器结构检测出现的结构化的电磁辐射。该电磁辐射能够例如在设置光接收器的面中被结构化，例如借助于照射的(也称为亮的)和非照射的(也称为暗的)区域结构化为符号，或者借助于以不同波长的电磁辐射照射的区域。例如，能够实现在光接收器结构上成形的字母、号码或图形的检测。
至少一个光接收器104能够被设置用于，获取由其吸收的电磁辐射的时间动态，并且提供相关的信号。例如，光接收器104被设置为，在存在照射状态的获取时间间隔期间，在照射状态中电磁辐射落入光接收器104中，例如向芯片102提供不同于非照射状态下的另一个信号，在非照射状态下没有电磁辐射落入光接收器。该光接收器104能够被如此设置，使得其获取吸收的辐射的强度并且例如向芯片102提供相关的信号
此外，至少一个光接收器104能够被设置用于，获取不同的波长的电磁辐射并且提供相关的信号。该相关的信号例如能够如此设置，使得区分不同波长的电磁辐射，例如用于预先确定的数量的波长范围。相关的信号能够例如如此设置，使得共同获取不同波长的电磁辐射，从而仅为共同的波长范围提供信号。
至少一个光接收器104能够被设置用于，获取仅一个波长或者仅一个波长范围(例如仅红光、仅绿光或者仅UV辐射)的电磁辐射并且提供相关的信号。在存在多个光接收器104的情况下，多个光接收器能够被设置用于获取相同的波长范围的电磁辐射，或者其能够被设置用于，获取不同的波长的至少部分电磁辐射。例如，一个或多个光接收器104能够被设置用于获取绿光，并且一个或多个光接收器104能够被设置用于获取红光。
在不同的实施例中，多个光电组件104包括至少一个发射光电组件104和至少一个光接收器104。换言之，芯片卡模块100能够被设置既用于发射还吸收电磁辐射。
在不同的实施例中，芯片卡模块100能够包括封装118。该封装118能够被布置在第二主表面107之上。能够如此设置该封装118，使得其封装芯片102和/或至少一个光电组件104和/或金属层114。换言之，能够如此布置封装层118，使得其在封装芯片102和/或至少一个光电组件104和/或金属层114的裸露的部分和/或面之前基本上完全地包围。封装层118能够保护芯片102和/或光电子组件104和/或金属层114和/或在芯片102和金属层之间的以及在芯片102和天线108之间的导电连接，例如不受机械作用、潮湿等。
封装层118能够包括聚合物、例如透明的聚合物、例如硅树脂。该封装层118能够对于单个或多个波长的电磁辐射是可穿透的或者基本上可穿透的，该电磁辐射由光电组件104发射或吸收。
封装层118能够借助于浇注和固化被安装在第二主表面107之上。
在不同的实施例中，封装层118能够包括多个单独的子层。例如，封装层118的第一子层已或被直接安装到第二主表面107上并且如此远地在第二主表面107的方向上远离地延伸，使得光电组件104的有源面与第一子层保持空着。封装层118的第二子层能够已或被间接安装到第二主表面107之上，例如在第一子层上或上方。该第二子层能够如此远地在远离第二主表面107的方向上延伸，使得光电组件104的有源面由第二子层覆盖。在该示例中，仅为第二子层使用透明的材料。用于第一子层的材料能够根据其他参数选择，例如热导率、密合性、稳定性/弹性、成本等。
图2A和图2B示出了根据不同的实施例的芯片卡200、300的截面图。
在不同的实施例中，在图2A和图2B中示出的芯片卡200、300能够具有芯片卡体150或160，其分别具有第一卡侧146、与第一卡侧146对置的第二卡侧148和四个连接两个卡侧146、148的侧表面154，以及芯片卡模块100。芯片卡体150、160还能够包括芯片卡模块容纳开口144。该芯片卡模块100能够被设置在芯片卡模块容纳开口144中。该芯片卡模块100能够例如借助于粘合剂130、例如借助于透明的粘合剂130、例如透明的胶黏剂130、例如透明的热胶黏剂130被设置在芯片卡模块容纳开口144中。
在不同的实施例中，芯片卡模块100能够对应于在图1中示出的芯片卡模块100。
在不同的实施例中，芯片卡体150、160能够具有第一聚合物层142。第一聚合物层142能够具有聚合物或基本上由聚合物构成，例如热塑性塑料。该聚合物例如能够是PCB、PET和PVC的组中的一种。第一聚合物层142能够具有单一的层。第一聚合物层142能够具有由两层或多层组成的层堆。
在不同的实施例中，第一聚合物层142能够具有开口144。该开口144能够如此构造在第一聚合物层142中，使得芯片卡模块、例如结合图1A描述的芯片卡模块100设置在其内。
在不同的实施例中，芯片卡体150、160能够具有增益天线122。能够如此设置增益天线122，使得其能够接收和发送用于与外部装置进行无线通信的电磁信号，例如借助于电磁感应耦合。此外，能够如此设置增益天线122，使得其与天线108无线地、例如借助于电磁感应耦合地通信。
在不同的实施例中，增益天线122能够设置在第一聚合物层142上或上方。
增益天线122能够被布置在层上，该层基本上平行于第一卡侧146和/或向第二卡侧148延伸。
增益天线122能够具有导电材料，例如金属，例如铝。
增益天线122能够借助于在第一聚合物层142上或上方的金属层的形成或金属层的蚀刻而已形成或被形成，或者其能够例如已或被印制在第一聚合物层142上。
在不同的实施例中，增益天线122能够已形成或被形成在层堆的一层上或上方，该层堆是第一聚合物层142的一部分，并且层堆的多个层能够在形成天线122之后已或被如此堆叠和/或相互连接，使得天线122位于层堆的内部，即位于第一聚合物层142的内部。
增益天线122能够至少部分地(以122、121标记)被布置在芯片卡体150、160的边缘区域，即在芯片卡体150、160的多个侧表面154旁。增益天线122能够至少部分地(以122、123标记)被构造在芯片卡模块100附近。因此，增益天线122能够形成用于电磁感应地耦合天线108的第一电磁感应耦合区域。
在不同的实施例中，芯片卡体150、160能够具有光导结构132。能够如此设置该光导结构132，使得其将电磁辐射或者光传导至其内部。
所述光导结构132能够被配置为一个层。所述光导结构132能够包括面向第一卡侧146的第一主侧131和与第一主侧对置的第二主侧133，以及多个侧表面，其基本上平行于(主)光导方向地相互连接第一主侧131和第二主侧133，以及多个端面，其基本上垂直于(主)光导方向地相互连接第一主侧131和第二主侧133。该光导结构132能够如此设置在芯片卡体150、160中，使得第一主侧131和/或第二主侧133基本上平行于第一卡侧146和/或第二卡侧148地延伸。该光导结构132能够例如形成芯片卡体150、160的基本上完整的层。在不同的实施例中，光导结构132能够形成芯片卡体150、160的层的一部分。在不同的实施例中，在光导结构132中的光导基本上横向地、即基本上平行于第一主侧131和/或第二主侧133地实现。在不同的实施例中，在光导结构132中的光导基本上垂直于第一主侧131和/或第二主侧133地实现。
在不同的实施例中，光导结构132的材料包括聚合物或基本上由聚合物构成，例如透明的聚合物，例如热塑性塑料，例如多氯联苯，例如在光质量中的多氯联苯。光导结构132能够例如包括扩散膜
光导结构132能够在一个方向上具有从大约5mm至大约86mm的长度，例如从大约10mm至大约50mm，电磁辐射基本上在该方向上传导。该光导结构132能够在横向的、与长度方向垂直的方向上具有从大约5mm至大约86mm的宽度，例如从大约10mm至大约50mm。在不同的实施例中，光导结构132的最大长度和最大宽度能够对应于芯片卡体150、160的长度和宽度。换言之，芯片卡主体150、160的层能够由光导结构132形成或基本上由光导结构132构成。在不同的实施例中，光导结构132的长度和/或宽度能够小于芯片卡主体150、160的长度或宽度。换言之，芯片卡主体150、160的层的仅一部分由光导结构132形成或基本上由光导结构132构成。
该光导结构132能够具有从大约0.1mm至大约0.76mm的宽度，例如从大约0.2mm至大约0.6mm。
在不同的实施例中，光导结构132能够具有多个用于光耦合的耦合区域240、244(例如参见图3A和图3B)。换言之，耦合区域240、244能够是光导结构132的一部分。耦合区域240、244能够被如此设置，使得电磁辐射、例如在可视、UV和/或红外线波长范围内的电磁辐射能够穿过耦合区域耦合至光导结构132和/或能够穿过耦合区域从光导结构132中解耦。
多个耦合区域240、244中的至少一个耦合区域240、也被称为第二耦合区域240，能够与至少一个光电组件104光耦合，并且在物理上和光学上比多个耦合区域240、244中的其他耦合区域244更靠近光电组件104。第二耦合区域240能够例如直接地、例如借助于物理连接与光电组件104光耦合。在不同的实施例中，第二耦合区域240能够间接地、例如借助于层124、例如透明的层124，例如借助于透明的粘合剂124与光电组件104光耦合。
多个耦合区域240、244中的至少一个耦合区域244、也被称为第一耦合区域244，能够与用于发射或接收电磁辐射的光区域140光耦合，并且在物理上和光学上比多个耦合区域240、244中的其他耦合区域240更靠近光区域140。例如，第一耦合区域244能够直接地、例如借助于物理连接与光区域140光耦合。在不同的实施例中，第一耦合区域244能够间接地、例如借助于透明的中间结构138，与光区域140光耦合。透明的中间结构138能够被视作第二光导结构，其传输但不反射光。
因此，至少一个光电组件104、第二耦合区域240、光导结构132、第一耦合区域244和光区域140能够光耦合。换言之，至少一个第一耦合区域244与至少一个第二耦合区能够借助于光导结构132分别彼此光耦合、例如光连接。在此，第一耦合区域244和第二耦合区域240中的每一个耦合区域能够用于耦合光，并且第一耦合区域244和第二耦合区域240中的另外的耦合区域能够用于解耦光。哪个耦合区域被称为第一或第二耦合区域244、240能够由此得出，该耦合区域在空间上和/或关于光通过芯片体150、160的耦合的光元件的路径是较临近于光区域140(这将被称为第一耦合区域244)，还是较临近于光电组件104(这将被称为第二耦合区域240)。
在不同的实施例中，通过光导结构132能够基本上无换向地传输光，光导结构132能够传导光。在不同的实施例中，通过光导结构132将光在光导结构内部换向、例如反射，光导结构132能够传导光。
例如，能够如此配置该光导结构132，使得在其内部耦合、例如射入的光至少在光导结构132的主侧131、133的部分区域处转向至该光导结构132的内部。
在光导结构132的主侧131、133的光的换向例如能够借助于反射实现，例如当光导结构132被设置具有反射层时，例如具有金属层，例如具有铝、银或金中的至少一个的层或基本上由此构成的层。该金属层例如能够借助于气相沉积或溅射已施加或被施加。金属层能够具有从大约1nm至大约20nm的范围内的厚度、例如从而大约2nm至大约10nm。能够如此设置该金属层，使得在耦合区域240中不存在金属层。该金属层能够在光导结构132的耦合区域240中未形成或不被形成，或者在形成金属层之后，该金属层能够在耦合区域240中被重新去除，例如借助于激光。如果在光导结构132中的光的传导借助于金属层、即借助于反射实现，设置在光导结构的第一主侧和芯片卡模块容纳区域144之间的层124能够至少在该区域是透明的，该区域例如在光耦合光导结构132前和/或在从光导结构中解耦之后被光透射。相反地，设置在光导结构132的第二主侧和第二卡侧148之间的层124不需要是透明的。
在光导结构132的主侧131、133处的光的换向能够借助于全反射实现，例如当光导结构132的材料具有比该层的材料更高的折射指数，该层在物理上与光导结构132的第一和第二主侧接触，例如多个层124。多个层124能够是多个透明的层124。换言之，能够如此选择光导结构132和多个透明层124的材料，使得光导结构132的折射指数n1高于多个透明层124的折射指数n2。例如，光导结构132的折射指数n1能够是多个透明层124的折射指数n2的多倍，即其能够符合n1＝a*n2。因数a能够例如位于从大于1.05至2的范围，例如从1.1至1.5的范围。图4示出了全反射的原理(参见说明)。光导结构132的结构的构造结合图3A和图3B地描述。
在不同的实施例中，芯片卡体150、160能够具有至少一个换向几何图形134。能够如此设置该至少一个换向几何图形134，使得其将耦合的、例如射入的光换向入光导结构132。这在图2A和图2B中分别示出为光束128。耦合的光的换向借助于换向几何图形能够例如在光借助于光导结构132传导之前实现，以使得光换向到一个方向上，该方向使得借助于光导结构132的传导(例如借助于在光导结构132内部的全反射)成为可能，或者在借助于光导结构132的光的传导之后，以使得光从光导结构132例如在至光区域140的方向上或者在至光接收器104的方向上的解耦成为可能。
光电组件104能够例如在芯片卡模块100中如此布置，使得光的辐射或获取通过芯片卡模块100的侧表面并且通过开口144的侧壁实现。光导结构132能够被如此设置，例如，在第一聚合物层142中，以在其端侧接收光，例如从光电组件104向芯片卡模块100的侧表面和向开口144的侧壁的方向辐射的光。光导结构132、光电组件104和开口144的这样的结构能够用于，使得光导结构132从其端侧将光辐射至开口144的侧壁和芯片卡模块100的侧表面的方向，从而光电组件104能够获取从光导结构132的端侧辐射的光。
在临近光区域140的光导结构132的端部能够设置至少一个换向几何图形134。能够如此设置该换向几何图形134，使得将借助于在光导结构132中的全反射基本上平行于第一和/或第二卡侧146、148传导的光换向至其他方向，例如至相差大约90度的不同的方向，例如至第一卡侧146，在该第一卡侧也能够设置接触域116。因此，光导结构132能够借助于在光导结构132的仅一端(临近于光区域140的端)处的换向几何图形134被设置用于，借助于也设置在第一卡侧146上的光区域140在同样的卡侧148上提供显示，如同接触域116。适用地，该示例也适用于，光通过光区域140耦合至光导结构132、例如射入，在换向几何图形134处换向，通过开口144的侧壁和芯片卡模块100的侧表面继续传输至光电组件104，并且由光电组件104获取。
在不同的实施例中，如在图2B中所示，光导结构132借助于在光导结构132的仅一端处的(临近于光电组件的端)、例如在光导结构132的端面的换向几何图形134被设置用于，借助于在卡体150的多个侧表面154中的一个处的光区域140提供显示。为了该目的，光能够从光电组件104在至开口144的底面的方向上辐射，经由第一主侧131进入光导结构132，在换向几何图形134处换向，该换向几何图形134能够提供反射，例如以光束的大约45度角(例如如此，使得在落入换向几何图形的光束和射出的光束之间形成90度角)，使得该光基本上横向地传导，并且在光导结构132的端面，其能够形成芯片卡体160的侧表面154的一部分或者能够临近侧表面154，由光导结构132并且通过光区域140由芯片卡300射出。适用地，该实例也能够适用于相反的光束方向，即用于，光通过在侧表面154处设置的光区域140通过其端面耦合入光导结构132，例如射入，在换向几何图形134处换向，通过开口144的底面和芯片卡模块100的主表面继续传输至光电组件104并且由光电组件104获取。该光区域140能够在该实例中例如临近芯片卡模块容纳区域144地设置，并且因此临近接触域116、在芯片卡体160的侧表面154上设置。
在不同的实施例中，芯片卡体150、160能够具有多于一个的换向几何图形134。例如，如在图2A中示出的芯片卡体150具有相应的至少一个换向几何图形134，其在借助于光导结构132传导之前或之后将光换向。多于一个换向几何图形134的组合能够例如大于180度地将光换向。例如，换向几何图形134的这种成对的设置(其例如能够如上面的描述地设置，使得落入每个换向几何图形的光获得约90度的换向，并且能够进一步如此彼此设置，使得换向被叠加至大约180度)能够实现，光区域140临近在第一卡侧146上的芯片卡模块容纳区域144地设置。例如芯片卡模块100能够如此设置在芯片卡模块容纳区域144中，并且因此设置在光区域140旁，使得至少一个光电组件104、例如LED104，以基本上至第二卡侧148的方向辐射光。借助于大约180度的换向，LED104的光能够通过设置在第一卡侧146上的芯片卡模块容纳区域144旁的光区域140被解耦、例如辐射。
在不同的实施例中，换向几何图形134例如能够成对地设置，使得光区域140能够设置在第二卡侧148上。该光区域140在此能够位于第二卡侧148的部分区域中，该部分区域不或基本上不位于芯片卡模块144的下方。换言之，光导结构132能够用于，将在至第二卡侧148的方向上实现的发射转移到第二卡侧148上，使得光耦合的光区域140不直接位于LED140的下方，该发射由芯片卡体通过该光区域140实现。
在不同的实施例中，芯片卡体150、160具有至少一个掩膜136。该掩膜136能够被设置为层状。该掩膜136能够被设置在第一耦合区域244和光区域140之间。该掩膜136能够由不透明的材料构成或者具有不透明的材料，例如对于在UV、可视和IR波长范围内的电磁辐射是不透明的，或者对于这些区域的至少部分区域是不透明的。
该掩膜136能够被结构化。例如，该掩膜能够具有至少有一个开口(例如参见图3A和图3B)，该该开口中，掩膜136的材料被去除或未形成。在至少一个开口中，该掩膜对于电磁辐射能够是透明的，该电磁辐射由掩膜136的材料阻止。当存在多个开口时，该掩膜以符号的形式设置，例如作为用于号码的掩膜。在图3A和图3B中形成掩膜的示例，多个开口的设置模仿号码“8”的轮廓，使得从0至9的所有号码的风格显示都是可能的。
该掩膜136能够例如由非透明的材料形成或主要由非透明的材料构成，并且至少一个开口例如能够通过冲压已形成或被形成。
掩膜136能够由透明材料或者主要由透明材料构成，并且至少一个开口例如如此地已构成或被构成，使得在掩膜136的透明材料上施加非透明材料，例如已涂层或被涂层，其中，该开口不涂层有非透明材料，或者非透明材料在施加后又被去除。
在不同的实施例中，掩膜136能够被用于，阻止光从光区域140中解耦，该光能够在不期望的位置从光区域140中射出，例如在不能够属于待显示的符号的位置。换言之，掩膜136能够被用于，将来自光区域140的光的解耦限制在掩膜136的至少一个开口处。
掩膜136能够被构造为单层的。该掩膜136能够包括多个掩膜部分或者由多个掩膜部分组成，和/或掩膜136能够由多个掩膜层组成。
在不同的实施例中，芯片卡体150、160能够具有至少另一个掩膜(未示出)。该另一个掩膜能够被设置在第二耦合区域240和光电组件104之间。
该另一个掩膜能够类似于掩膜136(例如关于材料、制造、形状等)。该另一个掩膜能够例如用于，将从光电组件104中发射的光仅通过不期望的区域、例如通过光导结构132，从芯片卡体中解耦。
另一个掩膜能够例如通过光导结构132的金属涂层来形成或者被形成。
芯片卡模块100能够已或者被如此设置在开口144中，使得芯片卡模块100的接触域116朝向芯片卡体150、160的第一卡侧146。该芯片卡模块100能够已或者被如此设置在开口144中，使得芯片卡模块100的接触域116不或者基本上不在朝向第一卡侧146的芯片卡体150、160的外表面、例如第一聚合物层142的表面或者设置在第一聚合物层之上的表面之上的额外的层152、例如由聚合物组成的薄的保护层152上凸出。换言之，开口144能够具有横向的尺寸，其足够大，因此芯片卡模块100能够被设置在其内，并且第一聚合物层、或者必要时能够具有第一聚合物层142以及必要时额外的层152和/或能够具有开口144的一个或多个额外的层的层堆，能够具有厚度，该厚度足够使得芯片卡模块100被设置在其中，从而接触域116基本上与朝向第一卡侧146的芯片卡体150、160的最外的表面平面地闭合。
在不同的实施例中，该接触域116能够裸露地放置，即该芯片卡200从外面是可接触的。
能够如此设置芯片102，使得其通过接触域116的反应于电导通的接触、例如通过电导通的接触传输的信号来控制或者调节至少一个光电组件104。在发射的光电组件、例如LED的情况下，该芯片能够如此控制例如至少一个光电组件104中的一个或多个，使得它/它们发射光。在吸收的光电组件、例如光接收器的情况下，该芯片能够如此控制例如至少一个光电组件104中的一个或多个，使得它/它们准备接收光并且提供对应于吸收的光的获取信号。
此外，能够如此设置该芯片102，使得其反应于通过电磁感应耦合、例如通过增益天线122和天线108传输的信号地控制或者调解至少一个光电组件104。在发射的光电组件的、例如LED的情况下，该芯片能够如此控制例如至少一个光电组件104中的一个或多个，使得它/它们发射光。在吸收的光电组件、例如光接收器的情况下，该芯片能够如此控制例如至少一个光电组件104中的一个或多个，使得它/它们准备接收光并且提供对应于吸收的光的获取信号。
在图2A和2B示出的光束128能够是光的一部分，该光束由于光电组件104的控制通过芯片102从光电组件104发射或者吸收。
在图2A中示出了用于两个可能的光束方向的光束128的路径(通过双箭头表示)。
对于发射的光电组件104(例如LED)得到下面的光路径：该光束128能够例如从光电组件104以至第二卡侧148的方向发射，并且通过芯片卡模块100的封装层118、透明的粘合剂和透明的层124借助于第二耦合区域240耦合入光导结构132，其中，光束128能够经由第一耦合区域240大约垂直于光导结构132的第一主侧地通过地移动。于是光束128能够由换向几何图形134换向约90度，使得光束128大于平行于光导结构132的第一和第二主侧131、133地移动，其中，然而该光束128能够包含平行于主侧131、133的这种(小的)角度，使得其能够在光导结构128中在第一和/或第二主侧131、133处反射或者全反射。在碰到另一个换向几何图形134的情况下，该光束128又换向大于90度，使得于是光束128几乎垂直于第一和第二主侧131、133并且垂直于第一和第二卡侧146、150地移动。该光束128能够借助于第一耦合区域244从光导结构132中解耦并且经由透明层124、透明中间层138、掩膜136和透明的保护层156移动至光区域140，在此光束128能够从芯片卡体150中解耦。
对于吸收的光电组件104(例如光接收器)得到下面的光路径：该光束128能够例如在光区域中经由透明的保护层156耦合入芯片卡体150。该光束128于是能够通过掩膜136、透明的中间结构138和透明的层124借助于第一耦合区域244耦合入光导结构132中，其中光束128能够大约垂直于光导结构132的第一主侧131地穿过耦合区域244。于是光束128能够从换向几何图形134大于换向90度，使得光束128几乎平行于光导结构132的第一和第二主侧131、133地移动，其中，然而光束128能够包含平行于主侧131、133的这种(小的)角度，从而其能够在光导结构128中在第一和/或第二主侧131、133处反射或者全反射。在碰到另一个换向几何图形134的情况下，该光束128再次换向大约90度，使得光束128于是几乎垂直于第一和第二主侧131、133并且垂直于第一和第二卡侧146、150地移动。该光束128能够通过第二耦合区域240从光导结构132中解耦并且通过透明层124、粘合剂层130和封装层118移动至光导组件104(例如光接收器)，在此，其能够由光导组件104吸收并且获取。
在图2B中还示出了用于两个光束方向的光束128的路径。
对于发射的光电组件104(例如LED)得到下面的光路径：该光束128能够例如从光电组件104以至第二卡侧148的方向发射，并且通过芯片卡模块100的封装层118、透明的粘合剂和透明的层124借助于第二耦合区域240耦合入光导结构132，其中，光束128能够经由第一耦合区域240大约垂直于光导结构132的第一主侧地通过地移动。于是光束128能够由换向几何图形134换向约90度，使得光束128几乎平行于光导结构132的第一和第二主侧131、133地移动，其中，然而该光束128能够包含平行于主侧131、133的这种(小的)角度，使得其能够在光导结构128中在第一和/或第二主侧131、133处反射或者全反射。在光导结构的端侧，其能够形成芯片卡体160的侧表面154的一部分，光束128能够通过光区域140从光导结构132和芯片卡体160中解耦。
对于吸收的光电组件104(例如光接收器)得到下面的光路径：该光束128能够例如在光区域140中在芯片卡体160的侧表面154处耦合入光导结构100。光束128能够几乎平行于光导结构132的第一和第二主侧131、133地移动，其中，然而光束128能够包含平行于主侧131、133的这种(小的)角度，从而其能够在光导结构128中在第一和/或第二主侧131、133处反射或者全反射。在碰到换向几何图形134时，该光束128换向大约90度，使得光束128于是几乎垂直于第一和第二主侧131、133并且垂直于第一和第二卡侧146、150地移动。该光束128能够通过第二耦合区域240从光导结构132中解耦并且通过透明层124、粘合剂层130和封装层118移动至光导组件104(例如光接收器)，在此，其能够由光导组件104吸收并且获取。
除了上述的多个层外，芯片卡主体150、160能够具有一个或多个另外的层，例如保护层、可印刷层、透明层、粘合剂层、粘合中间层，防护等。
在非透明层的情况下，多个层能够在其应当是透明的区域中以这种方式处理，使得其在该些区域是透明的。例如，该些层能够在那些区域已冲压或被冲压，并且必要时以透明的材料、例如透明的聚合物已填充或被填充。该透明材料能够与非透明层一样，在芯片卡的连接的过程期间、例如在层叠过程期间与相邻的多个层连接。
在图3A中，在图2A中示出的芯片卡200和芯片卡体150的不同的实施例作为芯片卡200或芯片卡体150的单个结构的透视图示出。
在图3B中，芯片卡400和芯片卡体的不同的实施例作为芯片卡或者芯片卡体的单个结构的透视图示出，其中，芯片卡和芯片卡400的芯片卡体基本上能够对应于在图3A中示出的多个结构，不考虑光电组件、第二耦合区域240和光导路径242的结构。示出的和未示出的结构、材料等能够对应于与图2A一同描述的结构、材料等。
如图3A和3B所示，芯片卡体150能够分别具有多个第一耦合区域244和/或第二耦合区域240。多个耦合区域中的每个能够隶属于一个换向几何图形134，使得芯片卡体150能够具有多个换向几何图形134，该些换向几何图形借助于光导结构132换向在传导前的光，和/或多个换向几何图形134，该些换向几何图形借助于光导结构132换向在传导后的光。
每个第一耦合区域244和第二耦合区域240能够借助于光导结构132的一部分彼此光耦合，例如借助于光导路径242。换言之，多个耦合区域244、240中的每一对能够借助于其隶属的光导路径242光耦合，光导路径是光导结构132的一部分。因此，如根据图3A中的箭头示出的，由多个光电组件104中的一个发射的光能够被耦合入第二耦合区域240，在那借助于换向几何图形134(在图3A中未示出)换向，沿着光导路径242移动，其中，在光导结构132(光导路径242)的主侧131、133和/或侧表面能够换向(例如反射或全反射)光。在另一个换向几何图形(未示出)中能够如此换向光，使得其能够通过掩膜136的透明的开口向光区域140的方向移动并且穿过其解耦。
在不同的实施例中，光导结构132能够具有单层。在其它实施例中，该光导结构132能够具有多层，例如用于示出更复杂的显示。
在不同的实施例中，多个第二耦合区域240能够具有结构，该结构类似于多个第一耦合区域244的结构。例如，多个第二耦合区域240和多个第一耦合区域244能够基本上对称、例如镜面对称或者平移对称(例如基本上相同)。
例如，从光区域140中结构化的光能够被如此解耦，使得示出信息，例如一个或多个号码。能够如此设置第一耦合区域244和在掩膜136中的多个开口，例如多个第一耦合区域244中的每一个能够隶属于在掩膜136中的多个开口中的每一个，使得示出的风格的号码的结构的每个部分借助于来自多个第一耦合区域244中的一个的光能够被点亮。例如，能够如此设置掩膜136的多个开口(例如七个开口)，使得其形成号码“8”。为了显示号码“8”能够点亮所有的开口，即光能够通过掩膜136的所有的开口从光区域140中解耦。对于其他号码的显示不点亮掩膜136的所有的开口，例如当显示“0”时，中间的开口能够不被点亮。
对于其他符号、字母等的显示，能够形成多个开口的其他的、例如更复杂的结构。
多个第一耦合区域244中的每一个能够隶属于多个开口中的一个，并且多个第一耦合区域244的结构能够对应于多个开口的结构。例如能够基本上直接设置在多个第一耦合区域244中的一个的每个开口的下方。多个第一耦合区域244能够因此也例如以号码“8”的形式设置。
通过多个第一耦合区域244中的每个，第二耦合区域240能够例如借助于光导区域242光耦合。能够如此设置第二耦合区域240，使得其基本上模仿第一耦合区域244的结构。例如，第二耦合区域240能够以号码“8”的形式设置。第一耦合区域240的结构能够基本上，例如根据其结构，对称于第二耦合区域244的结构，例如镜面对称。尺寸比例能够是对称的部分，即例如在多个第一耦合区域244之间的间距、在多个第二耦合区域240之间的间距和/或第一耦合区域244和第二耦合区域240的尺寸能够相等。换言之，在图3A中示出，第二耦合区域240的结构能够基本上与第一耦合区域244的结构一样大。
在不同的实施例中，第一耦合区域244和第二耦合区域的仅一个相对位置能够对称地实施。例如在多个第一耦合区域240之间的间距、在多个第二耦合区域之间的间距、在两个耦合区域之间的间距，和/或第一耦合区域244和第二耦合区域240的尺寸能够不同。换言之，第二耦合区域240的结构与第一耦合区域244的结构相比能够具有其他的尺寸。例如，第二耦合区域240的结构能够小于或者大于第一耦合区域244的结构。
多个光电组件104能够如此相关于第一耦合区域240、例如在其上方地设置，使得由每个光电组件104发射的光的大部分能够耦合入所隶属的、例如直接位于其下的第一耦合区域240。由每个光电组件发射的光的一部分，其能够耦合入所隶属的耦合区域240，能够例如为至少40％、例如至少50％、至少60％、至少70％、至少80％或者至少90％。
在基本上对称于解耦的光设置的第二耦合区域240，多个光电组件104、例如多个LED104，同样能够基本上对称于解耦的光地设置，例如镜面耦合或者平移耦合(例如基本上相同)。
在不同的实施例中，在芯片卡模块100中的光电组件104能够以号码“8”的形式设置。为了示出不同的号码，多个光电组件104中的一个或多个能够分别借助于用于发射的芯片102控制。
换言之，能够使用光导结构132，以在芯片卡200、300的其它位置投射多个光电组件、例如LED显示屏的显示，例如至光区域140，其例如能够设置在芯片卡模块100旁的、在接触域116旁的和/或在芯片卡模块容纳区域144旁的第一卡侧146上，或者例如在第二卡侧148上。
关于图3A的描述例如在必要的修改的情况下适用于反向的光束方向和吸收的光电组件104。
如在图3B中所示，在不同的实施例中，多个第二耦合区域240能够具有结构，其与多个第一耦合区域244的结构是不同的。
例如，第一耦合区域244的结构能够对应于在图3A中示出的并且与其结合地描述的结构。相反第二耦合区域240的结构能够被如此设置，使得第二耦合区域240例如在一维的或者二维的结构中相邻地设置。例如，单个第二耦合区域240和其间距的布置能够被如此设置，使得在多个单独的第二耦合区域240之间的光耦合正好不或者仅可忽略地凸出。例如，单个第二耦合区域240能够线性地，例如在一列设置，并且与光导结构132、例如与多个光导路径242光耦合。光导路径中的每个能够与多个第一耦合区域244中的一个光耦合。
能够如此设置至少一个光电组件，例如在第二耦合区域240之上，使得由光电组件104发射的光能够耦合入第二耦合区域240。在仅存在一个耦合组件104的情况下，能够如此设置该耦合组件104，使得由其发射的光能够耦合入多个第二耦合区域240中。在存在两个或更多的耦合组件104的情况下，能够如此设置，使得每个单个光电组件104的光不耦合入所有的第二耦合区域240。例如，相应的光电组件104的光能够耦合入正好一个第二耦合区域240或者两个或者更多个第二耦合区域240。
光电组件104能够设置在结构中，该结构相似于第二耦合区域240的结构，例如以线的形式，当第二耦合区域240形成为线，例如一维的LED阵列，或者大体上为例如n行m列的阵列，其中，n能够是自然数，例如1、2、3、4或者其他，并且m能够是自然数，例如1、2、3、4或者其他。
对于至光区域140的一维阵列光电组件(例如多个LED)的光的传导，这是足够的，使用单层的光导结构132。
在不同的实施例中，光电组件104和第二耦合区域240能够以任意其他的结构设置。
能够如此理解在图3B中示出的不同的实施例，即光电组件104的显示，其结构例如能够是技术有利的，能够借助于光导结构132重新排序并且在光区域中解耦、例如显示，以获得由用户识别的信息、例如通过眼睛设别的符号，或者由合适的装置分析的信息。
多个光电组件104中的每个能够由芯片102控制，使得在至少一个光电组件104和光区域140之间的光信息是可传输的。
在不同的实施例中，光导路径242能够是光导结构132的一部分。该光导结构132能够例如借助于压印、例如借助于热压印已形成或被形成。该热压印或压印能够例如从光导结构132的两侧进行。替换地能够使用平面印刷方法、模板转换方法或者其他的合适的方法来形成光导结构132。
例如，由光导结构材料组成的薄膜能够被或者已如此形成，使得光导路径242、耦合区域240、244以及换向几何尺寸134形成为加厚的、例如凸出的结构，相反地，光导结构132的其它区域，例如在多个光导路径242之间的区域能够被构造为薄的膜和/或例如被部分地冲压。上面描述的用于光导结构132的厚度的示例性的值能够涉及加厚的或者凸出的结构的厚度。在加厚的多个结构之外和之间的薄的、薄膜式的区域能够为加厚的结构的厚度的一部分，例如该一部分能够在大约二十分之一至三分之一之间。
光导结构132，例如光导路径242能够设置在材料、例如透明的聚合物中或者由其涂层，其具有比光导结构132的材料更小的折射率。于是光能够在光导结构132内借助于全反射已传导或者被传导。
光导结构132，例如光导路径242，能够通过反射的材料，例如金属或电介质层或电介质层堆来涂层。于是在光导结构132内部的光能够通过反射已传导或被传导。
能够如此形成光导结构132或光导路径242，以避免光损耗。在使用全反射的情况下，为使得光沿着光导结构132传导，例如具有小的弯曲半径、急剧的弯曲等的弯曲处能够导致，对于在光导结构132之内传导的光的一部分不满足用于全反射的条件、即碰到第一或第二主侧131或133或以入射角度至光导结构132的侧表面，其大于根据已知的光折射定律至用于全反射(同样参见图4)的计算的边界角度。在这种情况下，光能够从光导结构132中射出。在该光导结构中因此应当避免小的弯曲半径、(急剧的)弯曲处等。
关于图3B的描述在做出必要的修改的情况下也适用于相反的光束方向和吸收的光电组件104。
图4示出了全反射的示意性图示。
在介质的边界面处的电磁辐射传输的情况下，例如透明的聚合物，其具有在介质中的较高的折射率n1，例如透明的聚合物或者空气，以较低的折射率n2光能够在反射的(白的、在指向聚合物的箭头的方向上)和透明的部分(黑的，远离箭头的聚合物)分解。以较大的准入射角度(其中该入射角度被定义位这种角度，其将标准的射入边界面的光包括在边界面上)提高反射的光的份额，降低传输的光的份额，直到边界角实现ΘG＝arcsin(n2/n1)，在该边界角之上基本上所有的光被反射。
图5A示出了根据多个实施例的芯片卡500的横截面示图。
该芯片卡500能够具有芯片卡体548和芯片卡模块100。该芯片卡模块100能够基本上对应于与图1一同描述的芯片卡模块100。
只要在此没作其它说明，芯片卡体548的多个层、组件、材料和制造等能够基本上对应于与图2A、2B、3A和3B一同描述的多个层、组件、材料和制造等。
与前面的多个实施例不同，芯片卡体548能够具有光导结构132，其不用于，将由其在芯片卡模块100上设置的至少一个光电组件104发射的光横向地在芯片卡体148中传输，例如借助于反射或全反射，而是其将通过第二耦合区域240耦合的光(例如在图5A是描述的光束128)在至第一耦合区域244和至光区域140的方向上传输。在第一耦合区域244之间能够设置掩膜136，芯片卡模块100能够借助于透明的粘合剂130设置在芯片卡模块容纳区域144中，并且在光导结构132和光电组件104之间(或者在光导结构132和粘合剂130之间)能够设置层124，其至少在至少一个光电组件104和光导结构132之间是透明的。在第二卡侧148上，芯片卡体546并且因此芯片卡500具有保护层126，其至少在掩膜136之上(在图5A中在掩膜136的下方地示出)能够被设置为透明的。
在不同的实施例中，光导结构132的材料能够具有聚合物或者基本上由聚合物组成，例如透明的聚合物，例如热塑性塑料，例如PCB，例如在光质量中的PCB。
在不同的实施例中，光导结构132的长度和宽度能够对应于芯片卡模块100的长度和宽度。在不同的实施例中，能够如此选择光导结构132的长度和宽度，使得基本上所有的光，其由至少一个光电组件104发射，通过第二耦合区域240能够被耦合入光导结构132中。
在不同的实施例中，光导结构132能够被构造为多部分组成的光导结构132。在图5A中构造的示例中，例如在芯片102的下方的光导结构132的区域能够不被构造为光导结构132，而是例如作为非透明的聚合物层。因此形成光导结构132的两个分开的部分，在芯片102的下方的聚合物层的左部和右部。
关于图5A的描述能够在必要的修改的情况下也适用于相反的光束方向和吸收的光电组件。
图5B示出了根据不同的实施例的芯片卡600的顶视图。
该芯片卡600能够具有芯片卡体556和芯片卡模块550。只要在此没作其它说明，芯片卡体556和芯片卡模块550的多个层、组件、材料和制造等能够基本上对应于与图2A、2B、3A、3B和5A一同描述的多个层、组件、材料和制造等。
与前面的多个实施例不同，芯片卡600能够具有芯片卡模块550，其能够由此区别于芯片卡模块100，使得其不具有光电组件104。
至少一个光电组件104能够替换地临近于光区域140地被设置用于发射电磁辐射，例如作为显示单元558、例如LED显示器的一部分。光电组件104能够例如是光发射的组件104。光发射的组件104能够与光区域140光耦合。
在不同的实施例中，显示单元558能够具有控制装置(未示出)或者电地、例如电导通地与控制装置相耦合。该控制装置能够例如具有第二芯片或者基本上由第二芯片组成。该第二芯片能够与显示单元的光电组件104电导通地相连接。
换言之，显示单元558能够具有光发射的组件104，其与芯片电导通地连接并且与用于发射或吸收电磁辐射的光区域140光耦合，使得由光发射的组件104发射的光借助于光区域输出，例如射出。
在不同的实施例中，显示单元558能够被设置在芯片卡模块容纳区域旁，在该芯片卡模块容纳区域中能够设置芯片卡模块550。例如，光显示单元558能够设置在芯片卡600或者芯片卡体556的第一卡侧146上或上方。
显示单元558能够进一步包括第二天线(未示出)。该第二天线能够与第二芯片电导通地相连接。该第二天线能够基本上对应于芯片卡模块100的天线108。
该第二天线能够被如此设置，使得其与在芯片卡体556中设置的增益天线122电地、例如电磁感应地相耦合。该第二天线能够被如此设置，使得其借助于具有增益天线122的电池感应耦合接收能量，例如用于显示单元558的驱动。
该增益天线122能够至少部分地(以122、121表示)设置在芯片卡体556的边缘区域、即临近于芯片卡体556的侧表面154。该增益天线122能够至少部分地(以122、121表示)临近于芯片卡模块100地构造。该增益天线122能够因此形成用于电磁感应耦合至第一天线(例如在图1中被示出为天线104)第一电磁感应耦合区域552。
在不同的实施例中，增益天线122能够具有用于与第二天线电磁感应耦合的第二电磁感应耦合区域554。为此，增益天线122能够至少部分地(以122、560表示)临近于显示单元558(并且因此临近于第二天线)地构造。
该显示单元能够进一步包括掩膜、支撑结构、一个或多个颜色过滤器或者类似的。
图6示出了流程图700，其表示用于制造芯片卡的方法。
在不同的实施例中，用于制造芯片卡的方法能够包括形成具有用于耦合和/或解耦电磁辐射的第一和第二耦合区域的光导结构(在7010中)。该方法能够进一步包括借助于在第一聚合物层中的开口形成用于容纳芯片卡模块的芯片卡模块容纳区域(在7020中)，以及在光导结构上方设置第一聚合物层，其中芯片卡模块容纳区域被如此设置在第二耦合区域之上，使得芯片卡模块容纳区域与第二耦合区域光耦合(在7030中)，以及包括相互连接第二聚合物层和光导结构(在7040中)。
在不同的实施例中，形成光导结构包括形成聚合物层。该聚合物能够例如具有透明的聚合物或者基本上由透明的聚合物的组成。该形成能够包括例如压印和/或热压印。
该形成的聚合物层能够被涂层，例如借助于金属层或者借助于聚合物层。
光导结构能够与第二聚合物层相连接，以形成芯片卡。同时，其他层、例如多个聚合物层彼此和/或与第一聚合物层和/或与光导结构相连接，以形成芯片卡。第一聚合物层和光导结构的连接能够例如包括层压。
在不同的实施例中描述具有发射的光电组件104(或者与此一同使用的芯片卡体150、160)芯片卡200、300、400、500、600，其光借助于用于光区域140的光导结构132传导并且在那解耦。在另外的多个实施例中描述具有吸收的光电组件104(或者与此一同使用的芯片卡体150、160)，其光借助于光导结构132从光区域140中传导，在其中光被耦合。只要不作其它说明，与发射的光电组件104和吸收的光电组件104的交换相关地，在各个实施例中光束方向的反向也是可能的。
本发明的另外的优选的设计方案从传感器装置的描述中得出，反之亦然。

Claims (24)

1.一种芯片卡模块，包括：
-载体，所述载体具有第一主表面和与所述第一主表面对置的第二主表面，其中，所述载体具有至少一个金属化通孔；
-具有多个电触点的接触域，所述接触域被设置在所述载体的所述第一主表面之上，其中，所述多个电触点中的至少一个电触点与所述金属化通孔电连接；
-芯片，所述芯片被设置在所述第二主表面之上，其中，所述芯片借助于所述金属化通孔与所述多个电触点中的至少一个电触点电耦合；以及
-至少一个光电组件，所述至少一个光电组件被设置在所述第二主表面之上并且与所述芯片导电连接。
2.根据权利要求1所述的芯片卡模块，还包括：
天线触点，所述天线触点与所述芯片导电连接以用于接通天线。
3.根据权利要求2所述的芯片卡模块，还包括：
天线，所述天线与所述天线触点导电耦合。
4.根据权利要求3所述的芯片卡模块，其中，所述天线被设置在所述第二主表面上或上方。
5.根据权利要求1至4中任一项所述的芯片卡模块，还包括：
层，所述层被设置在所述第二主表面之上，其中，所述层具有所述天线。
6.根据权利要求1至5中任一项所述的芯片卡模块，
其中，所述光电组件是电磁辐射发射组件。
7.根据权利要求6所述的芯片卡模块，
其中，所述光电组件是发光二极管(LED)。
8.根据权利要求6所述的芯片卡模块，
其中，所述光电组件是光接收器。
9.一种芯片卡体，包括：
-芯片卡模块容纳区域，所述芯片卡模块容纳区域用于容纳芯片卡模块；
-光区域，所述光区域用于发射或吸收电磁辐射；以及
-光导结构，所述光导结构与所述芯片卡模块容纳区域光耦合，以用于接收电磁辐射，所述电磁辐射由所述芯片卡模块的光电组件发射或吸收，其中，所述光导结构被设置为，将在所述芯片卡体的内部的所述电磁辐射传导至第一耦合区域或者从所述第一耦合区域传导所述电磁辐射，所述第一耦合区域与所述光区域光耦合。
10.根据权利要求9所述的芯片卡体，
其中，所述光区域临近于所述芯片卡模块容纳区域地设置。
11.根据权利要求9或10所述的芯片卡体，
其中，所述光区域形成为层。
12.根据权利要求9至11中任一项所述的芯片卡体，
其中，所述光导结构的表面被至少部分地反射地涂层。
13.根据权利要求9至12中任一项所述的芯片卡体，
其中，所述光导结构被如此设置，使得所述光导结构所接收的电磁辐射基本上垂直地碰到所述光导结构的所述层。
14.根据权利要求9至13中的任一项所述的芯片卡体，
进一步包括增益天线。
15.一种用于制造芯片卡体的方法，包括：
-形成光导结构，所述光导结构具有用于电磁辐射的耦合和/或解耦的第一和第二耦合区域；
-形成芯片卡模块容纳区域，所述芯片卡模块容纳区域用于通过在第一聚合物层中形成开口来容纳芯片卡模块；
-在所述光导结构之上设置所述第一聚合物层，其中，所述芯片卡模块容纳区域被如此设置在所述第二耦合区域之上，使得所述芯片卡模块容纳区域与所述第二耦合区域光耦合；以及
-连接所述第一聚合物层和所述光导结构。
16.根据权利要求15所述的方法，
其中，形成所述光导结构包括形成聚合物层。
17.根据权利要求16所述的方法，
其中，形成所述聚合物层包括压印和/或热压印。
18.根据权利要求15至17中任一项所述的方法，
其中，形成所述光导结构包括涂层所述聚合物层。
19.根据权利要求15至18中任一项所述的方法，
其中，连接所述第一聚合物层和所述光导结构包括层压。
20.一种芯片卡，包括
-芯片卡体，所述芯片卡具有用于容纳芯片卡模块的芯片卡模块容纳区域和临近于所述芯片卡模块容纳区域的光区域；
-光导结构，所述光导结构与容纳区域光耦合并且用于接收电磁辐射，所述电磁辐射由所述芯片卡模块的光电组件发射或吸收，其中，所述光电组件被设置为，将所述芯片卡体的内部的所述电磁辐射传导至耦合区域或者从所述耦合区域传导所述电磁辐射，所述耦合区域与所述光区域光耦合；以及
-芯片卡模块，所述芯片卡模块被设置在所述芯片卡模块容纳区域中。
21.一种芯片卡，包括：
-芯片卡体，所述芯片卡体具有芯片卡模块容纳区域和光显示单元；
-芯片卡模块，所述芯片卡模块设置在所述芯片卡模块容纳区域中，其中，所述芯片卡模块包括：
-载体，所述载体具有第一主表面和与所述第一主表面对置的第二主表面，其中，所述载体具有至少一个金属化通孔；
-具有多个电触点的接触域，所述接触域被设置在所述载体的所述第一主表面之上，其中，所述多个电触点中的至少一个电触点与所述金属化通孔电连接；
-芯片，所述芯片被设置在所述第二主表面之上，其中，所述芯片借助于所述金属化通孔与所述多个电触点中的至少一个电触点电耦合；
-第一天线，所述第一天线与所述芯片导电耦合；
-增益天线，所述增益天线具有用于与所述芯片卡模块的所述第一天线电磁感应耦合的电磁感应耦合区域；
-其中，所述光显示单元具有至少一个与所述芯片导电连接的并且与用于发射电磁辐射的光区域光耦合的发光构件，使得由所述发光构件发射的光借助于所述光区域输出。
22.根据权利要求21所述的芯片卡，
其中，所述光显示单元临近于所述芯片卡模块容纳区域地设置。
23.根据权利要求21或22所述的芯片卡，
-其中，所述光学显示单元具有第二芯片和与所述第二芯片导电耦合的第二天线；以及
-其中，所述增益天线具有用于与所述第二天线电磁感应耦合的第二电磁感应耦合区域。
24.一种芯片卡，包括：
-根据权利要求10至15中任一项所述的芯片卡体；以及
-根据权利要求1至9中任一项所述的芯片卡模块，所述芯片卡模块被设置在芯片卡模块容纳区域中。
CN201510212784.9A 2014-04-30 2015-04-29 芯片卡模块、芯片卡体、芯片卡和芯片卡制造方法 Active CN105047633B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102014106062.8 2014-04-30
DE102014106062.8A DE102014106062B4 (de) 2014-04-30 2014-04-30 Chipkartenmodul, Chipkartenkörper, Chipkarte und Chipkartenherstellungsverfahren

Publications (2)

Publication Number Publication Date
CN105047633A true CN105047633A (zh) 2015-11-11
CN105047633B CN105047633B (zh) 2019-03-26

Family

ID=54325938

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510212784.9A Active CN105047633B (zh) 2014-04-30 2015-04-29 芯片卡模块、芯片卡体、芯片卡和芯片卡制造方法

Country Status (3)

Country Link
US (1) US9384437B2 (zh)
CN (1) CN105047633B (zh)
DE (1) DE102014106062B4 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106779028A (zh) * 2016-12-22 2017-05-31 上海浦江智能卡系统有限公司 智能卡
CN106779029A (zh) * 2016-12-22 2017-05-31 上海浦江智能卡系统有限公司 具有指示功能的ic芯片接触面结构组件及智能卡
CN109291684A (zh) * 2017-07-25 2019-02-01 英飞凌科技股份有限公司 芯片卡模块、其制造方法、其检查方法和芯片卡

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015107657A1 (de) * 2015-05-15 2016-12-01 Alanod Gmbh & Co. Kg Verfahren zur Herstellung eines Anschlussträgers, Anschlussträger sowie optoelektronisches Halbleiterbauteil mit einem Anschlussträger
DE102016110780A1 (de) 2016-06-13 2017-12-14 Infineon Technologies Austria Ag Chipkartenmodul und Verfahren zum Herstellen eines Chipkartenmoduls
US10910507B2 (en) * 2017-06-09 2021-02-02 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
TWI711973B (zh) * 2019-06-10 2020-12-01 英業達股份有限公司 無線射頻辨識裝置
HUE062272T2 (hu) * 2020-08-05 2023-10-28 Smartflex Tech Pte Ltd Leddel ellátott intelligens kártyák és azok elõállításának módszerei
EP4033408A1 (en) * 2021-01-22 2022-07-27 Thales DIS France SA Electronic module with indication device
DE102021113727A1 (de) 2021-05-27 2022-12-01 Infineon Technologies Ag Chipkarten-Zubehörvorrichtung und Verfahren zum Betreiben einer Chipkarte
TWI829199B (zh) * 2022-06-16 2024-01-11 第一美卡事業股份有限公司 具裝飾物之電子卡結構
TW202401299A (zh) * 2022-06-17 2024-01-01 第一美卡事業股份有限公司 發光電子卡
EP4342681A1 (en) * 2022-09-23 2024-03-27 Thales Dis France Sas Data carrier with independent light source

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080296606A1 (en) * 2005-03-22 2008-12-04 Stephane Ottobon Electronic Module and Chip Card With Indicator Light
CN102105894A (zh) * 2008-05-23 2011-06-22 斯迈达Ip有限公司 具有多个部件的芯片卡
US20110297750A1 (en) * 2009-02-17 2011-12-08 Peter Huber Method for producing a finishing layer containing a window for a portable data storage medium and said finishing layer

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4483067A (en) * 1981-09-11 1984-11-20 U.S. Philips Corporation Method of manufacturing an identification card and an identification manufactured, for example, by this method
DE3915096A1 (de) 1989-05-09 1990-11-15 Ingeborg Zwergel Berechtigungskarte und verfahren und system zur aufzeichnung und wiedergabe
DE19500925C2 (de) 1995-01-16 1999-04-08 Orga Kartensysteme Gmbh Verfahren zur Herstellung einer kontaktlosen Chipkarte
DE19527359A1 (de) * 1995-07-26 1997-02-13 Giesecke & Devrient Gmbh Schaltungseinheit und Verfahren zur Herstellung einer Schaltungseinheit
FI110035B (fi) * 1997-04-02 2002-11-15 Juha Rapeli Isäntälaitteen ja älykortin välisen kytkennän toteuttaminen
DE10000233A1 (de) 2000-01-05 2001-07-12 Joergen Brosow Verfahren zum Datenaustausch und Datenaufzeichnungsträger zu dessen Durchführung
DE102004021872B3 (de) * 2004-05-04 2005-12-22 Infineon Technologies Ag Chipkarte, Verfahren zum Herstellen einer Chipkarte und elektrisch leitfähiges Kontaktierungselement
US8025237B2 (en) * 2006-01-20 2011-09-27 Panasonic Corporation Antenna built-in module, card type information device, and methods for manufacturing them
DE102007058547A1 (de) 2007-12-05 2009-06-10 Giesecke & Devrient Gmbh Displaymodul und Datenträger mit eingesetztem Displaymodul
DE102008033716C5 (de) 2008-07-14 2014-04-17 Bundesdruckerei Gmbh Wert- oder Sicherheitsdokument mit einer Lichtleitstruktur und lokalen Lichtaustrittsstellen an einer Oberseite sowie Verfahren zu dessen Herstellung
US8724340B2 (en) * 2008-09-09 2014-05-13 Infineon Technologies Ag Data carrier for contactless data transmission and a method for producing such a data carrier
DE102012109359A1 (de) 2012-10-02 2014-04-03 Infineon Technologies Ag Booster-Antenne für eine Chip-Anordnung, Kontaktlos-Chipkartenmodul-Anordnung und Chip-Anordnung

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080296606A1 (en) * 2005-03-22 2008-12-04 Stephane Ottobon Electronic Module and Chip Card With Indicator Light
CN102105894A (zh) * 2008-05-23 2011-06-22 斯迈达Ip有限公司 具有多个部件的芯片卡
US20110297750A1 (en) * 2009-02-17 2011-12-08 Peter Huber Method for producing a finishing layer containing a window for a portable data storage medium and said finishing layer

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106779028A (zh) * 2016-12-22 2017-05-31 上海浦江智能卡系统有限公司 智能卡
CN106779029A (zh) * 2016-12-22 2017-05-31 上海浦江智能卡系统有限公司 具有指示功能的ic芯片接触面结构组件及智能卡
CN109291684A (zh) * 2017-07-25 2019-02-01 英飞凌科技股份有限公司 芯片卡模块、其制造方法、其检查方法和芯片卡

Also Published As

Publication number Publication date
US9384437B2 (en) 2016-07-05
CN105047633B (zh) 2019-03-26
DE102014106062A1 (de) 2015-11-05
US20150317553A1 (en) 2015-11-05
DE102014106062B4 (de) 2018-11-22

Similar Documents

Publication Publication Date Title
CN105047633A (zh) 芯片卡模块、芯片卡体、芯片卡和芯片卡制造方法
US9256773B2 (en) Capacitive coupling of an RFID tag with a touch screen device acting as a reader
TWI517052B (zh) Chip card containing active components
CN101389491B (zh) 文件特别是价值文件或安全文件、及其信息输入的方法
CN103003827B (zh) 安全文件或有价文件及其制造和验证的方法
CN101180640A (zh) 带有指示器的电子模块和芯片卡
US9579921B2 (en) Card-shaped data carrier
CN107564924A (zh) 包括形成在图像传感器裸片中的空腔的光学传感器封装体
US20170323193A1 (en) Substrate
US20150115038A1 (en) Transponder Layer and Method for the Production Thereof
EP2426627A1 (fr) Module lumineux pour dispositif à microcircuit
CN106796664B (zh) 具有二维光源的数据存储介质
EP2672430A1 (fr) Carte à microcircuit comprenant un moyen lumineux
CN107006092B (zh) Led模块
CN107480590B (zh) 虹膜识别模组和电子装置
JP7302105B2 (ja) Ｌｅｄを有するスマートカード及びその製造方法
KR100874239B1 (ko) Ｌｅｄ가 실장된 카드 및 그 생산 방법
CN111399271A (zh) 电子装置
US20190139881A1 (en) Security device such that a smart card
EP3117370B1 (de) Verfahren zum austauschen von daten zwischen einem wert- oder sicherheitsdokument und einer datenaustausch-vorrichtung und wert- oder sicherheitsdokument
EP4342681A1 (en) Data carrier with independent light source
EP4033408A1 (en) Electronic module with indication device
ES2936247T3 (es) Tarjeta de circuito integrado sin contacto con múltiples módulos electrónicos comunicantes
KR102416559B1 (ko) 비가시 보안코드와 무접점 전력공급을 이용한 보안문서 및 이의 인증 방법
CN220526362U (zh) 图形发光的指纹模组

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant