CN105047608A - 阵列基板及其制作方法、显示装置 - Google Patents
阵列基板及其制作方法、显示装置 Download PDFInfo
- Publication number
- CN105047608A CN105047608A CN201510531940.8A CN201510531940A CN105047608A CN 105047608 A CN105047608 A CN 105047608A CN 201510531940 A CN201510531940 A CN 201510531940A CN 105047608 A CN105047608 A CN 105047608A
- Authority
- CN
- China
- Prior art keywords
- drain electrode
- active layer
- electrode
- grid
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 48
- 238000000034 method Methods 0.000 title claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 32
- 238000005530 etching Methods 0.000 claims abstract description 24
- 239000004065 semiconductor Substances 0.000 claims abstract description 9
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 8
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 8
- 229920002120 photoresistant polymer Polymers 0.000 claims description 37
- 230000004888 barrier function Effects 0.000 claims description 25
- 239000007769 metal material Substances 0.000 claims description 15
- 239000010409 thin film Substances 0.000 claims description 14
- 239000007772 electrode material Substances 0.000 claims description 13
- 230000015572 biosynthetic process Effects 0.000 claims description 12
- 238000004380 ashing Methods 0.000 claims description 6
- 238000009413 insulation Methods 0.000 claims description 5
- 239000012212 insulator Substances 0.000 claims description 5
- 230000008569 process Effects 0.000 abstract description 10
- 238000000926 separation method Methods 0.000 abstract 2
- 238000000059 patterning Methods 0.000 description 8
- 239000007788 liquid Substances 0.000 description 6
- 238000010276 construction Methods 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 239000002210 silicon-based material Substances 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 3
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 230000002829 reductive effect Effects 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910052793 cadmium Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000009738 saturating Methods 0.000 description 1
- 229940071182 stannate Drugs 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Nonlinear Science (AREA)
- Manufacturing & Machinery (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种阵列基板及其制作方法、一种显示装置。所述阵列基板的制作方法包括：S1、形成包括栅极的图形；S2、形成包括源极和漏极中的一者的图形；S3、形成包括有源层的图形，所述有源层位于所述源极和漏极中的一者的背离衬底的一侧，且所述有源层与所述栅极绝缘间隔，所述有源层为金属氧化物半导体；S4、形成包括源极和漏极中的另一者的图形，并使得该源极和漏极中的另一者覆盖所述有源层；其中，包括源极的图形与包括漏极的图形均与包括栅极的图形绝缘间隔。本发明无需制作刻蚀阻挡层，从而简化了阵列基板的制作工艺，并简化了阵列基板的结构。
Description
技术领域
本发明涉及显示技术领域，具体涉及一种阵列基板及其制作方法、一种包括所述阵列基板的显示装置。
背景技术
在液晶显示领域中，薄膜晶体管的有源层一直使用稳定性能、加工性能等优异的硅系材料，硅系材料主要分为非晶硅和多晶硅，其中非晶硅材料迁移率很低，而多晶硅材料虽然有较高的迁移率，但用其制造的器件均匀性较差，良率低，单价高。所以近年来，用透明氧化物半导体膜来制作薄膜晶体管(TFT)的有源层，并应用于电子器件及光器件的技术受到广泛关注。
如图1和图2所示的是现有的氧化物薄膜晶体管阵列基板的结构示意图，在阵列基板的制作过程中，为了防止在刻蚀源漏极的过孔中，刻蚀液对有源层产生侵蚀而影响影响薄膜晶体管稳定性，通常在有源层和源漏极之间设置有刻蚀阻挡层，因此，整个制作工艺至少需要六次工艺，分别制作：栅极1、有源层2、刻蚀阻挡层3、源极4和漏极5、钝化层6上的过孔和像素电极7。从而使得工艺步骤较多，过程较复杂。
发明内容
本发明的目的在于提供一种阵列基板及其制作方法、一种包括所述阵列基板的显示装置，以简化阵列基板的制作工艺。
为了实现上述目的，本发明提供一种阵列基板的制作方法，包括：
S1、形成包括栅极的图形；
S2、形成包括源极和漏极中的一者的图形；
S3、形成包括有源层的图形，所述有源层位于所述源极和漏极中的一者的背离衬底的一侧，且所述有源层与所述栅极绝缘间隔，所述有源层为金属氧化物半导体；
S4、形成包括源极和漏极中的另一者的图形，并使得该源极和漏极中的另一者覆盖所述有源层；
其中，包括源极的图形与包括漏极的图形均与包括栅极的图形绝缘间隔。
优选地，所述步骤S2中形成的是包括漏极的图形，所述步骤S1和步骤S2同步进行，所述制作方法还包括在步骤S1之前进行的：
S0、形成包括像素电极的图形，并使得所述像素电极与所述漏极电连接。
优选地，所述栅极在衬底上的正投影与所述有源层在衬底上的正投影间隔开。
优选地，所述制作方法还包括在步骤S0之前进行的：
在衬底上对应于漏极的区域形成凹槽，以使得像素电极的对应于漏极的部分以及漏极的沿其厚度方向的至少一部分位于所述凹槽内。
优选地，通过激光直写的方法形成所述凹槽。
优选地，步骤S0、步骤S1和步骤S2同步进行，同步进行的步骤包括：
S11、依次形成透明电极材料层、金属材料层和光刻胶层；
S12、利用半色调掩膜板对所述光刻胶层进行曝光并显影，以使得第一区域的光刻胶层被去除，第二区域的光刻胶层厚度小于第三区域的光刻胶层厚度，其中所述第三区域对应于源极和漏极所在区域，所述第二区域对应于像素电极上没有覆盖漏极的区域，所述第一区域对应于所述第二区域和所述第三区域以外的区域；
S13、进行第一次刻蚀，去除第一区域的透明电极材料层和金属材料层；
S14、对光刻胶进行灰化，以区域第二区域的光刻胶；
S15、进行第二次刻蚀，去除第二区域的金属材料层，形成包括栅极、漏极和像素电极的图形。
优选地，所述制作方法还包括在步骤S2和S3之间进行的：
S21、形成绝缘层；
S22、在所述绝缘层的对应于漏极的部分形成过孔，以使得有源层通过所述过孔与所述漏极相连。
相应地，本发明还提供一种阵列基板，包括设置在衬底上的薄膜晶体管，所述薄膜晶体管包括栅极、源极、漏极和有源层，该有源层为金属氧化物半导体，所述源极和漏极中的一者位于所述有源层的靠近衬底的一侧，所述源极和漏极中的另一者覆盖所述有源层，所述源极、漏极和有源层均与所述栅极绝缘间隔。
优选地，所述漏极位于所述有源层的靠近衬底的一侧，所述源极覆盖所述有源层，所述阵列基板还包括与所述漏极电连接的像素电极。
优选地，所述栅极在衬底上的正投影与所述有源层在衬底上的正投影间隔开。
优选地，所述衬底的对应于所述漏极的区域设置有凹槽，所述像素电极对应于漏极的部分以及所述漏极的沿其厚度方向的至少一部分位于所述凹槽内。
优选地，所述阵列基板还包括绝缘层，所述绝缘层覆盖所述栅极，且所述绝缘层上对应于所述漏极的部分形成有过孔，所述有源层通过所述过孔与所述漏极相连。
相应地，本发明还提供一种显示装置，包括本发明提供的上述阵列基板。
本发明中，由于所述源极和漏极中的另一者是覆盖有源层的，因此，进行构图工艺时，刻蚀液不会接触到有源层，不会侵蚀到有源层，因此，无需单独制作现有技术中的刻蚀阻挡层来保护有源层，从而减少了工艺步骤，简化了制作工艺。
附图说明
附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。在附图中：
图1是现有技术中阵列基板的俯视图；
图2是图1的A-A剖视图；
图3是本发明的实施例中阵列基板的结构俯视图；
图4是图3的B-B剖视图；
图5是图3的C-C剖视图；
图6是同步形成栅极、漏极、像素电极时依次形成透明电极材料层、金属材料层和光刻胶层的示意图；
图7是对光刻胶层进行曝光显影后的结构示意图；
图8是对图7的结构进行第一次刻蚀后的结构示意图；
图9是对光刻胶层进行灰化后的结构示意图；
图10是对图9的结构进行第二次刻蚀后的结构示意图；
图11是将剩余的光刻胶剥离后的结构示意图。
其中，附图标记为：1、栅极；2、有源层；3、刻蚀阻挡层；4、源级；5、漏极；6、钝化层；7、像素电极；8、衬底；9、绝缘层；10、光刻胶层；1a、金属材料层；7a透明电极材料层；11、栅线；12、数据线。
具体实施方式
以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。
作为本发明的一方面，提供一种阵列基板的制作方法，包括以下步骤：
S1、形成包括栅极的图形；
S2、形成包括源极和漏极中的一者的图形；
S3、形成包括有源层的图形，所述有源层位于所述源极和漏极中的一者的背离衬底的一侧，且所述有源层所述栅极绝缘间隔，所述有源层为金属氧化物半导体，例如，铟锌氧化物(IZO)、铟镓锌氧化物(IGZO)、锡酸镉(Cd2SnO4)等；
S4、形成包括源极和漏极中的另一者的图形，并使得该源极和漏极中的另一者覆盖所述有源层；
其中，包括源极的图形与包括漏极的图形均与包括栅极的图形绝缘间隔。
在本发明中，源极和漏极中的一者位于有源层的靠近衬底的一侧，另一者覆盖有源层，因此，当栅极接收到扫描信号时，栅极周围形成电场，有源层上形成上下方向的导电沟道，以将源极和漏极导通。在现有技术中，当有源层为金属氧化物半导体时，为了构图工艺形成源漏极时的刻蚀液侵蚀有源层，需要在有源层上方形成刻蚀阻挡层，而本发明中，由于所述源极和漏极中的另一者是覆盖有源层的，因此，进行构图工艺时，刻蚀液不会接触到有源层，不会侵蚀到有源层，因此，无需单独制作现有技术中的刻蚀阻挡层来保护有源层，从而减少了工艺步骤，简化了制作工艺。
具体地，可以在所述步骤S2中形成源极、在步骤S4中形成漏极，或者，在步骤S2中形成漏极、在步骤S4中形成源极。可以理解的是，形成包括栅极的图形时，可以同时形成栅线和栅极；在形成源极时，可以同时形成数据线和源极。当步骤S2中形成的是源极时，需要在步骤S1和步骤S2之间形成绝缘层，以将栅线和数据线绝缘间隔开。
为了简化制作工艺，所述步骤S2形成的是包括漏极的图形，所述步骤S1和步骤S2同步进行，即，同时形成包括栅极的图形和包括漏极的图形，所述制作方法还包括在步骤S1之前进行的：
S0、形成包括像素电极的图形，并使得所述像素电极与所述漏极电连接。如图4和图5所示，在形成像素电极7后，可以直接将漏极5制作在像素电极7上方。
进一步地，所述栅极在衬底上的正投影与所述有源层在衬底上的正投影间隔开。可以将漏极、有源层、源极看作层叠结构，栅极位于该层叠结构的一侧，以使得有源层更容易受到栅极周围的电场的作用而形成导电沟道，将源极和漏极导通。
可以理解的是，由于栅极在衬底上的正投影与有源层在衬底上的正投影间隔开，即栅极位于有源层和漏极的一侧，因此，当像素电极直接形成在衬底上时，栅极会和漏极位于同一水平面上，而会低于有源层的位置。为了使得栅极导通时，产生的电场更好地对有源层起作用，可以将栅极和有源层位于同一水平面上。具体地，可以将栅极的位置增高，或者将有源层的位置降低。
作为本发明的一种具体实施方式，所述制作方法还包括在步骤S0之前进行的：
在衬底上对应于漏极的区域形成凹槽，以使得像素电极7的对应于漏极5的部分以及漏极5的沿其厚度方向的至少一部分位于所述凹槽内，如图4和图5所示，从而使得有源层2的位置降低，有利于导电沟道的形成。优选地，所述凹槽的深度可以满足，当像素电极7对应于漏极5的部分位于凹槽内且漏极5位于像素电极7上时，有源层2与栅极1平齐。
具体地，可以通过激光直写的方法形成所述凹槽，即利用激光源朝向衬底发射激光束，以在衬底上刻蚀出所述凹槽。和利用掩膜板进行的构图工艺相比，采用激光直写方法制作凹槽更加方便。
如上文所述，步骤S1和步骤S2可以同时进行，而步骤S0可以与S1、S2分开进行。即，首先形成透明电极材料层，然后对该透明电极材料层进行构图工艺，形成包括像素电极的图形；再形成金属材料层，并对该金属材料层进行构图工艺，形成包括栅极和漏极的图形。这种情况下，栅极是直接形成在衬底上的。为了使得栅极和有源层平齐，步骤S1前在衬底上形成的凹槽的深度可以为像素电极和漏极的厚度之和。
为了进一步简化构图工艺，优选地，步骤S0、步骤S1和步骤S2同步进行，同步进行的步骤包括：
S11、依次形成透明电极材料层7a、金属材料层1a和光刻胶层10，如图6所示；
S12、利用半色调掩膜板对光刻胶层10进行曝光并显影，以使得第一区域的光刻胶层被去除，第二区域(如图7中的A2区域)的光刻胶厚度小于第三区域(如图7中的A3区域)的光刻胶厚度，其中第三区域S3对应于源极和漏极所在区域，第二区域A2对应于像素电极上没有覆盖漏极的区域，所述第一区域(图中未示出)对应于第二区域A2和第三区域A3以外的区域；
S13、对透明电极材料层7a和金属材料层1a进行第一次刻蚀，去除所述第一区域的透明电极材料层7a和金属材料层1a，如图8所示；
S14、对光刻胶层10进行灰化，以去除第二区域的光刻胶，由于灰化前第三区域的光刻胶厚度大于第二区域的光刻胶后，因此，灰化后，第三区域扔保留一定厚度的光刻胶，如图9所示；
S15、对金属材料层1a进行第二次刻蚀，去除第二区域的金属材料层，形成包括栅极1、漏极5和像素电极7的图形，如图10所示。
步骤S15之后再将剩余的光刻胶剥离即可，如图11所示。可以理解的是，所述光刻胶可以为正性光刻胶，也可以为负性光刻胶，当所述光刻胶为负性光刻胶时，半色调掩膜板的透光区对应于所述第三区域、半透光区对应于第二区域、不透光区对应于第一区域；当所述光刻胶为正性光刻胶时，透半色调掩膜板的透光区对应于所述第一区域、半透光区对应于所述第二区域、不透光区对应于第三区域。
这种情况下，栅极1下方会残留一定的透明像素电极材料(如图11所示)，对该部分透明像素电极材料可以不作处理。
所述制作方法还包括在步骤S2和步骤S3之间进行的：
S21、形成绝缘层；
S22、在所述绝缘层的对应于漏极的部分形成过孔，以使得有源层通过所述过孔与所述漏极相连。
如图3所示，在步骤S2中形成栅极的同时还形成了栅线11，在步骤S4中形成源级的同时还形成了数据线12。
作为本发明的另一方面，提供一种阵列基板，如图3至图5所示，包括设置在衬底8上的薄膜晶体管，所述薄膜晶体管包括栅极、源极、漏极和有源层，该有源层为金属氧化物半导体，其中，所述薄膜晶体管的源极4和漏极5中的一者位于有源层2的靠近衬底的一侧，源极4和漏极5中的另一者覆盖有源层2，源极4、漏极5和有源层2均与栅极1绝缘间隔。
本发明中的薄膜晶体管为氧化物薄膜晶体管，由于所述薄膜晶体管的源极和漏极中一者位于有源层的靠近衬底的一侧，源极和漏极中的另一者覆盖有源层，有源层制作完毕后，利用构图工艺形成上述源极和漏极中的另一者时，刻蚀液不会接触到有源层，因此，不需要在有源层上单独设置刻蚀阻挡层，从而简化了薄膜晶体管和阵列基板的结构。
当源极位于有源层的靠近衬底的一侧，漏极覆盖有源层时，需要在形成栅极的步骤和形成源极的步骤之间形成一层绝缘层，防止与栅极相连的栅线和与源极相连的栅极线发生电连接。
在本发明中，如图4和图5所示，漏极5位于有源层2的靠近衬底8的一侧，源极4覆盖有源层2，所述阵列基板还包括与漏极5电连接的像素电极7。这样，在阵列基板的制作时，可以将栅极和漏极同步形成，简化制作工艺和阵列基板的结构。
进一步地，栅极1在衬底8上的正投影和有源层2在衬底8上的正投影间隔开，即，源极、有源层和漏极形成层叠结构，栅极位于该层叠结构的一侧，以使得源极和漏极之间形成上下方向上的导电沟道。
为了使得栅极1和有源层2的高度一致，可以在栅极1下方单独设置支撑物，以使得栅极1高度增高，或者在像素电极对应于漏极的下方设置凹槽，以使得有源层的高度降低。作为本发明的一种具体实施方式，如图4和图5所示，衬底8上对应于漏极5的区域设置有凹槽，像素电极7对应于漏极5的部分以及漏极5的沿其厚度方向的至少一部分位于所述凹槽内，从而降低有源层2的高度，以使得栅极1可以和有源层2对齐，有利于栅极电压所形成的电场对有源层起作用，有利于导电沟道的形成。
进一步地，如图4和图5所示，所述阵列基板还包括绝缘层9，绝缘层9覆盖栅极1，且绝缘层9上对应于漏极5的部分形成有过孔，有源层2通过所述过孔与漏极5相连。如图4和图5所示，所述过孔的面积可以较大，有源层2可以全部位于所述过孔内，以保持有源层的平整。
作为本发明的再一方面，提供一种显示装置，包括本发明提供的上述阵列基板。
由于本发明中制作阵列基板时，源极或漏极覆盖有源层，使得刻蚀液不会接触到有源层，因此不需要单独设置刻蚀阻挡层，从而简化了阵列基板的结构和制作工艺，进而简化了显示装置的结构和制作工艺。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。
Claims (13)
1.一种阵列基板的制作方法，其特征在于，包括：
S1、形成包括栅极的图形；
S2、形成包括源极和漏极中的一者的图形；
S3、形成包括有源层的图形，所述有源层位于所述源极和漏极中的一者的背离衬底的一侧，且所述有源层与所述栅极绝缘间隔，所述有源层为金属氧化物半导体；
S4、形成包括源极和漏极中的另一者的图形，并使得该源极和漏极中的另一者覆盖所述有源层；
其中，包括源极的图形与包括漏极的图形均与包括栅极的图形绝缘间隔。
2.根据权利要求1所述的制作方法，其特征在于，所述步骤S2中形成的是包括漏极的图形，所述步骤S1和步骤S2同步进行，所述制作方法还包括在步骤S1之前进行的：
S0、形成包括像素电极的图形，并使得所述像素电极与所述漏极电连接。
3.根据权利要求1所述的制作方法，其特征在于，所述栅极在衬底上的正投影与所述有源层在衬底上的正投影间隔开。
4.根据权利要求2或3所述的制作方法，其特征在于，所述制作方法还包括在步骤S0之前进行的：
在衬底上对应于漏极的区域形成凹槽，以使得像素电极的对应于漏极的部分以及漏极的沿其厚度方向的至少一部分位于所述凹槽内。
5.根据权利要求4所述的制作方法，其特征在于，通过激光直写的方法形成所述凹槽。
6.根据权利要求2或3所述的制作方法，其特征在于，步骤S0、步骤S1和步骤S2同步进行，同步进行的步骤包括：
S11、依次形成透明电极材料层、金属材料层和光刻胶层；
S12、利用半色调掩膜板对所述光刻胶层进行曝光并显影，以使得第一区域的光刻胶层被去除，第二区域的光刻胶层厚度小于第三区域的光刻胶层厚度，其中所述第三区域对应于源极和漏极所在区域，所述第二区域对应于像素电极上没有覆盖漏极的区域，所述第一区域对应于所述第二区域和所述第三区域以外的区域；
S13、进行第一次刻蚀，去除第一区域的透明电极材料层和金属材料层；
S14、对光刻胶进行灰化，以区域第二区域的光刻胶；
S15、进行第二次刻蚀，去除第二区域的金属材料层，形成包括栅极、漏极和像素电极的图形。
7.根据权利要求2或3所述的制作方法，其特征在于，所述制作方法还包括在步骤S2和S3之间进行的：
S21、形成绝缘层；
S22、在所述绝缘层的对应于漏极的部分形成过孔，以使得有源层通过所述过孔与所述漏极相连。
8.一种阵列基板，包括设置在衬底上的薄膜晶体管，所述薄膜晶体管包括栅极、源极、漏极和有源层，该有源层为金属氧化物半导体，其特征在于，所述源极和漏极中的一者位于所述有源层的靠近衬底的一侧，所述源极和漏极中的另一者覆盖所述有源层，所述源极、漏极和有源层均与所述栅极绝缘间隔。
9.根据权利要求8所述的阵列基板，其特征在于，所述漏极位于所述有源层的靠近衬底的一侧，所述源极覆盖所述有源层，所述阵列基板还包括与所述漏极电连接的像素电极。
10.根据权利要求8所述的阵列基板，其特征在于，所述栅极在衬底上的正投影与所述有源层在衬底上的正投影间隔开。
11.根据权利要求9或10所述的阵列基板，其特征在于，所述衬底的对应于所述漏极的区域设置有凹槽，所述像素电极对应于漏极的部分以及所述漏极的沿其厚度方向的至少一部分位于所述凹槽内。
12.根据权利要求9或10所述的阵列基板，其特征在于，所述阵列基板还包括绝缘层，所述绝缘层覆盖所述栅极，且所述绝缘层上对应于所述漏极的部分形成有过孔，所述有源层通过所述过孔与所述漏极相连。
13.一种显示装置，其特征在于，包括权利要求8至12中任意一项所述的阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510531940.8A CN105047608B (zh) | 2015-08-26 | 2015-08-26 | 阵列基板及其制作方法、显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510531940.8A CN105047608B (zh) | 2015-08-26 | 2015-08-26 | 阵列基板及其制作方法、显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105047608A true CN105047608A (zh) | 2015-11-11 |
| CN105047608B CN105047608B (zh) | 2018-04-03 |
Family
ID=54454039
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510531940.8A Active CN105047608B (zh) | 2015-08-26 | 2015-08-26 | 阵列基板及其制作方法、显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105047608B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105789120A (zh) * | 2016-05-23 | 2016-07-20 | 深圳市华星光电技术有限公司 | Tft基板的制作方法及tft基板 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103489874A (zh) * | 2013-09-27 | 2014-01-01 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示装置 |
| CN203521411U (zh) * | 2013-09-27 | 2014-04-02 | 京东方科技集团股份有限公司 | 阵列基板、显示装置 |
| CN103915452A (zh) * | 2014-03-28 | 2014-07-09 | 京东方科技集团股份有限公司 | 一种阵列基板、其制作方法及显示装置 |
| US20140209895A1 (en) * | 2013-01-28 | 2014-07-31 | Boe Technology Group Co., Ltd. | Array substrate, fabrication method thereof and display device |
| CN103984171A (zh) * | 2013-02-22 | 2014-08-13 | 上海天马微电子有限公司 | 一种阵列基板及其制造方法、液晶显示器 |
-
2015
- 2015-08-26 CN CN201510531940.8A patent/CN105047608B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140209895A1 (en) * | 2013-01-28 | 2014-07-31 | Boe Technology Group Co., Ltd. | Array substrate, fabrication method thereof and display device |
| CN103984171A (zh) * | 2013-02-22 | 2014-08-13 | 上海天马微电子有限公司 | 一种阵列基板及其制造方法、液晶显示器 |
| CN103489874A (zh) * | 2013-09-27 | 2014-01-01 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示装置 |
| CN203521411U (zh) * | 2013-09-27 | 2014-04-02 | 京东方科技集团股份有限公司 | 阵列基板、显示装置 |
| CN103915452A (zh) * | 2014-03-28 | 2014-07-09 | 京东方科技集团股份有限公司 | 一种阵列基板、其制作方法及显示装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105789120A (zh) * | 2016-05-23 | 2016-07-20 | 深圳市华星光电技术有限公司 | Tft基板的制作方法及tft基板 |
| US10297692B2 (en) | 2016-05-23 | 2019-05-21 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Manufacturing method of TFT substrate and TFT substrate |
| CN105789120B (zh) * | 2016-05-23 | 2019-05-31 | 深圳市华星光电技术有限公司 | Tft基板的制作方法及tft基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105047608B (zh) | 2018-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6227674B2 (ja) | 酸化物薄膜トランジスターアレイ基板、その製造方法及び表示パネル | |
| CN105702623B (zh) | Tft阵列基板的制作方法 | |
| CN103149760A (zh) | 薄膜晶体管阵列基板、制造方法及显示装置 | |
| CN104157696B (zh) | 一种薄膜晶体管及制备方法、阵列基板、液晶显示装置 | |
| CN102629608B (zh) | 一种阵列基板及其制造方法和显示装置 | |
| CN106098699A (zh) | 一种阵列基板、其制作方法、显示面板及其制作方法 | |
| US10332987B2 (en) | Thin film transistor, manufacturing method for array substrate, array substrate and display device | |
| CN105655291B (zh) | 一种阵列基板的制作方法、阵列基板和显示面板 | |
| CN104681631A (zh) | 薄膜晶体管及其制作方法、阵列基板及显示装置 | |
| CN104952885A (zh) | 一种显示基板及其制备方法、显示装置 | |
| US20140027760A1 (en) | Semiconductor device and manufacturing method thereof | |
| CN109712993A (zh) | 阵列基板及制造方法及显示装置 | |
| US10134765B2 (en) | Oxide semiconductor TFT array substrate and method for manufacturing the same | |
| WO2021120378A1 (zh) | 一种阵列基板及其制作方法 | |
| CN105140239A (zh) | 一种薄膜晶体管、其制作方法、阵列基板及其制作方法 | |
| CN104393020B (zh) | 一种阵列基板及其制备方法、显示装置 | |
| CN109037349B (zh) | 薄膜晶体管及其制备方法、阵列基板 | |
| CN104576526A (zh) | 一种阵列基板及其制备方法和显示装置 | |
| CN104810375A (zh) | 一种阵列基板及其制作方法和一种显示装置 | |
| CN103413783B (zh) | 阵列基板及其制作方法、显示装置 | |
| CN203932068U (zh) | 一种薄膜晶体管、阵列基板和显示装置 | |
| CN105047608A (zh) | 阵列基板及其制作方法、显示装置 | |
| CN103730512B (zh) | 薄膜晶体管及其制备方法、显示器件 | |
| CN203659865U (zh) | 一种阵列基板和显示装置 | |
| CN104617112A (zh) | 阵列基板及其制作方法、显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |