CN103730512B - 薄膜晶体管及其制备方法、显示器件 - Google Patents
薄膜晶体管及其制备方法、显示器件 Download PDFInfo
- Publication number
- CN103730512B CN103730512B CN201310753220.7A CN201310753220A CN103730512B CN 103730512 B CN103730512 B CN 103730512B CN 201310753220 A CN201310753220 A CN 201310753220A CN 103730512 B CN103730512 B CN 103730512B
- Authority
- CN
- China
- Prior art keywords
- photoresist
- source electrode
- drain electrode
- active layer
- etching barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 62
- 238000002360 preparation method Methods 0.000 title claims abstract description 19
- 238000005530 etching Methods 0.000 claims abstract description 113
- 230000004888 barrier function Effects 0.000 claims abstract description 100
- 229920002120 photoresistant polymer Polymers 0.000 claims description 128
- 239000010408 film Substances 0.000 claims description 51
- 238000000034 method Methods 0.000 claims description 35
- 239000004065 semiconductor Substances 0.000 claims description 19
- 229910044991 metal oxide Inorganic materials 0.000 claims description 18
- 150000004706 metal oxides Chemical class 0.000 claims description 18
- 230000008569 process Effects 0.000 claims description 18
- 238000000059 patterning Methods 0.000 claims description 16
- 238000009413 insulation Methods 0.000 claims description 14
- 238000002161 passivation Methods 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 4
- 238000000151 deposition Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000004304 visual acuity Effects 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供一种薄膜晶体管及其制备方法、显示器件，该薄膜晶体管包括有源层、刻蚀阻挡层、源电极和漏电极，所述有源层包括：被所述刻蚀阻挡层覆盖的覆盖部和未被所述刻蚀阻挡层覆盖的、位于所述源电极和漏电极区域的接触部，位于所述源电极区域和/或漏电极区域的接触部包括在所述刻蚀阻挡层的纵向方向上的侧翼部。本发明可以减小刻蚀阻挡层结构的薄膜晶体管的沟道长度。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种薄膜晶体管及其制备方法、显示器件。
背景技术
请参考图1，图1为现有技术中的采用刻蚀阻挡层（ESL，EtchStopLayer）结构的薄膜晶体管（TFT）的制备方法的流程示意图，该制备方法包括：
步骤S11：形成栅电极102及栅绝缘层103；
步骤S12：通过一次构图工艺，在栅绝缘层103上形成有源层（Activelayer）104的图形。
具体包括：在栅绝缘层103上形成金属氧化物半导体薄膜，在所述金属氧化物半导体薄膜上涂覆光刻胶，并对该光刻胶进行曝光、显影后形成有源层104的图形，随后剥离剩余的光刻胶；
步骤S13：通过一次构图工艺，在有源层104上形成刻蚀阻挡层105的图形。
具体包括：在有源层104上形成刻蚀阻挡层薄膜，在所述刻蚀阻挡层薄膜上涂覆光刻胶，并对该光刻胶进行曝光、显影后形成刻蚀阻挡层105的图形，随后剥离剩余的光刻胶；
步骤S14：在刻蚀阻挡层105上形成两接触孔106（Hole），该接触孔是用于连接有源层104及后续形成的源电极（Source）/漏电极（Drain）。
步骤S15：通过一次构图工艺，在刻蚀阻挡层105上形成源电极107和漏电极108。
请同时参考图2，图2为采用图1中所示的方法制备的氧化物TFT的结构示意图。
两接触孔106之间的间隔L0称之为TFT的沟道长度（ChannelLength）。设定两接触孔106之间的间隔时，需要考虑接触孔106与源电极107/漏电极108的覆盖（Overlay）公差以及曝光（Photo）工艺的解像力的误差。换言之，需要考虑一般曝光机解像力的误差（通常为4微米）、设计长度（通常为3微米）以及覆盖公差（通常为3微米），这时沟道长度L0为10微米左右，约为背面沟道刻蚀（BCE）型TFT的沟道长度的2.5倍。沟道长度大是降低TFT特性的重要原因之一。
发明内容
有鉴于此，本发明提供一种薄膜晶体管及其制备方法、阵列基板，以解决现有的ESL结构的薄膜晶体管沟道长度大的问题。
为解决上述技术问题，本发明的实施例提供一种薄膜晶体管，包括：有源层、刻蚀阻挡层、源电极和漏电极，其中，所述有源层包括：被所述刻蚀阻挡层覆盖的覆盖部和未被所述刻蚀阻挡层覆盖的、位于所述源电极和漏电极区域的接触部，位于所述源电极区域和/或漏电极区域的接触部包括从所述刻蚀阻挡层的纵向方向上延伸出的侧翼部。
优选地，所述有源层包括至少一个所述覆盖部，每一所述覆盖部均包括：位于所述源电极区域的第一子覆盖部、位于所述漏电极区域的第二子覆盖部以及不位于所述源电极区域和漏电极区域的第三子覆盖部。
优选地，当位于所述源电极区域的接触部包括所述侧翼部时，与所述源电极接触的侧翼部位于所述第一子覆盖部的纵向方向上；
当位于所述漏电极区域的接触部包括所述侧翼部时，与所述漏电极接触的侧翼部位于所述第二子覆盖部的纵向方向上。
优选地，所述有源层包括一个所述覆盖部；
当位于所述源电极区域的接触部包括所述侧翼部时，位于所述源电极区域的接触部包括两个与所述源电极接触的侧翼部，两个与所述源电极接触的侧翼部分别位于所述第一子覆盖部的两侧；
当位于所述漏电极区域的接触部包括所述侧翼部时，位于所述漏电极区域的接触部包括两个与所述漏电极接触的侧翼部，两个与所述漏电极接触的侧翼部分别位于所述第二子覆盖部的两侧。
优选地，所述有源层包括两个所述覆盖部；
当位于所述源电极区域的接触部包括所述侧翼部时，位于所述源电极区域的接触部包括一个与所述源电极接触的侧翼部，一个与所述源电极接触的侧翼部位于两个所述第一子覆盖部的中间；
当位于所述漏电极区域的接触部包括所述侧翼部时，位于所述漏电极区域的所述接触部包括一个与所述漏电极接触的侧翼部，一个与所述漏电极接触的侧翼部位于两个所述第二子覆盖部的中间。
优选地，位于所述源电极区域的接触部还包括：位于所述刻蚀阻挡层横向方向上的延伸部。
优选地，位于所述漏电极区域的接触部还包括：位于所述刻蚀阻挡层横向方向上的延伸部。
优选地，所述薄膜晶体管还包括栅电极和覆盖所述栅电极上的栅绝缘层，所述有源层形成在所述栅绝缘层上。
优选地，所述薄膜晶体管还包括钝化层，所述钝化层形成在所述源电极和所述漏电极上。
优选地，所述有源层采用氧化物金属半导体材料制成。
本发明还提供一种薄膜晶体管的制备方法，包括：
形成有源层和刻蚀阻挡层，所述有源层包括：被所述刻蚀阻挡层覆盖的覆盖部和未被所述刻蚀阻挡层覆盖的、位于所述源电极和漏电极区域的接触部，位于所述源电极区域和/或漏电极区域的接触部包括在所述刻蚀阻挡层的纵向方向上的侧翼部；
形成源电极和漏电极。
优选地，通过一次构图工艺形成有源层和刻蚀阻挡层，所述通过一次构图工艺形成有源层和刻蚀阻挡层具体包括：
形成氧化物半导体薄膜和刻蚀阻挡层薄膜；
在所述刻蚀阻挡层薄膜上涂覆光刻胶；
采用半色调掩膜板对所述光刻胶进行曝光、显影，形成光刻胶全保留区域，光刻胶半保留区域以及光刻胶去除区域，其中，所述光刻胶全保留区域对应刻蚀阻挡层图形区域，所述光刻胶半保留区域对应有源层除去刻蚀阻挡层图形的区域，所述光刻胶去除区域对应所述光刻胶全保留区域及所述光刻胶半保留区域之外的其他区域；
采用刻蚀工艺去除所述光刻胶去除区域的刻蚀阻挡层薄膜及金属氧化物半导体薄膜，形成有源层；
利用灰化工艺去除所述光刻胶半保留区域的光刻胶；
利用刻蚀工艺去除所述光刻胶半保留区域的刻蚀阻挡层薄膜，形成刻蚀阻挡层的图形；
剥离所述光刻胶完全保留区域的光刻胶，以形成所述刻蚀阻挡层和有源层。
优选地，通过一次构图工艺形成源电极和漏电极，所述通过一次构图工艺形成源电极和漏电极具体包括：
在所述有源层及刻蚀阻挡层上形成源漏电极金属薄膜；
在所述源/漏电极金属薄膜上涂覆光刻胶；
对所述源/漏电极金属薄膜上的光刻胶进行曝光、显影后，形成对应源/漏电极图形区域的光刻胶保留区域及除对应源漏电极图形区域的光刻胶保留区域之外的光刻胶去除区域；
采用刻蚀工艺去除所述除对应源漏电极图形区域的光刻胶保留区域之外的光刻胶去除区域的源漏电极金属薄膜以及所述有源层的裸露部，形成源电极、漏电极和有源层的图形；所述有源层的裸露部指裸露于所述刻蚀阻挡层并不被所述源电极和漏电极覆盖的部分；
剥离所述光刻胶保留区域的光刻胶，以露出所述源电极和漏电极。
本发明还提供一种显示器件，包括衬底基板以及形成在衬底基板上的上述薄膜晶体管。
本发明的上述技术方案的有益效果如下：
形成的有源层包括：被刻蚀阻挡层覆盖的覆盖部和未被刻蚀阻挡层覆盖的、位于所源电极和漏电极区域的接触部，位于源电极区域和/或漏电极区域的接触部包括在刻蚀阻挡层的纵向方向上的侧翼部。采用该方案不需要在刻蚀阻挡层上形成用于连接有源层和源/漏电极的接触孔，可以回避现有的制备流程中的接触孔与源/漏电极的覆盖公差，减小了氧化物TFT的沟道长度，形成微细的沟道，从而提升了氧化物TFT的启动电流（IonCurrent），进一步提升了氧化物TFT的特性。
附图说明
图1为现有技术中的采用刻蚀阻挡层结构的薄膜晶体管的制备方法的流程示意图；
图2为采用图1中所示的方法制备的氧化物TFT的结构示意图；
图3为本发明实施例一的薄膜晶体管的结构示意图；
图4为本发明实施例一的有源层的结构示意图；
图5为本发明实施例二的薄膜晶体管的结构示意图；
图6为本发明实施例二的有源层的结构示意图；
图7为本发明实施例三的薄膜晶体管的结构示意图；
图8为本发明实施例三的有源层的结构示意图；
图9为本发明实施例四的薄膜晶体管的结构示意图；
图10为本发明实施例四的有源层的结构示意图；
图11为本发明实施例五的薄膜晶体管的结构示意图；
图12为本发明实施例五的有源层的结构示意图；
图13为本发明实施例六的薄膜晶体管的结构示意图；
图14为本发明实施例七的薄膜晶体管的结构示意图；
图15为本发明实施例八的薄膜晶体管的结构示意图；
图16A-16C为本发明实施例的薄膜晶体管的制备方法的流程示意图；
图17为图16A-图16C中采用的半色调掩膜板对光刻胶进行曝光、显影后形成的光刻胶的图形；
图18为本发明的另一实施例中采用的半色调掩膜板对光刻胶进行曝光、显影后形成的光刻胶的图形。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例的附图，对本发明实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于所描述的本发明的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
除非另作定义，此处使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同，并不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“两侧”、“中间”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。“纵向”指竖直方向、“横向”指左右方向，“纵向”、“横向”等仅用于表示相对方向，当被描述对象的绝对方向改变后，则该相对方向也可能相应地改变。
本发明实施例提供一种薄膜晶体管，包括：有源层、刻蚀阻挡层、源电极和漏电极。
所述有源层包括：被所述刻蚀阻挡层覆盖的覆盖部和未被所述刻蚀阻挡层覆盖的、位于所述源电极和漏电极区域的接触部，位于所述源电极区域和/或漏电极区域的接触部包括在所述刻蚀阻挡层的纵向方向上的侧翼部。
即，位于所述源电极区域的接触部可以包括所述侧翼部，与所述源电极形成侧翼接触，位于所述漏电极区域的接触部也可以包括所述侧翼部，与所述漏电极形成侧翼接触，或者，位于所述源电极区域和漏电极区域的接触部均包括所述侧翼部，与所述源电极和漏电极形成侧翼接触。
上述结构中，通过刻蚀阻挡层的部分遮挡，在有源层上形成部分未覆盖区，从而与源/漏电极形成侧翼接触（Sidewingcontact），因而不需要在刻蚀阻挡层上形成用于连接有源层和源/漏电极的接触孔，可以回避现有的制备流程中的接触孔与源/漏电极的覆盖公差，与减小了氧化物TFT的沟道长度，形成微细的沟道，从而提升了氧化物TFT的启动电流（IonCurrent），进一步提升了氧化物TFT的特性。
为使本发明要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。
实施例一
请参考图3，图3为本发明实施例一的薄膜晶体管的结构示意图，所述薄膜晶体管包括有源层204、刻蚀阻挡层205、源电极206和漏电极207。
请同时参考图4，图4为本发明实施例一的有源层的结构示意图，所述有源层204包括：一个被所述刻蚀阻挡层205覆盖的覆盖部2041，未被所述刻蚀阻挡层205覆盖的位于所述源电极206的接触部2042，未被所述刻蚀阻挡层205覆盖的位于所述漏电极207区域的接触部2043。
所述覆盖部2041包括：位于所述源电极206区域的第一子覆盖部20411、位于所述漏电极207区域的第二子覆盖部20412以及不位于所述源电极206区域和漏电极207区域的第三子覆盖部20413。
位于所述源电极206区域的接触部2042包括两个与所述源电极206接触的侧翼部20421，两个与所述源电极206接触的侧翼部20421位于所述第一子覆盖部20411的纵向方向上，且分别位于所述第一子覆盖部20411的两侧。
位于所述漏电极207区域的接触部2043包括两个与所述漏电极207接触的侧翼部20431，两个与所述漏电极207接触的侧翼部20431位于所述第二子覆盖部20412的纵向方向上，且分别位于所述第二子覆盖部20412的两侧。
请参考图3，由于采用侧翼接触，本发明实施例中的源电极206和漏电极207之间的沟道长度L1明显要小于现有技术中的采用过孔连接的源电极和漏电极之间的沟道长度L0（请参考图2）。
实施例一的有源层204与源电极206和漏电极207均形成侧翼接触。在本发明的其他实施例中有源层204也可以仅与源电极206形成侧翼接触，或者，仅与漏电极207形成侧翼接触。
实施例二
请同时参考图5和图6，图5为本发明实施例二的薄膜晶体管的结构示意图，图6为本发明实施例二的有源层的结构示意图，从图5和图6中可以看出，实施例二的薄膜晶体管与实施例一的薄膜晶体管的区别在于：
仅位于所述源电极206区域的接触部2042包括在所述刻蚀阻挡层205的纵向方向上的侧翼部20421，位于漏电极207区域的接触部2043不包括在所述刻蚀阻挡层205的纵向方向上的侧翼部。
具体的，所述有源层204包括：一个被所述刻蚀阻挡层205覆盖的覆盖部2041，未被所述刻蚀阻挡层205覆盖的位于所述源电极206的接触部2042，未被所述刻蚀阻挡层205覆盖的位于所述漏电极207区域的接触部2043。
所述覆盖部2041包括：位于所述源电极206区域的第一子覆盖部20411、位于所述漏电极207区域的第二子覆盖部20412以及不位于所述源电极206区域和漏电极207区域的第三子覆盖部20413。
位于所述源电极206区域的接触部2042包括两个与所述源电极206接触的侧翼部20421，两个与所述源电极206接触的侧翼部20421位于所述第一子覆盖部20411的纵向方向上，且分别位于所述第一子覆盖部20411的两侧。
当然，在本发明的其他实施例中，有源层204也可以仅与漏电极207形成侧翼接触，在此不再详细描述。
实施例三
请同时参考图7和图8，图7为本发明实施例三的薄膜晶体管的结构示意图，图8为本发明实施例三的有源层的结构示意图，从图7和图8中可以看出，实施例三的薄膜晶体管与实施例一的薄膜晶体管的区别在于：
位于所述源电极206区域的接触部2042除了包括：两个与所述源电极206接触的侧翼部20421之外，还包括：位于所述刻蚀阻挡层205横向方向上的延伸部20422，所述延伸部20422也与所述源电极206接触。
位于所述漏电极207区域的接触部2043除了包括：两个与所述漏电极207接触的侧翼部20431之外，还包括：位于所述刻蚀阻挡层205横向方向上的延伸部20432，所述延伸部20432也与所述漏电极207接触。
实施例三中，位于所述源电极206区域的接触部2042和位于所述漏电极207区域的接触部2043均包括延伸部，当然，在本发明的其他实施例中，也可以仅位于所述源电极206区域的接触部2042，或者，仅位于所述漏电极207区域的接触部2043包括延伸部，具体结构在此不再详细描述。
实施例四
请参考图9，图9为本发明实施例四的薄膜晶体管的结构示意图，所述薄膜晶体管包括有源层204、刻蚀阻挡层205、源电极206和漏电极207。
请同时参考图10，图10为本发明实施例四的有源层的结构示意图，所述有源层204包括：两个被所述刻蚀阻挡层205覆盖的覆盖部2041，未被所述刻蚀阻挡层205覆盖的位于所述源电极206的接触部2042，未被所述刻蚀阻挡层205覆盖的位于所述漏电极207区域的接触部2043。
所述覆盖部2041包括：位于所述源电极206区域的第一子覆盖部20411、位于所述漏电极207区域的第二子覆盖部20412以及不位于所述源电极206区域和漏电极207区域的第三子覆盖部20413。
位于所述源电极206区域的接触部2042包括一个与所述源电极206接触的侧翼部20421（本实施例中，即接触部2042本身），与所述源电极206接触的侧翼部20421位于所述第一子覆盖部20411的纵向方向上，且位于两个所述第一子覆盖部20411的中间。
位于所述漏电极207区域的接触部2043包括一个与所述漏电极207接触的侧翼部20431（本实施例中，即接触部2043本身），与所述漏电极207接触的侧翼部20431位于所述第二子覆盖部20412的纵向方向上，且位于两个所述第二子覆盖部20412的中间。
请参考图9，由于采用侧翼接触，本发明实施例中的源电极206和漏电极207之间的沟道长度L2明显要小于现有技术中的采用过孔连接的源电极和漏电极之间的沟道长度L0（请参考图2）。
实施例四的有源层204与源电极206和漏电极207均形成侧翼接触。在本发明的其他实施例中，该种结构下，有源层204也可以仅与源电极206形成侧翼接触，或者，仅与漏电极207形成侧翼接触。
实施例五
请同时参考图11和图12，图11为本发明实施例五的薄膜晶体管的结构示意图，图12为本发明实施例五的有源层的结构示意图，从图11和图12中可以看出，实施例五的薄膜晶体管与实施例四的薄膜晶体管的区别在于：
位于所述源电极206区域的接触部2042除了包括：两个与所述源电极206接触的侧翼部20421之外，还包括：位于所述刻蚀阻挡层205横向方向上的延伸部20422，所述延伸部20422也与所述源电极206接触。
位于所述漏电极207区域的接触部2043除了包括：两个与所述漏电极207接触的侧翼部20431之外，还包括：位于所述刻蚀阻挡层205横向方向上的延伸部20432，所述延伸部20432也与所述漏电极207接触。
实施例五中，位于所述源电极206区域的接触部2042和位于所述漏电极207区域的接触部2043均包括延伸部，当然，在本发明的其他实施例中，也可以仅位于所述源电极206区域的接触部2042，或者，仅位于所述漏电极207区域的接触部2043包括延伸部，具体结构在此不再详细描述。
从上面实施例可以看出:
当所述有源层包括一个所述覆盖部，且位于所述源电极区域的接触部包括所述侧翼部时，位于所述源电极区域的接触部包括两个与所述源电极接触的侧翼部，两个与所述源电极接触的侧翼部分别位于所述第一子覆盖部的两侧；
当所述有源层包括一个所述覆盖部，且位于所述漏电极区域的接触部包括所述侧翼部时，位于所述漏电极区域的接触部包括两个与所述漏电极接触的侧翼部，两个与所述漏电极接触的侧翼部分别位于所述第二子覆盖部的两侧。
当所述有源层包括两个所述覆盖部，且位于所述源电极区域的接触部包括所述侧翼部时，位于所述源电极区域的接触部包括一个与所述源电极接触的侧翼部，一个与所述源电极接触的侧翼部位于两个所述第一子覆盖部的中间；
当所述有源层包括两个所述覆盖部，且位于所述漏电极区域的接触部包括所述侧翼部时，位于所述漏电极区域的所述接触部包括一个与所述漏电极接触的侧翼部，一个与所述漏电极接触的侧翼部位于两个所述第二子覆盖部的中间。
实施例六和实施例七
上述各实施例中，位于源电极206区域的有源层（包括侧翼部20421和第一覆盖部20411，或者，包括侧翼部20421、第一覆盖部20411和延伸部20422）以及漏电极207区域的有源层（包括侧翼部20431和第一覆盖部20412，或者，包括侧翼部20431、第一覆盖部20412和延伸部20432）的形状均为长方形，但是，位于源电极206和漏电极207区域的有源层并不限于此，可以为圆形、椭圆形或其它形状。
请参考图13和图14，图13为本发明实施例六的薄膜晶体管的结构示意图，该实施例中第位于源电极206和漏电极207区域的有源层的形状为圆形，图14为本发明实施例七的薄膜晶体管的结构示意图，该实施例中位于源电极206和漏电极207区域的有源层的形状为椭圆形。
此外，上述任一实施例中的薄膜晶体管除了包括有源层、刻蚀阻挡层、源电极和漏电极之外，还可以包括：栅电极以及覆盖所述栅电极上的栅绝缘层，所述有源层形成在所述栅绝缘层上。
进一步的，为了对薄膜晶体管形成保护，上述任一实施例中的薄膜晶体管还可以包括钝化层，所述钝化层形成在所述源电极和所述漏电极上。
实施例八
请参考图15，图15为本发明实施例的薄膜晶体管的立体结构示意图，所述薄膜晶体管包括：
栅电极202；
覆盖所述栅电极上的栅绝缘层203；
形成在所述栅绝缘层上的有源层204，所述有源层204可以为上述任一实施例中的有源层204；
形成在所述有源层204上的刻蚀阻挡层205；
形成在所述刻蚀阻挡层205上的源电极206和漏电极207；
形成在所述源电极206和漏电极207上的钝化层208。
上述结构中，通过刻蚀阻挡层的部分遮挡，在有源层上形成部分未覆盖区，从而与源/漏电极形成侧翼接触（Sidewingcontact），因而不需要在刻蚀阻挡层上形成用于连接有源层和源/漏电极的接触孔，可以回避现有的制备流程中的接触孔与源/漏电极的覆盖公差，与减小了氧化物TFT的沟道长度，形成微细的沟道，从而提升了氧化物TFT的启动电流（IonCurrent），进一步提升了氧化物TFT的特性。
本发明实施例还提供一种显示器件包括上述阵列基板。该显示器件可以为：阵列基板、显示面板、显示器等，例如：液晶面板、电子纸、OLED（OrganicLightEmittingDiode，有机发光二极管）面板、液晶电视、液晶显示器、数码相框、手机、平板电脑等具有任何显示功能的产品或部件。
对应于上述薄膜晶体管，本发明还提供一种薄膜晶体管的制备方法，包括：
形成有源层和刻蚀阻挡层，所述有源层包括：被所述刻蚀阻挡层覆盖的覆盖部和未被所述刻蚀阻挡层覆盖的、位于所述源电极和漏电极区域的接触部，位于所述源电极区域和/或漏电极区域的接触部包括在所述刻蚀阻挡层的纵向方向上的侧翼部；
形成源电极和漏电极。
进一步地，上述方法中通过一次构图工艺形成有源层及刻蚀阻挡层。
所述通过一次构图工艺形成有源层及刻蚀阻挡层可以具体包括：
步骤S21：形成金属氧化物半导体薄膜和刻蚀阻挡层薄膜；
具体地，可以利用沉积的方法一次性沉积金属氧化物半导体薄膜和刻蚀阻挡层薄膜。
所述金属氧化物半导体可以为IGZO（铟镓锌氧化物）、ITO（纳米铟锡氧化物）或IZO（锌氧化铟氧化物）等。
步骤S22：在所述刻蚀阻挡层薄膜上涂覆光刻胶；
步骤S23：采用半色调（Halftone）掩膜板对所述光刻胶进行曝光、显影，形成光刻胶全保留区域，光刻胶半保留区域以及光刻胶去除区域，其中，所述光刻胶全保留区域对应刻蚀阻挡层图形区域，所述光刻胶半保留区域对应有源层除去刻蚀阻挡层图形的区域，所述光刻胶去除区域对应所述光刻胶全保留区域及所述光刻胶半保留区域之外的其他区域；
步骤S24：采用刻蚀工艺去除所述光刻胶去除区域的刻蚀阻挡层薄膜及金属氧化物半导体薄膜，形成有源层；
具体的，可以采用干法刻蚀（DryEtch）工艺去除所述光刻胶去除区域的刻蚀阻挡层薄膜。
可以采用湿法刻蚀（WetEtch）工艺去除所述光刻胶去除区域的金属氧化物半导体薄膜。
步骤S25：利用灰化（Ashing）工艺去除所述光刻胶半保留区域的光刻胶；
步骤S26：利用刻蚀工艺去除所述光刻胶半保留区域的刻蚀阻挡层薄膜，形成刻蚀阻挡层的图形；
步骤S27：剥离所述光刻胶完全保留区域的光刻胶，以露出所述刻蚀阻挡层和有源层。
上述实施例中形成的有源层包括：被所述刻蚀阻挡层覆盖的覆盖部和未被所述刻蚀阻挡层覆盖的、位于所述源电极和漏电极区域的接触部，位于所述源电极区域和/或漏电极区域的接触部包括在所述刻蚀阻挡层的纵向方向上的侧翼部。
另外，所述有源层还可能包括裸露于所述刻蚀阻挡层并不与所述源电极区域和漏电极区域对应的裸露部，所述有源层的裸露部可以在后续的形成源/漏电极的工艺中被刻蚀。
进一步地，可以通过一次构图工艺形成源电极和漏电极。
所述通过一次构图工艺形成源电极和漏电极具体包括：
步骤S31：在所述有源层及刻蚀阻挡层上形成源漏电极金属薄膜；
步骤S32：在所述源/漏电极金属薄膜上涂覆光刻胶；
步骤S33：对所述源/漏电极金属薄膜上的光刻胶进行曝光、显影后，形成对应源/漏电极图形区域的光刻胶保留区域及除对应源漏电极图形区域的光刻胶保留区域之外的光刻胶去除区域；
步骤S34：采用刻蚀工艺去除所述除对应源漏电极图形区域的光刻胶保留区域之外的光刻胶去除区域的源漏电极金属薄膜以及所述有源层的裸露部，形成源电极、漏电极和有源层的图形；所述有源层的裸露部指裸露于所述刻蚀阻挡层并不被源漏电极覆盖的部分；
步骤S35：剥离所述光刻胶保留区域的光刻胶，以露出所述源电极和漏电极。
由于有源层容易被刻蚀剂刻蚀掉，因此，在进行源/漏电极金属刻蚀时，可以用一次性刻蚀的方法，同时把裸露的有源层的裸露部刻蚀掉。
或者，上述有源层的裸露部也可以不在形成源/漏电极的工艺中被刻蚀，而是在形成源/漏电极之后，单独进行刻蚀，或者，不进行刻蚀，通过转换工艺将裸露部转换成绝缘体。
进一步地，为了保护氧化物TFT，上述制备方法还可以包括：在所述源电极和漏电极上形成钝化层（PVX）。
请参考图16A-16C，图16A-16C为本发明实施例的氧化物TFT的制备方法的流程示意图，所述方法包括以下步骤：
步骤S161：通过一次构图工艺，形成栅电极202。
步骤S162：在栅电极202上形成栅绝缘层203。
具体地，可以采用沉积的方法形成栅绝缘层203。
步骤S163：在栅绝缘层203上形成金属氧化物半导体薄膜301。
该氧化物半导体薄膜可以为IGZO、ITO或IZO等。
具体地，可以采用沉积的方法形成金属氧化物半导体薄膜301。
步骤S164：在金属氧化物半导体薄膜301上形成刻蚀阻挡层薄膜302。
具体地，可以采用沉积的方法形成刻蚀阻挡层薄膜302。
步骤S165：在刻蚀阻挡层薄膜302上涂覆光刻胶，并采用半色调掩膜板对所述光刻胶进行曝光、显影，形成光刻胶全保留区域，光刻胶半保留区域以及光刻胶去除区域，其中，所述光刻胶全保留区域对应刻蚀阻挡层图形区域，所述光刻胶半保留区域对应有源层除去刻蚀阻挡层图形的区域，所述光刻胶去除区域对应所述光刻胶全保留区域及所述光刻胶半保留区域之外的其他区域。
请参考图17，图17为步骤S165中采用的半色调掩膜板对光刻胶进行曝光、显影后形成的光刻胶的图形，图中，401为光刻胶全保留区域的光刻胶，402为光刻胶半保留区域的光刻胶。
步骤S166：采用刻蚀工艺去除所述光刻胶去除区域的刻蚀阻挡层薄膜。
具体的，可以采用干法刻蚀工艺去除所述光刻胶去除区域的刻蚀阻挡层薄膜。
步骤S167：采用刻蚀工艺去除所述光刻胶去除区域的金属氧化物半导体薄膜，形成有源层204。
具体的，可以采用湿法刻蚀工艺去除所述光刻胶去除区域的金属氧化物半导体薄膜。
步骤S168：利用灰化工艺去除所述光刻胶半保留区域的光刻胶。
步骤S169：利用刻蚀工艺去除所述光刻胶半保留区域的刻蚀阻挡层薄膜，形成刻蚀阻挡层205的图形；
步骤S170：剥离所述光刻胶完全保留区域的光刻胶，以露出所述刻蚀阻挡层205和有源层204。
上述形成的有源层204包括：被所述刻蚀阻挡层覆盖的覆盖部和未被所述刻蚀阻挡层覆盖的、位于所述源电极和漏电极区域的接触部，位于所述源电极区域和/或漏电极区域的接触部包括在所述刻蚀阻挡层的纵向方向上的侧翼部。
步骤S171：在所述有源层204及刻蚀阻挡层205上形成源漏电极金属薄膜303；
步骤S172：在所述源漏电极金属薄膜303上涂覆光刻胶，并对所述源漏电极金属薄膜303上的光刻胶进行曝光、显影后，形成对应源漏电极图形区域的光刻胶保留区域及除对应源漏电极图形区域的光刻胶保留区域之外的光刻胶去除区域；
步骤S173：采用刻蚀工艺去除所述除对应源漏电极图形区域的光刻胶保留区域之外的光刻胶去除区域的源漏电极金属薄膜以及有源层的裸露部，形成源电极206、漏电极207和有源层204的图形。其中，有源层的裸露部为裸露于刻蚀阻挡层205，但是不位于源电极和漏电极区域的有源部分。
步骤S174：剥离所述光刻胶保留区域的光刻胶，以露出所述源电极206和漏电极207。
步骤S175：在所述源电极206和漏电极207上形成钝化层208。
采用图17中所示的半色调掩膜板可以制备出如图7所示的氧化物TFT。
上述实施例的步骤S165中，也可以采用其他类型的半色调掩膜板对光刻胶进行曝光。请参考图18，图18为本发明的另一实施例中采用的半色调掩膜板对光刻胶进行曝光、显影后形成的光刻胶的图形，其中，601为光刻胶全保留区域的光刻胶，602为光刻胶半保留区域的光刻胶。采用图18中所示的半色调掩膜板可以制备出如图11所示的氧化物TFT。
上述实施例中的有源层可以采用氧化物金属半导体材料或单晶硅（a-si），多晶硅等材料制成。
上述实施例中形成的氧化物TFT的沟道长度为2至20微米，优选的可以为4微米左右，形成微细的沟道，在同样的氧化物TFT大小下，启动电流可提升约3倍。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (14)
1.一种薄膜晶体管，包括有源层、刻蚀阻挡层、源电极和漏电极，其特征在于：
所述有源层包括：被所述刻蚀阻挡层覆盖的覆盖部和未被所述刻蚀阻挡层覆盖的、位于源电极和漏电极区域的接触部，位于源电极区域和/或漏电极区域的接触部包括从所述刻蚀阻挡层的纵向方向上延伸出的侧翼部。
2.根据权利要求1所述的薄膜晶体管，其特征在于：
所述有源层包括至少一个所述覆盖部，每一所述覆盖部均包括：位于所述源电极区域的第一子覆盖部、位于所述漏电极区域的第二子覆盖部以及不位于所述源电极区域和漏电极区域的第三子覆盖部。
3.根据权利要求2所述的薄膜晶体管，其特征在于：
当位于所述源电极区域的接触部包括所述侧翼部时，与所述源电极接触的侧翼部位于所述第一子覆盖部的纵向方向上；
当位于所述漏电极区域的接触部包括所述侧翼部时，与所述漏电极接触的侧翼部位于所述第二子覆盖部的纵向方向上。
4.根据权利要求3所述的薄膜晶体管，其特征在于：
所述有源层包括一个所述覆盖部；
当位于所述源电极区域的接触部包括所述侧翼部时，位于所述源电极区域的接触部包括两个与所述源电极接触的侧翼部，两个与所述源电极接触的侧翼部分别位于所述第一子覆盖部的两侧；
当位于所述漏电极区域的接触部包括所述侧翼部时，位于所述漏电极区域的接触部包括两个与所述漏电极接触的侧翼部，两个与所述漏电极接触的侧翼部分别位于所述第二子覆盖部的两侧。
5.根据权利要求3所述的薄膜晶体管，其特征在于：
所述有源层包括两个所述覆盖部；
当位于所述源电极区域的接触部包括所述侧翼部时，位于所述源电极区域的接触部包括一个与所述源电极接触的侧翼部，一个与所述源电极接触的侧翼部位于两个所述第一子覆盖部的中间；
当位于所述漏电极区域的接触部包括所述侧翼部时，位于所述漏电极区域的所述接触部包括一个与所述漏电极接触的侧翼部，一个与所述漏电极接触的侧翼部位于两个所述第二子覆盖部的中间。
6.根据权利要求1所述的薄膜晶体管，其特征在于：
位于所述源电极区域的接触部还包括：位于所述刻蚀阻挡层横向方向上的延伸部。
7.根据权利要求6所述的薄膜晶体管，其特征在于：
位于所述漏电极区域的接触部还包括：位于所述刻蚀阻挡层横向方向上的延伸部。
8.根据权利要求1至7任一项所述的薄膜晶体管，其特征在于，还包括栅电极和覆盖所述栅电极上的栅绝缘层，所述有源层形成在所述栅绝缘层上。
9.根据权利要求8所述的薄膜晶体管，其特征在于，还包括钝化层，所述钝化层形成在所述源电极和所述漏电极上。
10.根据权利要求1所述的薄膜晶体管，其特征在于，所述有源层采用氧化物金属半导体材料制成。
11.一种薄膜晶体管的制备方法，其特征在于，包括：
形成有源层和刻蚀阻挡层，所述有源层包括：被所述刻蚀阻挡层覆盖的覆盖部和未被所述刻蚀阻挡层覆盖的、位于源电极和漏电极区域的接触部，位于源电极区域和/或漏电极区域的接触部包括在所述刻蚀阻挡层的纵向方向上的侧翼部；
形成源电极和漏电极。
12.根据权利要求11所述的制备方法，其特征在于：通过一次构图工艺形成有源层和刻蚀阻挡层，所述通过一次构图工艺形成有源层和刻蚀阻挡层具体包括：
形成金属氧化物半导体薄膜和刻蚀阻挡层薄膜；
在所述刻蚀阻挡层薄膜上涂覆光刻胶；
采用半色调掩膜板对所述光刻胶进行曝光、显影，形成光刻胶全保留区域，光刻胶半保留区域以及光刻胶去除区域，其中，所述光刻胶全保留区域对应刻蚀阻挡层图形区域，所述光刻胶半保留区域对应有源层除去刻蚀阻挡层图形的区域，所述光刻胶去除区域对应所述光刻胶全保留区域及所述光刻胶半保留区域之外的其他区域；
采用刻蚀工艺去除所述光刻胶去除区域的刻蚀阻挡层薄膜及金属氧化物半导体薄膜，形成有源层；
利用灰化工艺去除所述光刻胶半保留区域的光刻胶；
利用刻蚀工艺去除所述光刻胶半保留区域的刻蚀阻挡层薄膜，形成刻蚀阻挡层的图形；
剥离所述光刻胶完全保留区域的光刻胶，以形成所述刻蚀阻挡层和有源层。
13.根据权利要求11或12所述的制备方法，其特征在于，通过一次构图工艺形成源电极和漏电极，所述通过一次构图工艺形成源电极和漏电极具体包括：
在所述有源层及刻蚀阻挡层上形成源/漏电极金属薄膜；
在所述源/漏电极金属薄膜上涂覆光刻胶；
对所述源/漏电极金属薄膜上的光刻胶进行曝光、显影后，形成对应源/漏电极图形区域的光刻胶保留区域及除对应源/漏电极图形区域的光刻胶保留区域之外的光刻胶去除区域；
采用刻蚀工艺去除所述除对应源/漏电极图形区域的光刻胶保留区域之外的光刻胶去除区域的源/漏电极金属薄膜以及所述有源层的裸露部，形成源电极、漏电极和有源层的图形；所述有源层的裸露部指裸露于所述刻蚀阻挡层并不被所述源电极和漏电极覆盖的部分；
剥离所述光刻胶保留区域的光刻胶，以露出所述源电极和漏电极。
14.一种显示器件，其特征在于，包括衬底基板以及形成在衬底基板上如权利要求1至10任一项所述的薄膜晶体管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310753220.7A CN103730512B (zh) | 2013-12-31 | 2013-12-31 | 薄膜晶体管及其制备方法、显示器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310753220.7A CN103730512B (zh) | 2013-12-31 | 2013-12-31 | 薄膜晶体管及其制备方法、显示器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103730512A CN103730512A (zh) | 2014-04-16 |
| CN103730512B true CN103730512B (zh) | 2016-03-30 |
Family
ID=50454520
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310753220.7A Active CN103730512B (zh) | 2013-12-31 | 2013-12-31 | 薄膜晶体管及其制备方法、显示器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103730512B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105261638A (zh) | 2015-08-04 | 2016-01-20 | 广东顺德中山大学卡内基梅隆大学国际联合研究院 | 一种具有鳍型沟道结构的薄膜晶体管及其制备方法 |
| CN105489617B (zh) * | 2016-01-21 | 2019-07-05 | 重庆京东方光电科技有限公司 | 一种阵列基板、显示面板及显示装置 |
| CN105870169A (zh) * | 2016-04-18 | 2016-08-17 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、阵列基板、显示装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101330023A (zh) * | 2007-06-20 | 2008-12-24 | 索尼株式会社 | 薄膜晶体管及其制造方法、使用该薄膜晶体管的显示器 |
| CN202423298U (zh) * | 2011-12-31 | 2012-09-05 | 京东方科技集团股份有限公司 | 一种tft、阵列基板以及显示器件 |
| KR20120140448A (ko) * | 2011-06-21 | 2012-12-31 | 엘지디스플레이 주식회사 | 박막트랜지스터의 제조방법 |
-
2013
- 2013-12-31 CN CN201310753220.7A patent/CN103730512B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101330023A (zh) * | 2007-06-20 | 2008-12-24 | 索尼株式会社 | 薄膜晶体管及其制造方法、使用该薄膜晶体管的显示器 |
| KR20120140448A (ko) * | 2011-06-21 | 2012-12-31 | 엘지디스플레이 주식회사 | 박막트랜지스터의 제조방법 |
| CN202423298U (zh) * | 2011-12-31 | 2012-09-05 | 京东方科技集团股份有限公司 | 一种tft、阵列基板以及显示器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103730512A (zh) | 2014-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103715270B (zh) | 薄膜晶体管及其制备方法、显示器件 | |
| CN108231795B (zh) | 阵列基板、制作方法、显示面板及显示装置 | |
| US9520422B2 (en) | Oxide thin film transistor and manufacturing method thereof, array substrate and display device | |
| CN109273409B (zh) | 一种显示面板、其制作方法及显示装置 | |
| US9698166B2 (en) | Thin film transistor, method for manufacturing thin film transistor, array substrate, method for manufacturing array substrate, and display device | |
| JP6227674B2 (ja) | 酸化物薄膜トランジスターアレイ基板、その製造方法及び表示パネル | |
| US9893098B2 (en) | Array substrate and fabrication method thereof, and display device | |
| US20140209895A1 (en) | Array substrate, fabrication method thereof and display device | |
| US9276014B2 (en) | Array substrate and method of fabricating the same, and liquid crystal display device | |
| US20140027760A1 (en) | Semiconductor device and manufacturing method thereof | |
| EP2757589A2 (en) | Methods for fabricating a thin film transistor and an array substrate | |
| WO2020103341A1 (zh) | 显示面板及其制作方法 | |
| US11043515B2 (en) | Display substrate, manufacturing method thereof, and display device | |
| CN103730512B (zh) | 薄膜晶体管及其制备方法、显示器件 | |
| US10134765B2 (en) | Oxide semiconductor TFT array substrate and method for manufacturing the same | |
| CN107438903B (zh) | 薄膜晶体管制造方法 | |
| CN109524356B (zh) | 一种阵列基板的制造方法、阵列基板及显示面板 | |
| US9741861B2 (en) | Display device and method for manufacturing the same | |
| JP2017500727A (ja) | 薄膜トランジスタ基板の製造方法及び前記方法によって製造された薄膜トランジスタ基板 | |
| CN203631563U (zh) | 薄膜晶体管、阵列基板及显示装置 | |
| US20140313443A1 (en) | Display panel, transistor, and the manufacturing method thereof | |
| US9893198B2 (en) | Thin film transistor utilized in array substrate and manufacturing method thereof | |
| CN108155245A (zh) | 薄膜晶体管及其制作方法 | |
| CN103700625A (zh) | 一种阵列基板的制作方法、阵列基板及显示装置 | |
| CN105047608A (zh) | 阵列基板及其制作方法、显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |