CN101330023A - 薄膜晶体管及其制造方法、使用该薄膜晶体管的显示器 - Google Patents

薄膜晶体管及其制造方法、使用该薄膜晶体管的显示器 Download PDF

Info

Publication number
CN101330023A
CN101330023A CNA2008101288523A CN200810128852A CN101330023A CN 101330023 A CN101330023 A CN 101330023A CN A2008101288523 A CNA2008101288523 A CN A2008101288523A CN 200810128852 A CN200810128852 A CN 200810128852A CN 101330023 A CN101330023 A CN 101330023A
Authority
CN
China
Prior art keywords
film
layer
etching
silicon film
etch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008101288523A
Other languages
English (en)
Other versions
CN101330023B (zh
Inventor
丰田基博
荒井俊明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN101330023A publication Critical patent/CN101330023A/zh
Application granted granted Critical
Publication of CN101330023B publication Critical patent/CN101330023B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供一种薄膜晶体管及其制造方法、使用该薄膜晶体管的显示器。该薄膜晶体管的制造方法包括步骤:在绝缘基板上顺序形成栅电极、栅绝缘膜和非晶硅膜;仅在该非晶硅膜的将用作沟道区的区域中形成沟道保护膜;以及在该沟道保护膜和非晶硅膜上顺序形成n+硅膜和金属层。该方法还包括步骤:构图该非晶硅膜和n+硅膜以选择性留下与源和漏电极对应的区域,使用该沟道保护膜作为蚀刻停止层以选择性去除该n+硅膜和金属层的与该沟道区对应的区域从而从该n+硅膜形成源和漏区且还从该金属层形成源和漏电极。

Description

薄膜晶体管及其制造方法、使用该薄膜晶体管的显示器
技术领域
本发明涉及薄膜晶体管的制造方法、薄膜晶体管和使用该薄膜晶体管的显示器。
背景技术
近年来,一种平面显示器,即利用有机EL(电致发光)来显示影像的显示器备受关注。这种显示器或有机EL显示器由于有机发光元件自身的发光而提供了优良的特性,包括宽视角和低功耗。此外,有机EL显示器提供了对高速高清影像信号的快速响应。因此,正在努力将其商业化,尤其是在影像及其它领域。
有源矩阵(有机EL显示器的一种驱动方法,其中薄膜晶体管(TFT)用作驱动元件)在响应时间和分辨率(resolution)方面要优于传统的无源矩阵。因此,这种驱动方法被认为尤其适用于具有上述特性的有机EL显示器。有源矩阵有机EL显示器至少包括具有发光材料的有机发光元件(有机EL元件)和具有用于驱动有机发光元件的TFT的驱动面板。该驱动面板和密封面板通过粘合层结合在一起,有机EL元件被夹在它们之间。此外,有源矩阵有机EL显示器至少包括开关晶体管和驱动晶体管作为构成有机EL显示器的TFT。开关晶体管控制像素对比度(pixel contrast)。驱动晶体管控制有机EL元件的光发射。
在这样的有机EL显示器中,控制驱动晶体管的栅电压来调节流入有机EL元件的电流,从而控制显示灰度水平。结果,如果流经驱动晶体管的电流在一个像素和另一个像素间显著不同,则显示器的发光亮度在一个像素和另一个像素间不同。也就是说,有机EL元件的发光依赖于流经驱动晶体管的电流。因此,抑制有机EL显示器中驱动晶体管电流的偏差对于显示优质图像来说是非常重要的。
TFT电流偏差背后的一个因素是TFT的“L长度”的偏差。这里,术语“TFT的L长度”指的是TFT的源到漏的距离。即,沟道蚀刻停止层的最终源到漏距离就是L长度。因此,如果源到漏距离在最终表面上显著改变,则TFT特性之一的ON电流将相应地改变。
顺便提及,已知TFT的“L长度”的偏差的有无取决于形成沟道保护膜的精确度。沟道保护膜在源和漏的形成期间用作蚀刻停止层。也就是说,一般通过首先在由绝缘材料形成的膜上形成抗蚀剂图案,然后掩模化和蚀刻该抗蚀剂图案,来形成沟道保护膜。然而,在蚀刻过程中,如果蚀刻速率变化,则TFT中的源到漏距离将会相应地变化。
上述问题的一个可行解决方案是利用从栅电极侧的背侧曝光通过自对准曝光和显影来减小偏差。然而,该解决方案不会补偿蚀刻过程中蚀刻速率的偏差。因此,一个问题仍有待解决:那就是蚀刻速率的偏差会导致TFT的L长度的偏差。
另一方面,减小沟道保护膜的形成期间蚀刻偏移(etching shift)的一个可行解决方案是通过各向异性干法蚀刻,对形成在硅膜上的沟道保护膜进行选择性干法蚀刻。但是,即使各向异性蚀刻也会由于各向异性离子撞击而在沟道保护膜的蚀刻期间损坏用作掩模的抗蚀剂图案。结果,抗蚀剂图案本身会回缩从而反映各向异性干法蚀刻的偏差。因此,即使是各向异性干法蚀刻也不能避免最终的源到漏距离偏差的问题。
另一方面,难以实现近似无穷大的对硅的选择性,例如在使用氟化氢溶液的蚀刻过程中。而是,[停止层蚀刻速率/硅损坏速率]最大是2到10。因此,如果用作停止层的沟道保护膜被一次干蚀刻穿其整个厚度,则过蚀刻是需要的,其对于蚀刻穿整个膜厚产生的时间偏差是适当的。这导致更多时间被过蚀刻占用,可能要求硅膜更厚。此外,如果沟道区域上的沟道保护膜被蚀刻到硅以用于使用氟化氢溶液的图案化,则该溶液可能会穿过硅膜的针孔,从而蚀刻栅绝缘膜。这会导致栅绝缘膜的层间绝缘能力减弱。
日本专利No.2915397公开一种用作蚀刻停止层的绝缘膜的混合分层结构。该结构抑制了用氟化氢溶液蚀刻造成的锥形部分的悬垂(overhanging),从而防止晶体管的泄露。但是,在用湿法蚀刻或各向同性蚀刻将两层蚀刻到硅表面时,在湿法蚀刻过程中间,被蚀刻的停止层绝缘膜起到了用于残留的停止层绝缘膜的掩模的作用,与蚀刻停止层的分层结构的类型无关。因此,各向同性蚀刻偏差产生的尺寸偏差是必然的。
日本专利特开No.9-298303公开了一种沟道保护膜的分层结构。该结构抑制了干法蚀刻期间由于氢氟酸穿透针孔造成的对栅绝缘膜的损坏。该结构还提供了例如减小的对硅的蚀刻损坏。但是,在蚀刻分层结构的顶层且去除抗蚀剂之后蚀刻分层结构的底层期间,顶层本身用作掩模。结果,顶层的尺寸在蚀刻完成时被原样转移作为L长度。由于顶层的蚀刻偏差,这导致L长度的偏差。
日本专利特开No.6-188422公开了一种沟道保护膜的分层结构。在该膜的形成之后的过程中(n+层(n-plus layer)的蚀刻过程),顶层具有比底层低的蚀刻速率,从而提供沟道保护膜剩余厚度的减小的偏差。这提供了晶体管特性的减小的偏差。然而,这里使用的术语“晶体管特性的偏差”不涉及沟道保护膜本身的蚀刻产生的L长度的偏差。因此,L长度的偏差导致的问题仍有待解决。
发明内容
在相关技术固有的前述问题的启迪下作出本发明,且期望提供一种薄膜晶体管或TFT制造方法,其能够抑制TFT的L长度的偏差而没有不必要地增大硅膜厚度,且由此形成具有小的特性偏差的TFT。还期望提供一种TFT和使用该TFT的显示器。
本发明一实施例提供一种TFT制造方法。该TFT制造方法包括步骤:在绝缘基板上顺序形成栅电极、栅绝缘膜和非晶硅膜;在将用作该非晶硅膜的沟道区域的区域形成沟道保护膜;以及在该沟道保护膜和非晶硅膜上顺序形成n+硅膜和金属层。该方法还包括步骤:构图该非晶硅膜和n+硅膜从而选择性留下与源和漏电极对应的区域。然后,第三步骤使用沟道保护膜作为蚀刻停止层来选择性去除n+硅膜和金属层的与沟道区对应的区域,由此从n+硅膜形成源和漏区且还从金属层形成源和漏电极。形成沟道保护膜的步骤形成了沟道保护膜,使得该膜具有由不同蚀刻速率的多个层构成的分层结构,且使得该分层结构的最下面的层具有选择性以重置除了该最下面的层之外的层的蚀刻偏差。
根据具有前述步骤的TFT制造方法,沟道保护膜具有由不同蚀刻速率的多个层构成的分层结构,且该分层结构的最下面的层具有选择性以重置蚀刻偏差。结果,在沟道保护膜的蚀刻中,除了最下面的层之外的层能通过例如导致小的尺寸偏移的蚀刻方法来蚀刻。同时,最下面的层能通过具有小的各向同性蚀刻成份的各向异性干蚀刻法来蚀刻。这使得能够以这样的方式形成TFT,其中最终的L长度从抗蚀剂掩模尺寸的偏差被抑制而没有不必要地增大非晶硅膜的厚度。结果,与相关技术相比,可以形成具有小的特性偏差的晶体管。此外,直接在非晶硅膜上的层可通过干法蚀刻被蚀刻而没有使用化学蚀刻剂氟化氢溶液。这防止了流过针孔的氟化氢溶液错误地蚀刻栅绝缘膜而导致的减弱栅绝缘膜的层间绝缘性能的潜在风险。
根据本发明一实施例的方法能抑制TFT的L长度的偏差而没有不必要地增大非晶硅膜的厚度,因此允许形成具有小的特性偏差的TFT。结果,归功于TFT的小的特性偏差,包括这样的TFT的显示器提供减小的像素间发光亮度和其他特性的偏差。这最终有助于显示器的优良图像质量。
附图说明
图1是示出包括TFT的有机EL显示器的构造示例的说明图;
图2A与2B是示出有机EL显示器的像素电路构造的示例的说明图;
图3是示出电子设备的具体示例电视机的透视图;
图4A和4B是示出电子设备的具体示例数码相机(digital camera)的透视图;
图5是示出电子设备的具体示例膝上型个人计算机的透视图;
图6是示出电子设备的具体示例摄像机(video camcorder)的透视图;
图7A到7G是示出电子设备的具体示例便携式终端器件例如移动电话的视图;以及
图8A到8D是示出应用本发明的实施例的TFT制造步骤的概略的说明图。
具体实施方式
下面将结合附图对根据本发明的薄膜晶体管制造方法、薄膜晶体管和使用该薄膜晶体管的显示器进行描述。
首先,将以有机EL显示器作为示例来描述显示器件,有机EL显示器能操作来使用TFT作为驱动元件使有机EL元件发光。
图1是示出包括TFT的有机EL显示器的构造示例的说明图。
图中所示的有机EL显示器具有作为驱动元件形成在绝缘基板1上的TFT 10。此外,绝缘平整膜31均匀地形成在TFT 10上。此外,形成了多个有机EL元件32。每个有机EL元件32包含反射电极32A、有机发光层32B和透明电极32C。此外,形成电极间绝缘膜33以将有机EL元件32彼此分隔开。另一绝缘平整膜34形成在电极间绝缘膜33上。最后,形成透光基板35以将前述膜、元件和层夹在透光基板35与绝缘基板1之间。如果预定电压施加在上述构造的有机EL显示器中的反射电极32A和透明电极32C之间,则有机发光层32B将会发光,向上投射所发射的光束L2和L3。
应注意,虽然这里描述了所谓的顶发射型有机EL显示器,但是可以选择使用底发射型或双面发射型有机EL显示器。
图2A和2B是示出有机EL显示器的像素电路构造的示例的说明图。这里,以有源矩阵有机EL显示器作为示例,其使用有机EL元件作为驱动元件。
如图2A所示,显示区域40a和外围区域40b设置在有机EL显示器的基板40上。显示区域40a具有水平布置的多条扫描线41和垂直布置的多条信号线42。像素“a”设置在扫描线41和信号线42之间的每个交叉处以形成像素阵列部分。每个像素“a”具有有机EL元件。外围区域40b具有扫描线驱动电路43和信号线驱动电路44。扫描线驱动电路43扫描且驱动扫描线41。信号线驱动电路44根据亮度信息向信号线42提供视频信号(即输入信号)。
我们假定显示区域40a具有用于不同颜色成份或R、G和B的有机EL元件的混合(mixture)以显示全彩色图像,且假定有机EL元件根据预定规则以矩阵图案布置。所设置的有机EL元件的数量以及有机EL元件占据的面积对于不同颜色成份而言可以相等。供选地,根据每种颜色成份的有功分量(energy component),所述数量和面积对于不同颜色成份而言可以不同。
如图2B所示,每个像素“a”中的像素电路包括例如有机EL元件32、驱动晶体管Tr、可写晶体管(取样晶体管)WS和保持电容器Cs。当扫描线41被扫描线驱动电路43驱动时,通过写晶体管WS从信号线42写入的视频信号通过保持电容器Cs被保持。与电容器Cs保持的信号的水平(level)相称的电流被提供到有机EL元件32。有机EL元件32以与该电流量相称的亮度发光。
应注意,前述像素电路构造仅是示例。需要时可以增加电容元件。另外,像素电路可包含多个晶体管。此外,根据对像素电路作出的改变,在外围区域40b中增加必要的驱动电路。
这样的有机EL显示器控制驱动晶体管Tr的栅极电压,从而控制流入有机EL元件32的电流的量,且调节显示灰度级。如果流经驱动晶体管的电流从一个像素到另一像素显著不同,则显示器的发光亮度从一个像素到另一像素显著不同。也就是说,有机EL元件32的发光取决于流经驱动晶体管Tr的电流的量。因此,抑制有机EL显示器中驱动晶体管电流的偏差对于显示优质图像而言是非常重要的。
以上述有机EL显示器为典型的显示器件能够用作所有领域的电子设备的显示器,以用于显示提供到电子设备的或者电子设备中产生的视频信号的图像或视频。下面将描述具有显示器的电子设备的具体示例。
应注意,显示器包括具有模块形式的密封构造的那些。例如,这样的显示器之一是显示模块,其通过将由透明玻璃或其它材料制成的相对部件附着到像素阵列部件而形成。透明的相对部件可具有滤色器、保护膜和额外的上述光屏蔽膜。另外,显示模块可具有电路部件,其用于允许外部设备和像素阵列部件之间的信号交换。此显示模块还可具有FPC(柔性印刷电路)。
图3是示出电子设备的具体示例电视机的透视图。图中所示的电视机包括视频显示屏部件101。该部件101包括前面板102、过滤玻璃103和其他组元。通过使用显示器作为视频显示屏部件101来制造该电视机。
图4A和4B是示出电子设备的具体示例数码相机的透视图。图4A是从正面观察的透视图。图4B是从背面观察的透视图。图中所示的数码相机包括用于闪光的发光部件111、显示部件112、菜单切换器113、快门按钮(shutter button)114和其他组元。通过使用显示器作为显示部件112来制造该数码相机。
图5是示出电子设备的具体例子膝上型个人计算机的透视图。图中所示的膝上型个人计算机包括主体121、操作来输入文本和其他信息的键盘122、用于图像显示的显示部件123和其它组元。通过使用显示器作为显示部件123来制造该膝上型个人计算机。
图6是示出电子设备的具体例子摄像机的透视图。图中所示的摄像机包括主体部件131、透镜132、成像开始/结束开关133、显示部件134和其它组元。向前的透镜132用于对目标进行成像,且设置在摄像机一侧。通过使用显示器作为显示部件134来制造该摄像机。
图7A到7G是示出电子设备的具体例子便携式终端器件例如移动电话的视图。图7A是打开的移动电话的正视图。图7B是其侧视图。图7C是闭合的移动电话的正视图。图7D是其左侧视图。图7E是其右侧视图。图7F是其顶视图。图7G是其底视图。根据本应用示例的移动电话包括上壳141、下壳142、连接部件(此例中为铰链部件)143、显示器144、副显示器145、照相灯146、相机147和其它组元。通过使用显示器件作为显示器144和幅显示器145来制造该移动电话。
将更详细地说明TFT 10,其用作如上构造的有机EL显示器的驱动元件。
图8A到8D是示出TFT制造步骤的概略的说明图。
在TFT 10的制造中,厚度约100nm的钼(Mo)膜首先通过溅射均匀地形成在包括玻璃或塑料材料的绝缘基板1上,如图8A所示。然后,钼膜通过光刻被蚀刻以构图成预定形状,从而形成栅电极2。除了Mo之外,其它金属例如铬(Cr)和钛(Ti)可用于形成栅电极2,只要该金属具有足够高的融点从而能够抵抗在后面的工艺中非晶硅膜4的结晶产生的热下的退化。
在栅电极2形成之后,厚度约160nm的硅氧化物膜(SiO2)通过等离子体CVD均匀地形成在绝缘基板1和栅电极2上,从而形成栅绝缘膜3。应注意,栅绝缘膜3不一定包含SiO2。而是,栅绝缘膜3可包括由例如三种材料即SiO2、硅氮化物(SiN)和硅氮氧化物(SiON)中的一种或多种构成的绝缘材料。
此外,厚度约30nm的非晶硅膜4通过例如等离子体CVD形成在栅绝缘膜3上。
在非晶硅膜4形成之后,例如在430℃在氮气氛炉中进行去氢退火作为预退火工艺。在该预退火工艺之后,非晶硅膜4被用受激准分子激光束(λ=308nm)辐照以用于结晶退火。用于该激光退火工艺的激光束不一定是受激准分子激光或脉冲波激光,相反可以是连续波固态激光。
在激光退火工艺中,硅氮化物、硅氧化物或其它膜可通过例如CVD形成于非晶硅膜4上作为抗反射膜,从而确保硅结晶的高效率。在该情况下,非晶硅膜4上的抗反射膜可用作沟道保护膜的底蚀刻停止层,而不是在激光退火工艺后被去除。
用于激光退火工艺的波长不一定是硅吸收带中的波长例如受激准分子激光束(λ=308nm)。而是,如果硅氧化物、硅氮化物或其它膜形成在硅上作为用于防止杂质扩散的缓冲层(杂质扩散防止层)且如果Mo或其它膜经由该缓冲层形成为光热转换层,则例如λ=800nm的波长可用于退火工艺。另外,在该情况下,光热转换层可用作沟道保护膜的底蚀刻停止层,而不是在激光退火工艺后被去除。供选地,光热转换层可被去除,但用作底蚀刻停止层的缓冲层不被去除。
应注意,如果结晶不是必需的,或者如果在膜形成步骤中(在CVD腔中)实现必需的结晶,则前述去氢退火或激光退火不是必须需要的。在该情况下,蚀刻停止膜5a和5b可通过等离子体CVD在栅绝缘膜3和硅膜4的形成期间连续形成。蚀刻停止膜5a和5b将在后面描述。
在非晶硅膜4被退火工艺改良之后,底蚀刻停止膜5a(下文简称为“底膜”)和顶蚀刻停止膜5b(下文简称为“顶膜”)形成于非晶硅膜4上以形成沟道保护膜。更具体地,通过等离子体CVD,例如约20nm厚的硅氧化物膜形成为底膜5a,约300nm厚的硅氮化物膜形成为顶膜5b,从而两个膜一个堆叠在另一个上。应注意,除了硅氧化物膜或硅氮化物膜以外,硅氮氧化物膜可用作底膜和顶膜5a和5b,只要这些膜适当地起到蚀刻停止层的作用。可选地,底膜和顶膜5a和5b可具有由硅氧化物膜、硅氮化物膜或硅氮氧化物膜及其它类型的膜构成的分层结构。
但是,底膜和顶膜5a和5b在蚀刻速率方面彼此不同。更具体地,两个膜具有满足后面给出的条件的蚀刻速率和厚度。
在如上所述地形成底膜和顶膜5a和5b之后,抗蚀剂掩模9通过光刻形成在与沟道保护膜形成的位置对应的位置。
然后,由底膜和顶膜5a和5b构成的分层结构如图8B和8C所示地被蚀刻以在将用作非晶硅膜4的沟道区域的区域中形成沟道保护膜。但应注意,此时的蚀刻工艺以多个步骤分别进行。更具体地,蚀刻工艺以两步进行,即第一步骤用于蚀刻顶膜5b(参见图8B),第二步骤用于蚀刻底膜5a(参见图8C)。
第一蚀刻步骤(下文简称为“第一蚀刻”)使用导致小尺寸偏移的蚀刻技术。作为导致小尺寸偏移的技术,例如有使用氟化氢溶液的蚀刻(湿法蚀刻)、具有小的抗蚀剂损坏的各向同性蚀刻主导模式的干法蚀刻(PE模式干法蚀刻)和使用等离子体反应物的蚀刻(CDE:化学干法蚀刻)。
应注意,第一蚀刻对于底膜5a应具有足够的选择性(待被除去的材料与掩模材料的蚀刻速度比)。关于这一点,足够的选择性可以通过例如底膜和顶膜5a和5b之间紧度(closeness)的差异来保证。该差异可通过控制参数例如功率、电极到电极间隙、压强和材料气体混合比来提供。供选地,硅氧化物膜可用作顶膜5a,硅氮化物膜可用作底膜5b。结果,可通过包括添加氮到碳氟化合物基气体的化学干法蚀刻来提供约8的对硅氧化物膜的选择性。在该情况下,可提供上述选择性而在膜的紧度方面没有任何限制。
第二蚀刻步骤(下文简称为“第二蚀刻”)使用具有小的各向同性蚀刻成份的蚀刻技术。具有小的各向同性蚀刻成份的蚀刻技术之一是各向异性干法蚀刻。更具体地,这样的技术的例子是以各向异性干法蚀刻模式和RIE模式进行的各向异性干法蚀刻,其允许硅的选择性蚀刻。该各向异性干法蚀刻在气体等离子体条件下进行,该气体等离子体条件包括添加氢到碳氟化合物基气体或者到SF6气体。
应注意,如果进行干法蚀刻(以各向同性蚀刻主导的模式)作为第一蚀刻,则第二蚀刻可接着在同一干法蚀刻装置中进行而不中断真空,蚀刻模式切换到各向异性蚀刻主导的模式。
顺便提及,在包括第一和第二蚀刻构成的多个蚀刻步骤的蚀刻工艺中,底膜和顶膜5a和5b的厚度以及第一、第二蚀刻的蚀刻速率被设置使得下面给出的关系被满足。
即,顶膜5b的厚度用Bt(nm)表示,底膜5a的厚度用At(nm)表示,用作非晶硅膜4的沟道区的区域的膜厚用Sit(nm)表示。此外,第一蚀刻中顶膜5b的蚀刻速率及其偏差用Bs1(nm/min)±Bu1(%)表示,第一蚀刻中底膜5a的蚀刻速率及其偏差用As1(nm/min)±Au1(%)表示。此外,第二蚀刻中顶膜5b的蚀刻速率及其偏差用Bs2(nm/min)±Bu2(%)表示,第二蚀刻中底膜5a的蚀刻速率及其偏差用Sis2(nm/min)±Siu2(%)表示,第二蚀刻中非晶硅膜4的蚀刻速率及其偏差用As2(nm/min)±Au2(%)表示。在该情况下,底膜5a、顶膜5b和非晶硅膜4的厚度,以及第一和第二蚀刻的条件(例如技术和参数)被设置使得下面的条件被满足,即Bs1>As1,As2>Sis2,At>[2×Bs1×Bu1×Bt×As1×(100+Au1)]/[Bs1×Bs1×(100-Bu1)(100+Bu1)]和Sit>[At×Sis2×(100+Siu2)]/[As2×(100-Au2)]。
通过满足以上关系,顶膜5b的蚀刻在底膜5a被蚀刻消失之前完成,如图8B所示,同时抑制引起从抗蚀剂掩模9尺寸偏移的损耗(引起尺寸偏移的蚀刻损耗)。此外,即使顶膜5b在其蚀刻之后尺寸偏差的情形下,引起从抗蚀剂掩模9尺寸偏移的损耗将被抑制。因此,底膜5a的利用相同抗蚀剂掩模9的第二蚀刻将会容许顶膜5b的尺寸偏差。
在接下来的第二蚀刻中,在非晶硅膜4上的底膜5a经历各向异性选择性干法蚀刻,如图8C所示。在该蚀刻步骤之后,残留的未被第一蚀刻损耗的抗蚀剂掩模9的尺寸以原样方式转移到底膜5a上。结果,底膜5a提供偏差被抑制的最终尺寸。此外,顶膜5b的蚀刻偏差可被容许。
此外,第二蚀刻需要蚀刻底膜5a的厚度。因此,根据对硅的蚀刻选择性所要求的膜厚裕度(margin)很小。
此外,在直接在非晶硅膜4上的底膜5a的干法蚀刻期间,进行第二蚀刻而不用氟化氢溶液,其是化学蚀刻剂。这消除了流过针孔的氟化氢溶液错误蚀刻栅绝缘膜3而导致的减弱栅绝缘膜3的层间绝缘性能的潜在风险。
这里,我们假定在第一蚀刻中顶膜5b的蚀刻速率及其偏差和底膜5a的蚀刻速率及其偏差被分别设置为80(nm/min)±10(%)和10(nm/min)±10(%),且假定在第二蚀刻中底膜5a的蚀刻速率及其偏差和非晶硅膜4的蚀刻速率及其偏差分别设置为40(nm/min)±10(%)和5(nm/min)±10(%)。假定顶膜5b是300nm厚,那么,如果底膜5a是8.3nm或更厚,且非晶硅膜4是1.3nm或更厚,则抗蚀剂掩模9的尺寸将以原样方式转移以形成具有极小偏差的沟道保护膜,而不损失任何底膜5a或非晶硅膜4。
应注意,非晶硅膜4的1.3nm或更大的厚度对应于能防止非晶硅膜4的完全损耗的最小厚度。因此,实际上,非晶硅膜4优选具有包括接触层区域中所需的最小厚度的厚度(例如10nm)。更具体地,非晶硅膜4大概为约30nm厚。
如上所述,在具有由底膜和顶膜5a和5b构成的分层结构的沟道保护膜形成之后,约50nm厚的n+非晶硅膜6形成在沟道保护膜和非晶硅膜4上,如图8D所示。然后,非晶硅膜4和n+非晶硅膜6被构图成岛形图案以选择性留下与源和漏电极对应的区域(即与栅电极2对应的区域)。此外,形成金属层7。金属层7具有约50nm厚的钛层、约250nm厚的铝层和约50nm厚的另一钛层构成的三层结构。最后,使用沟道保护膜作为蚀刻停止层进行蚀刻以选择性去除n+非晶硅膜6和金属层7的与沟道区对应的区域。这从n+非晶硅膜6形成源和漏区,从金属层7形成源和漏电极。
该步骤之后,形成约300nm厚的钝化膜8。钝化膜8包括硅氮化物膜。然后,构图接触孔部分。
于是,通过上述步骤制造了TFT 10。
具有前述步骤的TFT 10的制造方法和作为该制造方法的结果获得的TFT 10提供了具有不同蚀刻速率的底和顶膜5a和5b构成的分层结构。对应于分层结构的最下面的层的底膜5a具有选择性以重置(reset)分层结构的另一层即顶膜5b的蚀刻偏差。在用于形成沟道保护膜的蚀刻工艺中,顶膜5b的第一蚀刻采用造成小的从抗蚀剂掩模的尺寸偏移(dimension shift)的蚀刻技术以抑制抗蚀剂掩模9的侵蚀。底膜5a的第二蚀刻采用具有小的各向同性蚀刻成份的各向异性干法蚀刻技术。这使得能以这样的方式形成TFT10,其中抗蚀剂掩模尺寸引起的最终L长度的偏差被抑制而没有不必要地增大非晶膜的厚度。因此,与相关技术相比,TFT 10能形成得具有小的特性偏差。此外,直接在非晶硅膜4上的层通过不使用化学蚀刻剂氟化氢溶液的干法蚀刻而被蚀刻。这防止了流经针孔的氟化氢溶液错误地蚀刻栅绝缘膜3导致的减弱栅绝缘膜3的层间绝缘性能的潜在风险。
即,用作沟道蚀刻停止层的沟道保护膜包括由具有不同蚀刻速率的底膜和顶膜5a和5b构成的分层结构。顶膜5b以抗蚀剂被小程度侵蚀的方式被蚀刻。底膜5a具有选择性从而重置预膜5b的蚀刻偏差。此外,底膜5a经历各向异性干法蚀刻以用于选择性去除,从而抑制TFT 10的L长度的偏差。这允许形成具有小的特性偏差的TFT 10。
这是极其有效的,特别是当使用其中流过晶体管的电流的量决定亮度的器件例如有机EL显示器时。原因在于电流偏差的减小在这样的器件中是重要的。特别是对于大屏幕显示器,使用沟道保护膜作为蚀刻停止层的晶体管是有效的。然而在该情况下,仅增加沟道保护膜的垂直方向的均匀度(沿厚度的均匀度)是不够的。除非确保沿沟道方向(平面方向)的均匀度,难以将电流偏差保持在例如10%或更小。相反,如果如这里描述的那样构造TFT10,则相关技术相比,沿沟道方向的均匀度(L长度的偏差)能显著改善。因此,TFT 10在实现大尺寸有机EL显示器中的亮度均匀性方面将证实是非常有效的。
如上所述,这里描述的TFT 10及其制造方法能抑制L长度的偏差而没有不必要地增大非晶硅膜4的厚度。这使得能够形成具有小的特性偏差的TFT 10。因此,归功于TFT 10的小的特性偏差,包括TFT 10的有机EL显示器能抑制不同像素之间发光亮度的偏差。这最终有助于有机EL显示器的优良图像质量。
尽管上文描述了优选实施例,但是本发明不限于此,而是可以适当地修改而不偏离本发明的思想。
例如,上面描述了沟道保护膜具有底膜和顶膜5a和5b构成的两层结构的情况。但是,具有三层或更多层结构的沟道保护膜能提供与此实施例相同的优点,只要最下面的层具有选择性以重置蚀刻偏差。
另一方面,这里例举的元件的材料、膜厚、膜形成方法和条件不特别局限于上文所说的那些,而是需要时可以进行修改。
本发明不仅可应用于上述有机EL显示器,还可以应用于例如包括液晶元件作为显示元件的液晶显示器。在该应用中,本发明也提供与这里描述的那些相同的优点。
本发明包含与2007年6月20日向日本专利局提交的日本专利申请JP2007-162207、2007年10月3日向日本专利局提交的日本专利申请JP2007-259502相关的主题,在此以引用方式并入其全部内容。

Claims (6)

1.一种薄膜晶体管制造方法,包括步骤:
在绝缘基板上顺序形成栅电极、栅绝缘膜和非晶硅膜;
在该非晶硅膜的将用作沟道区的区域中形成沟道保护膜;
在该沟道保护膜和非晶硅膜上顺序形成n+硅膜和金属层;以及
构图该非晶硅膜和n+硅膜以选择性留下与源和漏电极对应的区域,使用该沟道保护膜作为蚀刻停止层以选择性去除该n+硅膜和金属层的与该沟道区对应的区域从而从该n+硅膜形成源和漏区且还从该金属层形成源和漏电极,
其中形成该沟道保护膜的步骤形成了该沟道保护膜使得该沟道保护膜具有分层结构,该分层结构由具有不同蚀刻速率的多个层构成,且使得该分层结构的最下面的层具有选择性从而重置除了该最下面的层之外的层的蚀刻偏差。
2.如权利要求1所述的薄膜晶体管制造方法,
其中形成该沟道保护膜的工艺以多个蚀刻步骤形成具有分层结构的沟道保护膜,
用于形成其他层的第一蚀刻步骤使用导致小的从抗蚀剂的尺寸偏移的蚀刻技术,以及
用于形成最下面的层的第二蚀刻步骤使用具有小的各向同性蚀刻成份的蚀刻技术。
3.如权利要求2所述的薄膜晶体管制造方法,
其中当所述其他层的厚度用Bt表示,所述最下面的层的厚度用At表示,该非晶硅膜的用作沟道区的区域的膜厚用Sit表示,该第一蚀刻步骤中所述其他层的蚀刻速率及其偏差用Bs1±Bu1表示,该第一蚀刻步骤中所述最下面的层的蚀刻速率及其偏差用As1±Au1表示,该第二蚀刻步骤中所述其他层的蚀刻速率及其偏差用Bs2±Bu2表示,该第二蚀刻步骤中该最下面的层的蚀刻速率及其偏差用Sis2±Siu2表示,且该第二蚀刻步骤中该非晶硅膜的蚀刻速率及其偏差用As2±Au2表示时,下面的关系被满足,即Bs1>As1,As2>Sis2,At>[2×Bs1×Bu1×Bt×As1×(100+Au1)]/[Bs1×Bs1×(100-Bu1)(100+Bu1)]以及Sit>[At×Sis2×(100+Siu2)]/[As2×(100-Au2)]。
4.如权利要求1所述的薄膜晶体管制造方法,包括步骤:
在该非晶硅膜上形成抗反射膜或杂质扩散防止层,且在该抗反射膜或杂质扩散防止层上形成光热转换层;以及
辐照光束到该抗反射膜、杂质扩散防止层或光热转换层上以加热该非晶硅膜,从而晶化该非晶硅膜且形成晶体硅膜,
其中该抗反射膜或杂质扩散防止层用作所述沟道保护膜的底层,而不是在所述加热之后被去除。
5.一种薄膜晶体管,包括:
栅电极和栅绝缘膜,形成在绝缘基板上;
晶体硅膜,通过该栅电极和栅绝缘膜形成于该绝缘基板上,该晶体硅膜具有在与该栅电极对应的区域中的沟道区;
绝缘的沟道保护膜,选择性形成于该晶体硅膜上在与该沟道区对应的区域中;
n+硅膜,具有在该沟道保护膜和晶体硅膜上的源和漏区,与该沟道区对应的所述区域夹在其间;以及
金属层,具有分别在该源和漏区上的源和漏电极,
其中该沟道保护膜具有分层结构,该分层结构由具有不同蚀刻速率的多个层构成,且
该分层结构的最下面的层具有选择性以重置除了该最下面的层之外的层的蚀刻偏差。
6.一种显示器,包括:
多个显示元件;以及
薄膜晶体管,用于以预定方式驱动所述多个显示元件,
其中该薄膜晶体管包括
栅电极和栅绝缘膜,形成于绝缘基板上,
晶体硅膜,通过该栅电极和栅绝缘膜形成于该绝缘基板上,该晶体硅膜具有在与该栅电极对应的区域中的沟道区,
绝缘的沟道保护膜,选择性形成于该晶体硅膜上在与该沟道区对应的区域中,
n+硅膜,具有在该沟道保护膜和晶体硅膜上的源和漏区,所述与该沟道区对应的区域夹在其间;
金属层,具有分别在该源和漏区上的源和漏电极,
该沟道保护膜具有分层结构,该分层结构由具有不同蚀刻速率的多个层构成,且
该分层结构的最下面的层具有选择性以重置除了该最下面的层之外的层的蚀刻偏差。
CN2008101288523A 2007-06-20 2008-06-20 薄膜晶体管及其制造方法、使用该薄膜晶体管的显示器 Expired - Fee Related CN101330023B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007162207 2007-06-20
JP162207/07 2007-06-20
JP2007259502A JP2009027122A (ja) 2007-06-20 2007-10-03 薄膜トランジスタの製造方法、薄膜トランジスタおよび表示装置
JP259502/07 2007-10-03

Publications (2)

Publication Number Publication Date
CN101330023A true CN101330023A (zh) 2008-12-24
CN101330023B CN101330023B (zh) 2012-06-20

Family

ID=40205749

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101288523A Expired - Fee Related CN101330023B (zh) 2007-06-20 2008-06-20 薄膜晶体管及其制造方法、使用该薄膜晶体管的显示器

Country Status (3)

Country Link
JP (1) JP2009027122A (zh)
CN (1) CN101330023B (zh)
TW (1) TWI389319B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101826557A (zh) * 2009-03-04 2010-09-08 索尼公司 薄膜晶体管及其制造方法、以及显示装置
US8507330B2 (en) 2009-08-05 2013-08-13 Sony Corporation Thin film transistor
CN103730512A (zh) * 2013-12-31 2014-04-16 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、显示器件
CN104465669A (zh) * 2014-12-04 2015-03-25 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN107863297A (zh) * 2016-09-22 2018-03-30 中华映管股份有限公司 薄膜晶体管及其制造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5532225B2 (ja) * 2010-03-11 2014-06-25 カシオ計算機株式会社 半導体装置及びその製造方法、発光装置並びに電子機器
JP6059566B2 (ja) * 2012-04-13 2017-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102194823B1 (ko) * 2014-03-06 2020-12-24 삼성디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터 기판, 표시 장치 및 박막 트랜지스터 제조 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02125626A (ja) * 1988-11-04 1990-05-14 Fujitsu Ltd 薄膜トランジスタの製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101826557A (zh) * 2009-03-04 2010-09-08 索尼公司 薄膜晶体管及其制造方法、以及显示装置
CN101826557B (zh) * 2009-03-04 2014-02-12 索尼公司 薄膜晶体管及其制造方法、以及显示装置
US8507330B2 (en) 2009-08-05 2013-08-13 Sony Corporation Thin film transistor
CN103730512A (zh) * 2013-12-31 2014-04-16 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、显示器件
CN103730512B (zh) * 2013-12-31 2016-03-30 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、显示器件
CN104465669A (zh) * 2014-12-04 2015-03-25 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN107863297A (zh) * 2016-09-22 2018-03-30 中华映管股份有限公司 薄膜晶体管及其制造方法

Also Published As

Publication number Publication date
JP2009027122A (ja) 2009-02-05
CN101330023B (zh) 2012-06-20
TWI389319B (zh) 2013-03-11
TW200908335A (en) 2009-02-16

Similar Documents

Publication Publication Date Title
CN101330023B (zh) 薄膜晶体管及其制造方法、使用该薄膜晶体管的显示器
JP6605050B2 (ja) 表示装置の作製方法
CN101907807B (zh) 具有氧化物薄膜晶体管的显示器及其制造方法
KR101491567B1 (ko) 픽셀 및 구동영역에서 상이한 전기적 특성들을 갖는 박막트랜지스터 장치를 가지는 디스플레이 및 이를 제조하는방법
JP4967631B2 (ja) 表示装置
US7787065B2 (en) Liquid crystal display with photosensor and method of fabricating the same
CN101013745A (zh) 显示器件和显示单元
JP2009259416A (ja) 表示素子およびその製造方法、ならびに表示装置
JP2007199708A (ja) 表示装置及びその作製方法
CN109257943A (zh) 有机发光二极管显示面板和设备以及有机发光二极管显示面板的驱动方法和制造方法
US8163606B2 (en) Method of manufacturing liquid crystal display device
US7838351B2 (en) Thin film transistor manufacturing method, thin film transistor and display device using the same
US8168981B2 (en) Display substrate having stepped data line and a liquid crystal display device having the same
US7622739B2 (en) Thin film transistor for flat panel display and method of fabricating the same
KR101750562B1 (ko) 유기전계발광표시장치 및 그 제조방법
KR20040094058A (ko) 박막 트랜지스터를 구비한 평판표시장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120620

Termination date: 20150620

EXPY Termination of patent right or utility model