CN105027294A - 石墨烯异质结构场效应晶体管 - Google Patents

石墨烯异质结构场效应晶体管 Download PDF

Info

Publication number
CN105027294A
CN105027294A CN201480011246.7A CN201480011246A CN105027294A CN 105027294 A CN105027294 A CN 105027294A CN 201480011246 A CN201480011246 A CN 201480011246A CN 105027294 A CN105027294 A CN 105027294A
Authority
CN
China
Prior art keywords
graphene
layer
ohmic contact
grid
grf
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480011246.7A
Other languages
English (en)
Other versions
CN105027294B (zh
Inventor
文廷瑄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HRL Laboratories LLC
Original Assignee
HRL Laboratories LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HRL Laboratories LLC filed Critical HRL Laboratories LLC
Publication of CN105027294A publication Critical patent/CN105027294A/zh
Application granted granted Critical
Publication of CN105027294B publication Critical patent/CN105027294B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66045—Field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66977—Quantum effect devices, e.g. using quantum reflection, diffraction or interference effects, i.e. Bragg- or Aharonov-Bohm effects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种场效应晶体管包括衬底、位于衬底上方的第一石墨烯(Gr)层、位于衬底上方的第二石墨烯(Gr)层、位于衬底上且在第一石墨烯层与第二石墨烯层之间的氟化石墨烯(GrF)层、位于第一石墨烯层上的第一欧姆接触件、位于第二石墨烯层上的第二欧姆接触件、在氟化石墨烯层上对齐的栅极、以及位于栅极与氟化石墨烯层之间和栅极与第一欧姆接触件及第二欧姆接触件之间的栅电介质。

Description

石墨烯异质结构场效应晶体管
相关申请的交叉引用
本申请要求于2013年2月22日提交的美国临时专利申请No.61/767,922的优先权，该申请全部内容以引用方式并入本文中。另外，本申请还要求于2014年1月20日提交的美国正式专利申请No.14/159,059的优先权，该申请全部内容以引用方式并入本文中。
技术领域
本公开涉及石墨烯晶体管。
背景技术
已经有人描述了采用宽禁带材料的石墨烯晶体管的一些替代性形式。
L.Britnell等人的“Field-effect Tunneling transistor based onvertical graphene heterostructures”(基于纵向石墨烯异质结构的隧道场效应晶体管),Science,vol.335,p.947,2012描述了采用六方氮化硼(h-BN)或MoS2作为用于纵向几何场效应管(FET)和纵向石墨烯异质结构隧道场效应管(FET)这两种FET的宽禁带隧道势垒。纵向几何场效应管示出了约50的导通/关断率(h-BN)。纵向石墨烯异质结构隧道场效应管示出了约104的导通/关断率(MoS2)。
H.Yang,J.Heo,S.Park,H.J.Song,D.H.Seo,K.E.Byun,P.Kim,I.Yoo,H.J.Chung和K.Kim的“Graphene Barristor,a triodedevice with a gate-controlled Schottky barrier”(石墨烯势垒晶体管，具有受栅极控制的肖特基势垒的三极管器件),Science,vol.336,p.6085,2012描述了带有对石墨烯/硅肖特基势垒高度的栅极控制的石墨烯/硅纵向势垒晶体管。
W.Mehr,J.Dabrowski,J.C.Scheytt,G.Lippert,Y.–H.Xie,M.C.Lemme,M.Ostling和G.Lupina的“Vertical Graphene Base Transistor”(纵向石墨烯基底晶体管),IEEE Electron Dev.Lett.,vol.33,pp.691,2012描述了纵向石墨烯基底晶体管。
需要对这些石墨烯晶体管进行改进。本公开的实施例是对这些以及其他需求的尝试。
发明内容
在本文公开的第一实施例中，一种场效应晶体管包括衬底、位于所述衬底上方的第一石墨烯(Gr)层、位于所述衬底上方的第二石墨烯(Gr)层、位于所述衬底上且在第一石墨烯层与第二石墨烯层之间的氟化石墨烯(GrF)层、位于第一石墨烯层上的第一欧姆接触件、位于第二石墨烯层上的第二欧姆接触件、在所述氟化石墨烯层上对齐的栅极、以及位于所述栅极与所述氟化石墨烯层之间和栅极与第一欧姆接触件及第二欧姆接触件之间的栅电介质。
在本文公开的另一实施例中，一种集成电路包括衬底、第一异质结构场效应晶体管和第二异质结构场效应晶体管，所述第一异质结构场效应晶体管包括位于所述衬底上方的第一石墨烯(Gr)层、位于所述衬底上方的第二石墨烯(Gr)层、位于所述衬底上且在第一石墨烯层与第二石墨烯层之间的第一氟化石墨烯(GrF)层、位于第一石墨烯层上的第一欧姆接触件、位于第二石墨烯层上的第二欧姆接触件、在第一氟化石墨烯层上对齐的第一栅极、以及位于第一栅极与第一氟化石墨烯层之间和第一栅极与第一欧姆接触件及第二欧姆接触件之间的第一栅电介质，其中第一石墨烯(Gr)层和第二石墨烯(Gr)层为n型，并且第一欧姆接触件和第二欧姆接触件为n型；所述第二异质结构场效应晶体管包括位于所述衬底上方的第三石墨烯(Gr)层、位于所述衬底上方的第四石墨烯(Gr)层、位于所述衬底上方且位于第三石墨烯层与第四石墨烯层之间的第二氟化石墨烯(GrF)层、位于第三石墨烯层上方的第三欧姆接触件、位于第四石墨烯层上方的第四欧姆接触件、在第二氟化石墨烯(GrF)层上对齐的第二栅极、以及位于第二栅极与第二氟化石墨烯层之间和第二栅极与第三欧姆接触件及第四欧姆接触件之间的第二栅电介质，其中第一石墨烯(Gr)层和第二石墨烯(Gr)层为n型，并且第一欧姆接触件和第二欧姆接触件为n型。
在本文公开的又一实施例中，一种制造异质结构FET的方法包括以下步骤：在衬底上形成石墨烯；通过干法刻蚀形成石墨烯台面；在所述石墨烯台面的一端上形成用于源极的第一欧姆接触件；在所述石墨烯台面的相对的另一端上形成用于漏极的第二欧姆接触件；通过掩模和刻蚀形成开口，以暴露所述第一欧姆接触件与所述第二欧姆接触件之间的一部分石墨烯；对石墨烯的暴露部分进行氟掺杂；进行退火以减少缺陷；在所述开口上沉积栅电介质；以及在所述栅电介质上形成栅极。
通过详细描述及随后的附图，以上和其他特征和优点将变得更加清楚。在附图和描述中，各个附图标记表示各种特征，相同的附图标记在附图和描述中始终用于表示相同的特征。
附图说明
图1A示出了根据本公开的n型石墨烯(Gr)、氟化石墨烯(GrF)、及石墨烯(Gr)异质结构FET(HFET)的示图；
图1B示出了根据本公开的Gr/GrF/Gr FET在零源极-漏极偏置下的带排列示图；
图1C示出了根据本公开分别具有150nm和250nm的源极-漏极间距的两种不同的器件的测量到的Gr/GrF/Gr二极管电流与二极管电压的曲线图；
图1D示出了根据本公开测量到的石墨烯HFET沟道电阻作为栅极电压的函数的曲线图；
图2A示出了根据本公开的Gr/GrF/Gr FET在有限源极-漏极偏置下的带排列示图；
图2B示出了根据本公开测量到的直流(DC)源极-漏极电流-电压特性的曲线图；
图2C示出了根据本公开的室温下作为栅极电压的函数的电流传输曲线图；
图3A示出了根据本公开的石墨烯HFET的串联电阻网络形式的等效电路；
图3B示出了根据本公开的室温下沟道长度分别为Lds＝0.25μm和Lds＝0.5μm时的沟道电流与Vds的曲线图；
图3C示出了根据本公开的导通状态电流的计算结果关于GrF势垒厚度的曲线图；
图4A示出了根据本公开的p型Gr/GrF/Gr HFET的示图；
图4B示出了根据本公开在共用衬底上集成n型石墨烯HFET和p型石墨烯HFET；以及
图5示出了根据本公开的制造横向石墨烯异质结构FET的方法。
具体实施方式
为了清楚地描述本文中公开的多种不同的特定实施例，在以下描述中阐述了许多具体细节。然而，本领域的技术人员将理解的是，可以在不具有下述全部具体细节的情况下实现根据权利要求的本发明。在其他示例中，没有对众所周知的特征进行描述，以免混淆本发明。
现在参照图1A示出了具有横向石墨烯异质结构沟道的横向石墨烯HFET 10，其具有横向布置在衬底12上的石墨烯(Gr)层14、氟化石墨烯(GrF)层16和石墨烯(Gr)层18，衬底12可以是硅、二氧化硅、碳化硅、玻璃或耐热玻璃，以及其他适合的衬底材料。氟化石墨烯(GrF)层16位于石墨烯(Gr)层14与石墨烯(Gr)层18之间。欧姆接触件24和欧姆接触件26分别位于石墨烯(Gr)层14和石墨烯(Gr)层18上作为源极接触件和漏极接触件。可由任何金属(例如金)制成的栅极20与氟化石墨烯(GrF)层16对齐，并通过栅电介质层22使栅极20与氟化石墨烯(GrF)层16绝缘，所述栅电介质层22可以是氮化硅(SiN)、二氧化硅(SiO2)、氮化硼(BN)、氧化铝(Al2O3)或氧化铪(HfO2)，以及其他适合的绝缘体。如图1A所示，栅极20与氟化石墨烯(GrF)层16对齐并且具有使得其自身与氟化石墨烯(GrF)层16重叠的尺寸，所述氟化石墨烯(GrF)层16横向布置在石墨烯(Gr)层14与石墨烯(Gr)层18之间。氟化石墨烯(GrF)层16任意一侧的边缘21位于栅极20下方并与其重叠。栅极20具有比氟化石墨烯(GrF)层16的横向尺寸更大的横向尺寸，以与氟化石墨烯(GrF)层16重叠。
GrF 16是宽禁带材料，其向石墨烯(Gr)层14与石墨烯(Gr)层18之间的载流子迁移提供势垒。GrF 16的势垒是栅极20上的偏置的函数。在栅极20未被施加偏置的情况下，石墨烯HFET 10是正常关断的。
图1B示出了零源极-漏极偏置下HFET 10中石墨烯(Gr)14、氟化石墨烯(GrF)16以及石墨烯(Gr)18的带排列的示意图。利用功函数之差ΔΦ＝ΦGr-ΦGrF来定义导带和价带的偏移。图2A示出了有限源极-漏极偏置时Gr/GrF/Gr的带排列的简化示意图。
如图1C所示，对具有150nm和250nm的横向沟道长度(Lds)的横向Gr/GrF/Gr二极管的电流-电压特性进行测量。所述二极管表现出具有导通特性的高度非线性的I-V曲线，该曲线说明在所述沟道的GrF层16中形成了势垒。
图1D示出了测量到的石墨烯HFET沟道电阻作为栅电压Vgs的函数的曲线图，该图示出了在室温下施加0V到+5V的栅极偏置时Gr 14/GrF 16/Gr 18沟道电阻从3GΩ变化至30kΩ，也即导通-关断电阻比率为105。相比之下，仅含有石墨烯的沟道的导通-关断电阻比率由于调制而小于10。
根据本公开的横向石墨烯HFET在高达100℃的温度下具有稳定的工作状态。
如图1A所示，异质结构石墨烯HFET 10是n型石墨烯HFET。在n型石墨烯HFET中，石墨烯(Gr)14和石墨烯(Gr)18为n型，并且欧姆接触件24和欧姆接触件26为可基于钛(Ti)的n型欧姆接触件。
如图2B和图2C所示，利用直流(DC)源极-漏极电流-电压特性和传输曲线对室温下的异质结构石墨烯HFET的特点进行描述。如图2B和图2C所示，直到将栅极偏置到足够的正电压时才会观察到电流夹断。在Vds＝1V且Vgs＝0V时，关断状态的电流(Ioff)的测量结果为0.7μA/mm，该结果表示由于沟道中的GrF势垒16，使得横向石墨烯HFET具有正常关断的工作状态和增强模式的工作状态。对于Vgs＞2V的情况，在Vds＝1V时测量到石墨烯HFET导通，并且饱和导通状态的电流(Ion)为5.2mA/mm。由此使得Vds＝1V时Ion/Ioff比率的测量结果为7000。如图2B所示，测量到的I-V曲线还示出了卓越的源极-漏极电流的饱和行为。图2B示出了Vgs＝+4V时的I-V曲线(附图标记30)、Vgs＝+3.5V时的I-V曲线(附图标记32)、Vgs＝+3V时的I-V曲线(附图标记34)、Vgs＝+2.5V时的I-V曲线(附图标记36)、Vgs＝+2V时的I-V曲线(附图标记38)、以及Vgs＝0-2V时的I-V曲线(附图标记40)。
图3A示出了石墨烯HFET的串联电阻网络形式的等效电路，该等效电路示出了欧姆接触件24的电阻50、石墨烯层14的电阻52、GrF 16的电阻54、石墨烯层18的电阻56、以及欧姆接触件26的电阻58。
图3B示出了室温下沟道长度分别为Lds＝0.25μm和Lds＝0.5μm时的沟道电流与Vds的曲线图。如图3B所示，在Vds＝1V时，Lds＝0.5μm时的沟道电流密度为2.5A/mm，并且Lds＝0.25μm时的沟道电流密度为3.1A/mm。
图3C示出了关于GrF 16势垒厚度的导通状态电流的曲线图。图3C示出了Iballistic为3.0A/mm的电流密度时两种不同的平均自由程8nm和50nm的情况下计算得到的Gr/GrF/Gr FET的导通状态电流密度。在λ＝50nm的情况下，GrF势垒厚度为约50nm时可实现1000mA/mm的导通状态电流。
如图4A所示，异质结构石墨烯HFET 60可以是p型石墨烯HFET。在p型石墨烯HFET 60中，横向石墨烯异质结构沟道具有在衬底12上横向布置的p型石墨烯(Gr)层62、氟化石墨烯(GrF)层64和p型石墨烯(Gr)层66。欧姆接触件68和欧姆接触件69分别位于石墨烯(Gr)层62和石墨烯(Gr)层66上作为源极接触件和漏极接触件。欧姆接触件68和欧姆接触件69是p型欧姆接触件，并且可以基于钯(Pd)。栅极70与氟化石墨烯(GrF)层64对齐，并通过栅电介质层72使栅极70与氟化石墨烯(GrF)层64绝缘。如图4A所示，栅极70与氟化石墨烯(GrF)层64对齐，并且所述栅极70具有使得其自身与氟化石墨烯(GrF)层64重叠的尺寸，所述氟化石墨烯(GrF)层64横向布置在石墨烯(Gr)层62与石墨烯(Gr)层66之间。栅极70具有比氟化石墨烯(GrF)层64的横向尺寸更大的横向尺寸，以与氟化石墨烯(GrF)层64重叠。
如图4B所示，图1A所示的n型石墨烯HFET 10以及图4A所示的p型石墨烯HFET 60可以集成在共用衬底12上。
如同图5的流程图中示出的那样，制造横向石墨烯异质结构FET的方法包括以下步骤：步骤100中，通过化学气相沉积(CVD)工艺或外延工艺在衬底上形成石墨烯；步骤102中，通过干法刻蚀形成石墨烯台面；步骤104中，在石墨烯台面的相对的两端形成欧姆接触件作为源极接触件和漏极接触件，所述欧姆接触件可为n型或p型两者之一；步骤106中，通过掩模和刻蚀来形成开口，以暴露源极和漏极之间的一部分石墨烯；步骤108中，使用XeF2或者其他气体化学物质或气体等离子化学物质来对石墨烯的暴露部分进行氟掺杂；步骤110中，进行退火以减少缺陷；步骤112中，在开口中沉积栅电介质；以及步骤114中，在栅电介质上形成金属栅极。这些步骤之后可进行金属2层处理以与其他电路连接。
通常可利用外延工艺来执行在衬底或晶圆上形成石墨烯的步骤。可替代地，可通过利用化学气相沉积(CVD)在金属薄片上沉积石墨烯层、然后将该石墨烯层转移至衬底上，来执行在衬底或晶圆上形成石墨烯的步骤。
如上所述，衬底12可以是Si、SiO2、SiC、玻璃、或耐热玻璃，以及其他适合的衬底材料。在石墨烯(Gr)层14与石墨烯(Gr)层18之间形成氟化石墨烯(GrF)层16。在石墨烯(Gr)层14和石墨烯(Gr)层18上分别形成欧姆接触件24和欧姆接触件26作为源极接触件和漏极接触件。栅极20与氟化石墨烯(GrF)层16对齐，并通过栅电介质层22使栅极20与氟化石墨烯(GrF)层16绝缘，所述栅电介质层22可以是氮化硅(SiN)、二氧化硅(SiO2)、氮化硼(BN)、氧化铝(Al2O3)或氧化铪(HfO2)，以及其他适合的绝缘体。
在n型石墨烯HFET中，石墨烯(Gr)层14和石墨烯(Gr)层18为n型，并且欧姆接触件24和欧姆接触件26是可基于钛(Ti)的n型欧姆接触件。在p型石墨烯HFET 60中，横向石墨烯异质结构沟道具有p型石墨烯(Gr)层62和p型石墨烯(Gr)层66，并且欧姆接触件68和欧姆接触件69为p型欧姆接触件且可基于钯(Pd)。
优选地，本文所描述的所有元件、局部和步骤均包括在内。应当理解的是，可以用其他元件、局部和步骤来代替这些元件、局部和步骤中的任何一个，或者将这些元件、局部和步骤全部删除，如本领域技术人员显而易见的那样。
构思
本公开包括以下构思中的至少一个。
构思1.一种场效应晶体管，包括：
衬底；
第一石墨烯(Gr)层，其位于所述衬底上方；
第二石墨烯(Gr)层，其位于所述衬底上方；
氟化石墨烯(GrF)层，其位于所述衬底上方且位于所述第一石墨烯层与所述第二石墨烯层之间；
第一欧姆接触件，其位于第一石墨烯层上方；
第二欧姆接触件，其位于第二石墨烯层上方；
栅极，其在所述氟化石墨烯(GrF)层上对齐；以及
栅电介质，其位于所述栅极与所述氟化石墨烯层之间，并且位于所述栅极与第一欧姆接触件和第二欧姆接触件之间。
构思2.构思1所述的场效应晶体管，其中：
所述第一石墨烯(Gr)层和第二石墨烯(Gr)层为n型；并且
所述第一欧姆接触件和第二欧姆接触件为n型。
构思3.构思1所述的场效应晶体管，其中：
所述第一石墨烯(Gr)层和第二石墨烯(Gr)层为p型；并且
所述第一欧姆接触件和第二欧姆接触件为p型。
构思4.构思1所述的场效应晶体管，其中所述第一石墨烯(Gr)层、所述氟化石墨烯(GrF)层、以及所述第二石墨烯(Gr)层在所述衬底上依次横向布置。
构思5.构思1所述的场效应晶体管，其中所述衬底包括Si、SiO2、SiC、玻璃或耐热玻璃。
构思6.构思1所述的场效应晶体管，其中所述栅电介质层包括氮化硅(SiN)、二氧化硅(SiO2)、氮化硼(BN)、氧化铝(Al2O3)或氧化铪(HfO2)。
构思7.构思1所述的场效应晶体管，其中所述第一石墨烯(Gr)层、所述氟化石墨烯(GrF)层、以及所述第二石墨烯(Gr)层形成正常关断的沟道。
构思8.构思1所述的场效应晶体管，其中导通-关断电阻比率等于或大于105。
构思9.构思1所述的场效应晶体管，其中所述栅极与所述氟化石墨烯(GrF)层重叠。
构思10.一种集成电路，包括：
衬底；
第一异质结构场效应晶体管，包括：
第一石墨烯(Gr)层，其位于所述衬底上方；
第二石墨烯(Gr)层，其位于所述衬底上方；
第一氟化石墨烯(GrF)层，其位于所述衬底上方且位于第一石墨烯层与第二石墨烯层之间；
第一欧姆接触件，其位于第一石墨烯层上方；
第二欧姆接触件，位于第二石墨烯层上方；
第一栅极，其在第一氟化石墨烯(GrF)层上对齐；以及
第一栅电介质，其位于第一栅极与第一氟化石墨烯层之间，并且位于第一栅极与第一欧姆接触件和第二欧姆接触件之间；
其中第一石墨烯(Gr)层和第二石墨烯(Gr)层为n型，并且第一欧姆接触件和第二欧姆接触件为n型；以及
第二异质结构场效应晶体管，包括：
第三石墨烯(Gr)层，其位于所述衬底上方；
第四石墨烯(Gr)层，其位于所述衬底上方；
第二氟化石墨烯(GrF)层，其位于所述衬底上方且位于第三石墨烯层与第四石墨烯层之间；
第三欧姆接触件，其位于第三石墨烯层上方；
第四欧姆接触件，位于第四石墨烯层上方；
第二栅极，其在第二氟化石墨烯(GrF)层上对齐；以及
第二栅电介质，其位于第二栅极与第二氟化石墨烯层之间，并且位于第二栅极与第三欧姆接触件和第四欧姆接触件之间；
其中第一石墨烯(Gr)层和第二石墨烯(Gr)层为n型，并且第一欧姆接触件和第二欧姆接触件为n型。
构思11.构思10所述的集成电路，其中所述衬底包括Si、SiO2、SiC、玻璃或耐热玻璃。
构思12.构思10所述的集成电路，其中第一栅电介质层和第二栅电介质层包括氮化硅(SiN)、二氧化硅(SiO2)、氮化硼(BN)、氧化铝(Al2O3)或氧化铪(HfO2)。
构思13.构思10所述的集成电路，其中：
第一栅极与第一氟化石墨烯(GrF)层重叠；并且
第二栅极与第二氟化石墨烯(GrF)层重叠。
构思14.一种制造异质结构FET的方法，包括步骤：
在衬底上形成石墨烯；
通过干法刻蚀形成石墨烯台面；
在所述石墨烯台面的一端上形成作为源极的第一欧姆接触件；
在所述石墨烯台面的相对的另一端上形成作为漏极的第二欧姆接触件；
通过掩模和刻蚀形成开口，以暴露第一欧姆接触件与第二欧姆接触件之间的一部分石墨烯；
对石墨烯的暴露部分进行氟掺杂；
进行退火以减少缺陷；
在所述开口上沉积栅电介质；以及
在所述栅电介质上形成栅极。
构思15.构思14所述的方法，其中在衬底上形成石墨烯的步骤包括用于在衬底上形成石墨烯的外延工艺，或者利用化学气相沉积(CVD)以在金属薄片上沉积所述石墨烯层，然后将所述石墨烯层转移至衬底。
构思16.构思14所述的方法，其中对石墨烯的暴露部分进行氟掺杂的步骤包括使用XeF2或者其他气体化学物质或气体等离子化学物质。
构思17.构思14所述的方法，其中：
所述石墨烯为n型；并且
第一欧姆接触件和第二欧姆接触件为n型。
构思18.构思14所述的方法，其中：
所述石墨烯为p型；并且
第一欧姆接触件和第二欧姆接触件为p型。
构思19.构思14所述的方法，其中所述衬底包括Si、SiO2、SiC、玻璃、或耐热玻璃。
构思20.构思14所述的方法，其中所述栅电介质层包括氮化硅(SiN)、二氧化硅(SiO2)、氮化硼(BN)、氧化铝(Al2O3)或氧化铪(HfO2)。
构思21.构思14所述的方法，其中形成所述栅极以使其与所述石墨烯的掺杂有氟的部分重叠。
根据对符合专利法要求的本发明的上述描述，本领域技术人员应当理解对本发明进行变化和修改以满足具体的要求和条件的方法。上述变化和修改可以在不脱离本文所公开的本发明的范围和精神的情况下进行。
对示例性实施例和优选实施例进行的上述详细描述的目的在于根据法律要求进行说明和公开。上述详细描述并非旨在穷举或者将本发明限定于先前描述的形式，而只是为了使得本领域的技术人员能够理解本发明是如何适用于特定用途或特定实现方式的。对本领域技术人员而言，修改和变化的可能性是显而易见的。对示例性实施例的描述旨在不进行任何限定，并且不应当暗含任何限定，所述示例性实施例可包括公差、特征尺寸、具体操作条件、工程指标等等，并且可在各种实现方式之间变化或随着当前工艺水平的改变而变化。发明人已经关于当前工艺水平实现本公开，而且设想了工艺水平的进步，并在将来可考虑使本公开适应工艺进步，也就是说，根据那时的当前工艺水平实现本公开。本发明的范围限定旨在被限定为权利要求所写的那样以及能够实施的等效物那样。除非明确地这样表示，否则对所声明的元件的单数形式的引用并非旨在表示“一个且仅为一个”。此外，本公开中的元件、部件、方法或处理步骤均不是旨在向公众公开，无论是否明确地在权利要求中描述了这些元件、部件或步骤。本文所声明的所有元件都不应当基于美国法典35卷112节的条款来进行理解，除非明确使用短语“用于……的装置”来表示所述元件，并且本文中的所有方法和处理步骤都不应当基于上述条款进行理解，除非明确使用短语“包括……的(各)步骤”来表示该步骤或所述各步骤。
权利要求书(按照条约第19条的修改)
1.一种场效应晶体管，包括：
衬底；
第一石墨烯(Gr)层，其位于所述衬底上方；
第二石墨烯(Gr)层，其位于所述衬底上方；
氟化石墨烯(GrF)层，其位于所述衬底上方且位于第一石墨烯层与第二石墨烯层之间；
第一欧姆接触件，其位于第一石墨烯层上方；
第二欧姆接触件，位于第二石墨烯层上方；
栅极，其在所述氟化石墨烯(GrF)层上对齐；以及
栅电介质，其位于所述栅极与所述氟化石墨烯层之间，并且位于所述栅极与第一欧姆接触件和第二欧姆接触件之间；
其中所述第一石墨烯(Gr)层、所述氟化石墨烯(GrF)层和所述第二石墨烯(Gr)层形成正常关断的沟道。
2.根据权利要求1所述的场效应晶体管，其中：
第一石墨烯(Gr)层和第二石墨烯(Gr)层为n型；并且
第一欧姆接触件和第二欧姆接触件为n型。
3.根据权利要求1所述的场效应晶体管，其中：
第一石墨烯(Gr)层和第二石墨烯(Gr)层为p型；并且
第一欧姆接触件和第二欧姆接触件为p型。
4.根据权利要求1所述的场效应晶体管，其中第一石墨烯(Gr)层、所述氟化石墨烯(GrF)层、以及第二石墨烯(Gr)层在所述衬底上依次横向布置。
5.根据权利要求1所述的场效应晶体管，其中所述衬底包括Si、SiO2、SiC、玻璃或耐热玻璃。
6.根据权利要求1所述的场效应晶体管，其中所述栅电介质层包括氮化硅(SiN)、二氧化硅(SiO2)、氮化硼(BN)、氧化铝(Al2O3)或氧化铪(HfO2)。
7.根据权利要求1所述的场效应晶体管，其中导通-关断电阻比率等于或大于105。
8.根据权利要求1所述的场效应晶体管，其中所述栅极与所述氟化石墨烯(GrF)层重叠。
9.一种集成电路，包括：
衬底；
第一异质结构场效应晶体管，包括：
第一石墨烯(Gr)层，其位于所述衬底上方；
第二石墨烯(Gr)层，其位于所述衬底上方；
第一氟化石墨烯(GrF)层，其位于所述衬底上方且位于第一石墨烯层与第二石墨烯层之间；
第一欧姆接触件，其位于第一石墨烯层上方；
第二欧姆接触件，位于第二石墨烯层上方；
第一栅极，其在第一氟化石墨烯(GrF)层上对齐；以及
第一栅电介质，其位于第一栅极与第一氟化石墨烯层之间，并且位于第一栅极与第一欧姆接触件和第二欧姆接触件之间；
其中第一石墨烯(Gr)层和第二石墨烯(Gr)层为n型，并且第一欧姆接触件和第二欧姆接触件为n型；以及
第二异质结构场效应晶体管，包括：
第三石墨烯(Gr)层，其位于所述衬底上方；
第四石墨烯(Gr)层，其位于所述衬底上方；
第二氟化石墨烯(GrF)层，其位于所述衬底上方且位于第三石墨烯层与第四石墨烯层之间；
第三欧姆接触件，其位于第三石墨烯层上方；
第四欧姆接触件，位于第四石墨烯层上方；
第二栅极，其在第二氟化石墨烯(GrF)层上对齐；以及
第二栅电介质，其位于第二栅极与第二氟化石墨烯层之间，并且位于第二栅极与第三欧姆接触件和第四欧姆接触件之间；
其中第三石墨烯(Gr)层和第四石墨烯(Gr)层为p型，并且第三欧姆接触件和第四欧姆接触件为p型。
10.根据权利要求9所述的集成电路，其中所述衬底包括Si、SiO2、SiC、玻璃或耐热玻璃。
11.根据权利要求9所述的集成电路，其中第一栅电介质层和第二栅电介质层包括氮化硅(SiN)、二氧化硅(SiO2)、氮化硼(BN)、氧化铝(Al2O3)或氧化铪(HfO2)。
12.根据权利要求9所述的集成电路，其中：
第一栅极与第一氟化石墨烯(GrF)层重叠；并且
第二栅极与第二氟化石墨烯(GrF)层重叠。
13.一种制造异质结构FET的方法，包括步骤：
在衬底上形成石墨烯；
通过干法刻蚀形成石墨烯台面；
在所述石墨烯台面的一端上形成作为源极的第一欧姆接触件；
在所述石墨烯台面的相对的另一端上形成作为漏极的第二欧姆接触件；
通过掩模和刻蚀形成开口，以暴露第一欧姆接触件与第二欧姆接触件之间的一部分石墨烯；
对石墨烯的暴露部分进行氟掺杂；
进行退火以减少缺陷；
在所述开口上沉积栅电介质；以及
在所述栅电介质上形成栅极。
14.根据权利要求13所述的方法，其中在所述衬底上形成石墨烯的步骤包括用于在所述衬底上形成石墨烯的外延工艺，或者使用化学气相沉积(CVD)以在金属薄片上沉积所述石墨烯层，然后将所述石墨烯层转移至衬底。
15.根据权利要求13所述的方法，其中对石墨烯的暴露部分进行氟掺杂的步骤包括使用XeF2或其他气体化学物质或气体等离子化学物质。
16.根据权利要求13所述的方法，其中
所述石墨烯为n型；并且
第一欧姆接触件和第二欧姆接触件为n型。
17.根据权利要求13所述的方法，其中
所述石墨烯为p型；并且
第一欧姆接触件和第二欧姆接触件为p型。
18.根据权利要求13所述的方法，其中所述衬底包括Si、SiO2、SiC、玻璃或耐热玻璃。
19.根据权利要求13所述的方法，其中所述栅电介质层包括氮化硅(SiN)、二氧化硅(SiO2)、氮化硼(BN)、氧化铝(Al2O3)或氧化铪(HfO2)。
20.根据权利要求13所述的方法，其中形成所述栅极以使其与所述石墨烯的掺杂有氟的部分重叠。

Claims (21)

1.一种场效应晶体管，包括：
衬底；
第一石墨烯(Gr)层，其位于所述衬底上方；
第二石墨烯(Gr)层，其位于所述衬底上方；
氟化石墨烯(GrF)层，其位于所述衬底上方且位于第一石墨烯层与第二石墨烯层之间；
第一欧姆接触件，其位于第一石墨烯层上方；
第二欧姆接触件，位于第二石墨烯层上方；
栅极，其在所述氟化石墨烯(GrF)层上对齐；以及
栅电介质，其位于所述栅极与所述氟化石墨烯层之间，并且位于所述栅极与第一欧姆接触件和第二欧姆接触件之间。
2.根据权利要求1所述的场效应晶体管，其中：
第一石墨烯(Gr)层和第二石墨烯(Gr)层为n型；并且
第一欧姆接触件和第二欧姆接触件为n型。
3.根据权利要求1所述的场效应晶体管，其中：
第一石墨烯(Gr)层和第二石墨烯(Gr)层为p型；并且
第一欧姆接触件和第二欧姆接触件为p型。
4.根据权利要求1所述的场效应晶体管，其中第一石墨烯(Gr)层、所述氟化石墨烯(GrF)层、以及第二石墨烯(Gr)层在所述衬底上依次横向布置。
5.根据权利要求1所述的场效应晶体管，其中所述衬底包括Si、SiO2、SiC、玻璃或耐热玻璃。
6.根据权利要求1所述的场效应晶体管，其中所述栅电介质层包括氮化硅(SiN)、二氧化硅(SiO2)、氮化硼(BN)、氧化铝(Al2O3)或氧化铪(HfO2)。
7.根据权利要求1所述的场效应晶体管，其中第一石墨烯(Gr)层、所述氟化石墨烯(GrF)层、以及第二石墨烯(Gr)层形成正常关断的沟道。
8.根据权利要求1所述的场效应晶体管，其中导通-关断电阻比率等于或大于105。
9.根据权利要求1所述的场效应晶体管，其中所述栅极与所述氟化石墨烯(GrF)层重叠。
10.一种集成电路，包括：
衬底；
第一异质结构场效应晶体管，包括：
第一石墨烯(Gr)层，其位于所述衬底上方；
第二石墨烯(Gr)层，其位于所述衬底上方；
第一氟化石墨烯(GrF)层，其位于所述衬底上方且位于第一石墨烯层与第二石墨烯层之间；
第一欧姆接触件，其位于第一石墨烯层上方；
第二欧姆接触件，位于第二石墨烯层上方；
第一栅极，其在第一氟化石墨烯(GrF)层上对齐；以及
第一栅电介质，其位于第一栅极与第一氟化石墨烯层之间，并且位于第一栅极与第一欧姆接触件和第二欧姆接触件之间；
其中第一石墨烯(Gr)层和第二石墨烯(Gr)层为n型，并且第一欧姆接触件和第二欧姆接触件为n型；以及
第二异质结构场效应晶体管，包括：
第三石墨烯(Gr)层，其位于所述衬底上方；
第四石墨烯(Gr)层，其位于所述衬底上方；
第二氟化石墨烯(GrF)层，其位于所述衬底上方且位于第三石墨烯层与第四石墨烯层之间；
第三欧姆接触件，其位于第三石墨烯层上方；
第四欧姆接触件，位于第四石墨烯层上方；
第二栅极，其在第二氟化石墨烯(GrF)层上对齐；以及
第二栅电介质，其位于第二栅极与第二氟化石墨烯层之间，并且位于第二栅极与第三欧姆接触件和第四欧姆接触件之间；
其中第一石墨烯(Gr)层和第二石墨烯(Gr)层为n型，并且第一欧姆接触件和第二欧姆接触件为n型。
11.根据权利要求10所述的集成电路，其中所述衬底包括Si、SiO2、SiC、玻璃或耐热玻璃。
12.根据权利要求10所述的集成电路，其中第一栅电介质层和第二栅电介质层包括氮化硅(SiN)、二氧化硅(SiO2)、氮化硼(BN)、氧化铝(Al2O3)或氧化铪(HfO2)。
13.根据权利要求10所述的集成电路，其中：
第一栅极与第一氟化石墨烯(GrF)层重叠；并且
第二栅极与第二氟化石墨烯(GrF)层重叠。
14.一种制造异质结构FET的方法，包括步骤：
在衬底上形成石墨烯；
通过干法刻蚀形成石墨烯台面；
在所述石墨烯台面的一端上形成作为源极的第一欧姆接触件；
在所述石墨烯台面的相对的另一端上形成作为漏极的第二欧姆接触件；
通过掩模和刻蚀形成开口，以暴露第一欧姆接触件与第二欧姆接触件之间的一部分石墨烯；
对石墨烯的暴露部分进行氟掺杂；
进行退火以减少缺陷；
在所述开口上沉积栅电介质；以及
在所述栅电介质上形成栅极。
15.根据权利要求14所述的方法，其中在所述衬底上形成石墨烯的步骤包括用于在所述衬底上形成石墨烯的外延工艺，或者使用化学气相沉积(CVD)以在金属薄片上沉积所述石墨烯层，然后将所述石墨烯层转移至衬底。
16.根据权利要求14所述的方法，其中对石墨烯的暴露部分进行氟掺杂的步骤包括使用XeF2或其他气体化学物质或气体等离子化学物质。
17.根据权利要求14所述的方法，其中
所述石墨烯为n型；并且
第一欧姆接触件和第二欧姆接触件为n型。
18.根据权利要求14所述的方法，其中
所述石墨烯为p型；并且
第一欧姆接触件和第二欧姆接触件为p型。
19.根据权利要求14所述的方法，其中所述衬底包括Si、SiO2、SiC、玻璃或耐热玻璃。
20.根据权利要求14所述的方法，其中所述栅电介质层包括氮化硅(SiN)、二氧化硅(SiO2)、氮化硼(BN)、氧化铝(Al2O3)或氧化铪(HfO2)。
21.根据权利要求14所述的方法，其中形成所述栅极以使其与所述石墨烯的掺杂有氟的部分重叠。
CN201480011246.7A 2013-02-22 2014-01-20 石墨烯异质结构场效应晶体管 Active CN105027294B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201361767922P 2013-02-22 2013-02-22
US61/767,922 2013-02-22
US14/159,059 2014-01-20
US14/159,059 US9064964B2 (en) 2013-02-22 2014-01-20 Graphene heterostructure field effect transistors
PCT/US2014/012218 WO2014130185A1 (en) 2013-02-22 2014-01-20 Graphene heterostructure field effect transistors

Publications (2)

Publication Number Publication Date
CN105027294A true CN105027294A (zh) 2015-11-04
CN105027294B CN105027294B (zh) 2019-03-05

Family

ID=51387215

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480011246.7A Active CN105027294B (zh) 2013-02-22 2014-01-20 石墨烯异质结构场效应晶体管

Country Status (4)

Country Link
US (2) US9064964B2 (zh)
EP (1) EP2959514A4 (zh)
CN (1) CN105027294B (zh)
WO (1) WO2014130185A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105448714A (zh) * 2016-01-08 2016-03-30 温州大学 一种大开关比场效应晶体管的制备方法
CN109037321A (zh) * 2018-06-22 2018-12-18 杭州电子科技大学 石墨烯条带异质结双栅tfet及其开关特性提升方法
WO2019114409A1 (en) * 2017-12-14 2019-06-20 Beijing Huatan Technology Co., Ltd Field effect transistor having source control electrode, manufacturing method thereof and electronic device
CN113793869A (zh) * 2021-08-28 2021-12-14 西安瑞芯光通信息科技有限公司 一种集成混合材料高电子迁移率晶体管及其制备方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101396432B1 (ko) * 2012-08-02 2014-05-21 경희대학교 산학협력단 반도체 소자 및 그의 제조 방법
CN104253015B (zh) * 2013-06-25 2017-12-22 中国科学院微电子研究所 降低二维晶体材料接触电阻的方法
GB2518858A (en) * 2013-10-02 2015-04-08 Univ Exeter Graphene
KR101687983B1 (ko) * 2014-03-26 2017-01-02 한국과학기술원 불화암모늄을 이용한 ｎ－도핑된 그래핀 및 전기소자의 제조방법，그에 의한 그래핀 및 전기소자
US9472396B2 (en) 2014-04-15 2016-10-18 University Of Central Florida Research Foundation, Inc. Plasma treated semiconductor dichalcogenide materials and devices therefrom
US10217819B2 (en) * 2015-05-20 2019-02-26 Samsung Electronics Co., Ltd. Semiconductor device including metal-2 dimensional material-semiconductor contact
CN104966722A (zh) * 2015-07-24 2015-10-07 深圳市华星光电技术有限公司 Tft基板结构及其制作方法
CN105304495A (zh) * 2015-09-21 2016-02-03 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板
CN106803517B (zh) * 2015-11-26 2019-12-20 上海新昇半导体科技有限公司 双沟道FinFET器件及其制造方法
KR102465353B1 (ko) 2015-12-02 2022-11-10 삼성전자주식회사 전계 효과 트랜지스터 및 이를 포함하는 반도체 소자
EP3206232A1 (en) * 2016-02-12 2017-08-16 Centre National de la Recherche Scientifique - CNRS - Method for obtaining a graphene-based fet, in particular a memory fet, equipped with an embedded dielectric element made by fluorination
US11222959B1 (en) * 2016-05-20 2022-01-11 Hrl Laboratories, Llc Metal oxide semiconductor field effect transistor and method of manufacturing same
US10663766B2 (en) * 2017-02-24 2020-05-26 The George Washington University Graphene-based plasmonic slot electro-optical modulator
CN106847930A (zh) * 2017-04-01 2017-06-13 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及制备方法
US10263080B2 (en) 2017-05-24 2019-04-16 Qualcomm Incorporated Transistor with fluorinated graphene spacer
US10304967B1 (en) 2018-03-02 2019-05-28 Texas Instruments Incorporated Integration of graphene and boron nitride hetero-structure device over semiconductor layer
US11569367B1 (en) 2020-11-20 2023-01-31 Hrl Laboratories, Llc Graphene LHFETS (lateral heterostructure field effect transistors) on SI compatible with CMOS BEOL process
US20230008517A1 (en) * 2021-07-09 2023-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Transistor, semiconductor device, and semiconductor structure

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110269629A1 (en) * 2010-03-18 2011-11-03 Isis Innovation Limited Superconducting materials
US20120085991A1 (en) * 2010-10-12 2012-04-12 International Business Machines Corporation Graphene nanoribbons, method of fabrication and their use in electronic devices
WO2012169720A1 (ko) * 2011-06-08 2012-12-13 금오공과대학교 산학협력단 그래핀 트랜지스터 및 그 제조 방법
CN103579310A (zh) * 2012-07-23 2014-02-12 三星电子株式会社 晶体管及其制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB201009718D0 (en) 2010-06-10 2010-07-21 Univ Manchester Functionalised graphene
US8901536B2 (en) * 2010-09-21 2014-12-02 The United States Of America, As Represented By The Secretary Of The Navy Transistor having graphene base
US9266738B2 (en) 2010-10-15 2016-02-23 The Regents Of The University Of California Organometallic chemistry of extended periodic II-electron systems
KR101736970B1 (ko) 2010-12-17 2017-05-30 삼성전자주식회사 그래핀 전자 소자 및 제조방법
US8580658B1 (en) * 2012-12-21 2013-11-12 Solan, LLC Methods for fabricating graphene device topography and devices formed therefrom

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110269629A1 (en) * 2010-03-18 2011-11-03 Isis Innovation Limited Superconducting materials
US20120085991A1 (en) * 2010-10-12 2012-04-12 International Business Machines Corporation Graphene nanoribbons, method of fabrication and their use in electronic devices
WO2012169720A1 (ko) * 2011-06-08 2012-12-13 금오공과대학교 산학협력단 그래핀 트랜지스터 및 그 제조 방법
CN103579310A (zh) * 2012-07-23 2014-02-12 三星电子株式会社 晶体管及其制造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105448714A (zh) * 2016-01-08 2016-03-30 温州大学 一种大开关比场效应晶体管的制备方法
WO2019114409A1 (en) * 2017-12-14 2019-06-20 Beijing Huatan Technology Co., Ltd Field effect transistor having source control electrode, manufacturing method thereof and electronic device
US11309425B2 (en) 2017-12-14 2022-04-19 Beijing Hua Tan Yuan Xin Electronics Technology Co., Ltd Field effect transistor having source control electrode, manufacturing method thereof and electronic device
CN109037321A (zh) * 2018-06-22 2018-12-18 杭州电子科技大学 石墨烯条带异质结双栅tfet及其开关特性提升方法
CN109037321B (zh) * 2018-06-22 2021-06-01 杭州电子科技大学 石墨烯条带异质结双栅tfet及其开关特性提升方法
CN113793869A (zh) * 2021-08-28 2021-12-14 西安瑞芯光通信息科技有限公司 一种集成混合材料高电子迁移率晶体管及其制备方法
CN113793869B (zh) * 2021-08-28 2024-08-27 聚瑞芯光电有限公司 一种集成混合材料高电子迁移率晶体管及其制备方法

Also Published As

Publication number Publication date
WO2014130185A1 (en) 2014-08-28
US9362379B2 (en) 2016-06-07
EP2959514A4 (en) 2016-11-02
US20140239257A1 (en) 2014-08-28
US20150214324A1 (en) 2015-07-30
CN105027294B (zh) 2019-03-05
EP2959514A1 (en) 2015-12-30
US9064964B2 (en) 2015-06-23

Similar Documents

Publication Publication Date Title
CN105027294A (zh) 石墨烯异质结构场效应晶体管
US10991819B2 (en) High electron mobility transistors
Du et al. ${\rm MoS} _ {2} $ Field-Effect Transistors With Graphene/Metal Heterocontacts
US9040364B2 (en) Carbon nanotube devices with unzipped low-resistance contacts
Zhao et al. Effects of recess depths on performance of AlGaN/GaN power MIS-HEMTs on the Si substrates and threshold voltage model of different recess depths for the using HfO2 gate insulator
CN104871319A (zh) 半导体结构以及凹槽形成蚀刻技术
Lee et al. High quality PECVD SiO2 process for recessed MOS-gate of AlGaN/GaN-on-Si metal–oxide–semiconductor heterostructure field-effect transistors
Liu et al. High Current density vertical tunneling transistors from graphene/highly-doped silicon heterostructures
CN104681617A (zh) 半导体器件以及制造半导体器件的方法
Qian et al. 2D materials as semiconducting gate for field-effect transistors with inherent over-voltage protection and boosted ON-current
TWI597844B (zh) Field effect transistor
He et al. Correlating device behaviors with semiconductor lattice damage at MOS interface by comparing plasma-etching and regrown recessed-gate Al2O3/GaN MOS-FETs
CN104282749A (zh) 一种半导体结构及其制造方法
Tompkins et al. Electrical properties of AlGaN/GaN HEMTs in stretchable geometries
Zhang et al. Planar GaAs nanowire tri-gate MOSFETs by vapor–liquid–solid growth
Kim et al. PECVD SiNx passivation for AlGaN/GaN HFETs with ultra-thin AlGaN barrier
Kawarada Diamond p-FETs using two-dimensional hole gas for high frequency and high voltage complementary circuits
KR101587129B1 (ko) 양방향성 트랜지스터 및 그 제조방법
Lu et al. GaN power electronics
JP7308593B2 (ja) 窒化物半導体装置
Hähnel et al. Germanium vertical tunneling field-effect transistor
Pu et al. Influence of metal-insulator-semiconductor gate structure on normally-off p-GaN heterojunction field-effect transistors
Yang et al. Determination of the polarization and strain distribution in AlGaN/GaN heterostructure field-effect transistors
Lin et al. InGaP/InGaAs MOS-PHEMT with a nanoscale liquid phase-oxidized InGaP dielectric
Jeon et al. Contact properties of a low-resistance aluminum-based electrode with metal capping layers in vertical oxide thin-film transistors

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant