CN105024700A - 用于数模转换器的具有子温度计码的解码器结构 - Google Patents

用于数模转换器的具有子温度计码的解码器结构 Download PDF

Info

Publication number
CN105024700A
CN105024700A CN201510427043.2A CN201510427043A CN105024700A CN 105024700 A CN105024700 A CN 105024700A CN 201510427043 A CN201510427043 A CN 201510427043A CN 105024700 A CN105024700 A CN 105024700A
Authority
CN
China
Prior art keywords
thermometer
digital
unit cell
unit
macrocell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510427043.2A
Other languages
English (en)
Inventor
杨书结
徐英智
萧有呈
周文昇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN105024700A publication Critical patent/CN105024700A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0643—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the spatial domain
    • H03M1/0651—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the spatial domain by selecting the quantisation value generators in a non-sequential order, e.g. symmetrical
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0643—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the spatial domain
    • H03M1/0648—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the spatial domain by arranging the quantisation value generators in a non-sequential pattern layout, e.g. symmetrical
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
    • H03M1/682—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits both converters being of the unary decoded type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
    • H03M1/687—Segmented, i.e. the more significant bit converter being of the unary decoded type and the less significant bit converter being of the binary weighted type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/742—Simultaneous conversion using current sources as quantisation value generators
    • H03M1/747—Simultaneous conversion using current sources as quantisation value generators with equal currents which are switched by unary decoded digital signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

一种用于将数字信号转换为模拟信号的数模转换器(DAC)，包括第一温度计解码器和第二温度计解码器。所述第一温度计解码器配置为解码所述数字信号的最高有效位(MSB)以生成第一温度计码。所述第二温度计解码器配置为解码所述数字信号的中间位以生成第二温度计码。所述DAC进一步包括多个宏单元，每个宏单元由所述第一温度计码的一个位所控制。所述多个宏单元配置为根据所述第一温度计码提供第一模拟信号。所述DAC进一步包括被配置为根据所述第二温度计码提供第二模拟信号的一个宏单元，所述宏单元进一步配置为根据所述数字信号的最低有效位(LSB)提供第三模拟信号。

Description

用于数模转换器的具有子温度计码的解码器结构
该申请为分案申请，其原案申请的申请号为200910146981.X、申请日为2009年06月05日、发明名称为“用于数模转换器的具有子温度计码的解码器结构”。
技术领域
本发明一般地涉及数模转换器，更具体地涉及具有温度计码和子温度计码的数模转换器。
背景技术
数据转换器包括数模转换器(DAC)和模数转换器(ADC)，在如通信系统、仪器以及音频和视频处理系统中的包括现实世界信号的数字信号处理的应用中都是普遍存在的。
DAC设计的两个主要问题是单调性和分辨率。单调性意味着当数字值增大时，转换的模拟值也必须增大。很多DAC构件块需要在中等时钟频率和中等设计复杂度下保证单调性。例如PLL环中的数控振荡器中的DAC，或自动频率控制环路中的数控晶体振荡器中的DAC。通常需要不同DAC元件之间的匹配来保证单调性。随着集成电路制造工艺的尺寸缩小，DAC元件的物理尺寸变得更小，从而更难控制DAC元件的尺寸，这些元件必须匹配以达到单调性。因此，DAC元件的物理尺寸被匹配需求限制，这样DAC没有得益于工艺规模尺寸。
具有单调性保证的DAC的一种类型是温度计DAC。这样命名是因为它类似于水银温度计，其中水银柱总是上升到合适的温度并且在该温度之上不存在水银。代表性地，输入数字信号是二进制的，二进制码被转换为温度计码。然后温度计码用于控制温度计元件以生成模拟信号。对于温度计DAC，元件都是同样的尺寸，因此元件匹配比在二进制情况下更简单。考虑到传递函数，温度计转换器通过设计达到单调性，因此，当输入值增加时，比特只从0变到1。在温度计DAC中元件匹配的需求也可以放松，单调性得到保证。
在传统的DAC中，温度计码与二进制码相结合以达到对于转换范围内的任何数字符号的数模转换。例如，对于12位DAC，12位分成6个最高有效位(MSB)和6个最低有效位(LSB)。MSB被转换为63位温度计码，每个位对应一个宏。每个宏能够提供对应于最小电流64倍的电流，其中最小电流是代表LSB的单位。对于对应于小于64的数字符号的LSB，二进制码用于单位单元的解码和控制。至少需要6个单位单元来提供1倍、2倍、4倍、8倍、16倍和32倍的最小电流。使用6个单位单元的不同组合，可以表示任何LSB数目。
在传统的DAC中，可以需要单位单元来提供相关的更大电流。在上述情况中，例如，需要通过32倍最小电流的单个的单位单元提供最大电流。这需要相应的单位单元来占用大芯片面积。因此，在单位单元内达到梯度变化匹配是困难的。如果DAC具有14位，至少需要8个单位单元，其提供1倍、2倍、4倍、8倍、16倍、32倍、64倍和128倍的最小电流。这样在需要提供128倍最小电流的单位单元内达到梯度变化匹配更加困难。因此，需要新的解码方法来解决上述问题。
发明内容
根据本发明的一个方面，一种用于将数字信号转换为模拟信号的数模转换器(DAC)，包括第一温度计解码器和第二温度计解码器。所述第一温度计解码器配置为解码所述数字信号的最高有效位(MSB)以生成第一温度计码。所述第二温度计解码器配置为解码所述数字信号的中间位以生成第二温度计码。所述DAC进一步包括多个宏单元，每个宏单元由所述第一温度计码的一个位所控制。所述多个宏单元配置为根据所述第一温度计码提供第一模拟信号。所述DAC进一步包括配置为根据所述第二温度计码提供第二模拟信号、和进一步配置为根据所述数字信号的最低有效位(LSB)提供第三模拟信号的宏单元。
根据本发明的另一个方面，一种用于将数字信号转换为模拟信号的DAC，包括接收所述数字信号的第一温度计解码器。所述第一温度计解码器包括第一多个输出，并配置为解码所述数字信号的MSB以生成第一温度计码。所述DAC进一步包括彼此相同的多个宏单元，每个宏单元连接到所述第一多个输出其中的一个输出；用于接收所述数字信号的第二温度计解码器。所述第二温度计解码器包括第二多个输出，并配置为解码所述数字信号的中间位以生成第二温度计码。所述DAC进一步包括一个宏单元，其包括第一多个单位单元，其配置为由所述数字信号的LSB所控制，并能够以二进制形式提供电流；以及第二多个单位单元，其能够提供相同的电流。每个第二多个单位单元连接到所述第二多个输出其中的一个输出。
根据本发明的又一个方面，一种进行数模转换的方法包括：将数字输入信号分为MSB、LSB和中间位；由所述MSB生成第一温度计码；由所述第一温度计码生成第一组合电流；由所述中间位生成第二温度计码；由所述第二温度计码生成第二组合电流；使用二进制解码由所述LSB生成第三组合电流；组合所述第一组合电流、第二组合电流和第三组合电流。
本发明的有益效果包括减少了由于使用两个温度计解码器而产生的变量失配。
本发明提供了一种用于将数字信号转换为模拟信号的数模转换器(DAC)，所述DAC包括：接收所述数字信号的第一温度计解码器，所述第一温度计解码器配置为解码数字信号的最高有效位(MSB)以生成第一温度计码；多个宏单元，每个宏单元由所述第一温度计码中的一个位控制，其中所述多个宏单元配置为根据所述第一温度计码提供第一模拟信号；接收所述数字信号的第二温度计解码器，所述第二温度计解码器配置为解码所述数字信号的中间位以生成第二温度计码；以及一个宏单元，配置为根据所述第二温度计码提供第二模拟信号、以及配置为根据所述数字信号的最低有效位(LSB)提供第三模拟信号。
在该用于将数字信号转换为模拟信号的数模转换器中，所述宏单元包括能够以二进制形式提供电流的第一多个单位单元和能够提供相同电流的第二多个单位单元，其中所述第一多个单位单元由所述LSB控制，所述第二多个单位单元由所述第二温度计码控制。
在该用于将数字信号转换为模拟信号的数模转换器中，所述宏单元包括相同微单元的阵列，属于相同单位单元且并行互连的所述微单元以所述阵列的中心对称分布。
在该用于将数字信号转换为模拟信号的数模转换器中，所述宏单元进一步包括为所述阵列的镜像的附加阵列，其中所述阵列中的所述微单元并行互连到所述附加阵列中对应的镜像微单元，或者其中所述宏单元进一步包括3个附加阵列，其中每个所述阵列和所述附加阵列为所述阵列和所述附加阵列的保留部分的镜像，其中所述阵列和所述附加阵列中对应的镜像微单元并行互连。
本发明还提供了一种用于将数字信号转换为模拟信号的数模转换器(DAC)，所述DAC包括：接收所述数字信号的第一温度计解码器，所述第一温度计解码器配置为解码所述数字信号的最高有效位(MSB)以生成第一温度计码，其中所述第一温度计解码器包括第一多个输出；多个彼此相同的宏单元，其中每一个宏单元连接到所述第一多个输出中的其中一个输出；用于接收所述数字信号的第二温度计解码器，所述第二温度计解码器配置为解码所述数字信号的中间位以生成第二温度计码，其中所述第二温度计解码器包括第二多个输出；以及一个宏单元，包括：第一多个单位单元，配置为由所述数字信号的最低有效位(LSB)控制并能够以二进制形式提供电流；以及第二多个单位单元，能够提供相同的电流，其中每个所述第二多个单位单元连接到所述第二多个输出其中的一个输出。
在该用于将数字信号转换为模拟信号的数模转换器中，由所述第二多个单位单元所提供的相同的电流大于由任何所述第一多个单位单元所提供的电流。
在该用于将数字信号转换为模拟信号的数模转换器中，所述多个宏单元配置为根据所述第一温度计码提供第一组合电流。
在该用于将数字信号转换为模拟信号的数模转换器中，所述宏单元配置为根据所述第二温度计码提供第二组合电流，并配置为根据所述数字信号的LSB提供第三组合电流。
在该用于将数字信号转换为模拟信号的数模转换器中，所述宏单元包括相同微单元的阵列，其中属于相同单位单元且并行互连的所述微单元相对所述阵列的中心对称分布。
在该用于将数字信号转换为模拟信号的数模转换器中，所述宏单元进一步包括为所述阵列的镜像的附加阵列，其中所述阵列中的所述微单元与所述附加阵列中的对应镜像微单元并行互连，或者其中所述宏单元进一步包括3个附加阵列，其中所述阵列和所述附加阵列的每一个为所述阵列和所述附加阵列的保留部分的镜像，其中所述阵列中和所述附加阵列中的对应镜像微单元并行互连。
本发明又提供了一种进行数模转换(DAC)的方法，所述方法包括：将数字输入信号分为最高有效位(MSB)、最低有效位(LSB)和中间位；由所述MSB生成第一温度计码；由所述第一温度计码生成第一组合电流；由所述中间位生成第二温度计码；由所述第二温度计码生成第二组合电流；使用二进制解码由所述LSB生成第三组合电流；以及组合所述第一组合电流、第二组合电流和第三组合电流。
在该进行数模转换的方法中，宏单元包括X1单位单元、X2单位单元、X4单位单元、X8单位单元，其中所述X1单位单元、X2单位单元、所述X4单位单元、所述X8单位单元设置在阵列中的中心位置处。
在该进行数模转换的方法中，宏单元包括能够提供相同数目的电流单位的多个附加单位单元，所述多个附加单位单元设置在阵列中的周边的位置处，并且相邻的附加单位单元在所述阵列中以不规则的分散方式进行分布，以减少工艺、电压以及温度(PVT)偏差。
在该进行数模转换的方法中，所述X1单位单元、X2单位单元、所述X4单位单元、所述X8单位单元以及多个附加单位单元中属于相同单位单元的微单元相对于所述阵列的中心对称排列。
在该进行数模转换的方法中，当所述数模转换为14位数模转换时，所述数字输入信号具有6个最高有效位、5个中间位和3个最低有效位。
附图说明
为了更加全面的理解本发明及其有益效果，以下结合附图进行说明，其中：
图1为12-位数模转换器(DAC)的12位分为最低有效位(LSB)、中间位和最高有效位(MSB)的示意图；
图2为12-位DAC的电路原理图；
图3为LSB和中间位的解码的示意图；
图4为12-位DAC中微单元的布局方案的示例图；
图5为将微单元分为更小单元的原理图；
图6为14-位DAC的14个位分为LSB、中间位和MSB的示意图；
图7为14-位DAC的电路原理图；以及
图8为14-位DAC中的宏单元的布局方案的示例图。
具体实施方式
下面详细讨论本发明优选的实施例的制造和使用。应当理解的是，无论如何，示出的实施例提供了很多可在广泛多种场景中实施的适用的发明构思。所讨论的特定的实施例仅是制造和使用本发明的特定方法，并不是对本发明的范围的限制。
本发明提供了一种新型数模转换器(DAC)以及对应的解码方法。讨论了优选的实施例的变化以及操作。在本发明的不同视图以及示出的实施例中，相同的符号用于标识相同的元件。
在下面的描述中，除非另外指出，12-位DAC用作解释本发明的思想的示例。为本领域所公知的，将数字符号(数字信号)转换为电压的需求可以作为将数字符号转换为电流来处理。通过使电流流过电阻，电流就可以转换为电压。因此，在下面的描述中，D-A转换本质上被描述为数字符号到电流的转换。
在说明书中，术语“微单元”表示能够提供表示DAC的最低有效位(LSB)的电流的单元(例如，MOS管)。因此，虽然一些微单元的尺寸可以减小，将在以下的段落中详细讨论，但是DAC中的所有的微单元优选为具有相同的尺寸。术语“宏单元”表示能够提供表示最高有效位(MSB)的最低位的电流的单元。在这种情况下，MSB的最低位为第7位，宏单元将表示电流26，或64倍的微单元电流。术语“单位单元”，另一方面，表示通过连接并行的多个微单元而形成的单元，因此可以提供多倍于微单元电流的电流。单位单元用作集成单元，单位单元中的所有的微单元总是同时开启或关闭。依赖于单位单元中包括的微单元的数目，单位单元可以表示为X1单位单元、X2单位单元、X4单位单元和X8单位单元，分别指示对应的单位单元能够提供1倍、2倍、4倍和8倍的微单元的电流。为了便于描述，由一个微单元所提供的电流在后文中称为“电流单位”。
参考图1，示例的12位DAC的12个位被分为三部分，3个LSB、6个MSB，以及3个中间位。为本领域所公知的，12位DAC所能表示的最大数字是1023，其对应1023个电流单位。3个LSB和3个中间位(联合控制一个宏单元的运行)联合表示最大到63电流单位。在图2中，宏单元用于提供对应于3个LSB和3个中间位所对应的电流，被称作64号宏单元。实际上，63号宏单元只需要提供63个电流单位，如果需要64个或者更多个电流单位，则使用附加的1号到63号宏单元。
参考图2，1号到63号宏单元与64号宏单元使用不同，并可以具有不同的结构。每个1号到63号宏单元，与1号宏单元不同，总是用作集成单元，也就是，开启以提供64个电流单位，或者关闭以提供0个电流单位。然而，1号宏单元到63号宏单元中没有宏单元提供任何在0电流单位和64电流单位之间的电流。1号宏单元到63号宏单元被由6个MSB生成的63个温度计码所控制(如图1所示)。因此，1号宏单元到63号宏单元，可以联合提供从1x64电流单位到63x64电流单位范围内的任何整数电流值。1号宏单元到64号宏单元，可以联合提供从1个电流单位到63x64+63个电流单位，等于1023电流单位，范围内的任何电流。
再次参考图1，3个LSB，其自身为二进制码，转换为二进制形式的电流，意味着需要X1单位单元、X2单位单元和X4单位单元通过以合适的组合来组合这些电流单位来生成从1个电流单位到7个电流单位的范围内的电流。另外，可以提供虚拟X1单位单元，其不是用于生成用于D-A转换的电流。X1单位单元、X2单位单元、X4单位单元，以及虚拟X1单位单元在64号宏单元之内(如图2所示，由标识为“X4、X2、X1、X1”的晶体管来表示)。
显然地，X1单位单元、X2单位单元和X4单位单元可以只联合提供最大到7电流单位。需要附加单位单元来达到最大63个电流单位，如64号宏单元所需要的。这通过添加7个X8单位单元来达到，由(X8)X7晶体管来表示，其中每个X8单位单元包括8个并行连接的宏单元，因此可以提供8个电流单位。7个X8单位单元的状态(开启或关闭)由3个中间位(如图1所示)来控制，其通过子温度计来解码以生成7个不同的温度计码，称为T0到T6。图3示出了生成的温度计码，其中T6表示7个X8单位单元中只有1个开启，同时T0表示7个X8单位单元都开启。7个X8单位单元，当全部开启时，将提供56个电流单位。与由3个LSB提供的7个电流单位相组合，64号宏单元可以提供63个电流单位。
在本发明的实施例中，64号宏单元的实现本身采用了二进制解码(对于3个LSB)以及温度计解码(对于3个中间位)的组合。因此，本发明的实施例采用了(温度计+温度计+二进制)结构，如图1所示。这与传统的解码方案不同，在传统的解码方案中，二进制编码用于解码全部6个LSB，X1、X2、X4、X8、X16和X32单位单元用于提供最大到63个电流单位的所有的电流值。因此，传统的DAC采用(温度计+二进制)结构。在本发明的实施例中，X8单位单元是64号宏单元中最大的单位单元。有利地，X8单位单元相当小，导致梯度变化失配的减小，从而提高了DAC的精度。用于提高DAC的精度的进一步的细节在以下的段落中详细描述。
图2示出了本发明的DAC的实施例的原理框图。它示出了数字信号的12个位被分为LSB、中间位和6个MSB(由“3”位中的两个表示)。在本发明的实施例中，温度计解码器10、12和14可以是相同的用于生成温度计码的温度计解码器。由温度计解码器10和12生成的编码用于进一步生成(通过控制逻辑)63个温度计码输出(标识为X63以指示有63个输出)。在这种情况下，解码器10和12和控制逻辑，组合作为一个解码器。控制逻辑的输出控制1号到63号宏单元的状态。线路22，标记为(X63)，表示63对线路，每一对连接到一对开关16/18。开关16/18(表示为161、181、162、182、163和183)进一步分别控制1号到63号宏单元其中的一个。请注意，每个开关163和183，实际上分别表现63个独立的开关。另外，每一对开关161/181、162/182以及独立的一个(对)开关163/183，可以分别被控制。在图2中，63个宏单元，每个能够提供64个电流单位，尽管它们实际上是63个独立的宏单元，但是由一个宏单元表示，标识为“1号～63号”。在可选择的实施例中，代替使用温度计解码器10和12，使用单个温度计解码器由6个MSB来生成63个温度计码。
解码器14解码3个中间位(如图1所示)并生成7个温度计码以控制7个X8单位单元。此外，尽管7个X8单位单元由一个标识为(X8)X7的晶体管来表示，但是它表示7个独立的X8单位单元，可以独立由3个中间位生成的温度计码来控制。同样，标识为“X4、X2、X1、X1”的晶体管表示3个单位单元(具有1个附加X1单位单元作为虚拟单位单元用于生成电流)。3个单位单元的每一个可以由数字信号的3个LSB独立控制。多个开关16和18连接到解码器10、12和14的输出，并且由其控制。如果单位单元或宏单元需要被开启，则对应的开关16被关闭，这样所述单位单元或宏单元的电流流到电阻20，该电流最后与其他的组合以生成最终电流然后转换为电压。相反地，如果单位单元或宏单元需要被关闭，则对应的开关18被关闭，这样所述单位单元或宏单元的电流流到地，对最终电流和电压没有贡献。可以当作1号到64号所有宏单元中的所有电阻20实际上是单个的电阻来处理，因此从宏单元流出的所有电流被组合到电阻20。从而电阻20将组合电流转换为电压。
图4示出了在64号宏单元(如图2所示)中设置微单元的示例性分配方案。明显地，64号宏单元的精度对于DAC的精度是关键，因此64号宏单元需要仔细设置以减少工艺、电压以及温度(PVT)偏差。图4中的每个方块表示一个微单元(微单元提供相同的电流)，图4示出了微单元的相对位置。方块中的数字可以是一位数或两位数，表示对应的微单元的位置。数字“1”表示图2中所示的X1单位单元。数字“2”表示图2中所示的X2单位单元。类似地，数字“4”表示图2中所示的X4单位单元，其中标识为“4”的4个微单元连接以形成X4单位单元。因为图2中有7个X8单元，所以有8个“81”单元，数字8指示属于X8单元的微单元，下面的数字表示X8单位单元中的序号。具有相同的序号的微单元属于相同的X8单位单元。因此，具有8个“81”单元，8个“82”单元……，以及8个“87”单元。所有具有相同序号“X”的“8X”微单元并行连接以形成X8单位单元。有利地，在本发明的实施例中，属于相同单位单元的微单元，如“87”，相对于64号宏单元阵列的中心对称分布。更优选的，对于每一个X8单位单元，它们分别的微单元对于阵列中心对称，对于阵列的X轴对称，和/或对于阵列的Y轴对称。这样的设置平均输出PVT偏差，因此提高了64号宏单元的精度。
可以对如图4所示的设置方案进行进一步的改进，形成如图5所示的设置方案。图5示出了4个方框，每个为8x8阵列。顶部左侧方框可以与图4相同，或如图5所示重新排列。然而，图5的顶部左侧方框中的单元(晶体管)只有图4所示的微单元的晶体管的栅宽的1/4。因此，图5的每个单元(一个方框)只能提供电流单位的1/4。图5的顶部左侧方框相对于Y轴映射产生顶部右侧方框，这样顶部左侧方框与顶部右侧方框(相对于Y轴)对称。顶部左侧方框和顶部右侧方框进一步相对于X轴映射以产生底部左侧方框和底部右侧方框。因此，图5中的所有4个方框具有相同的结构，为镜像的。然后对应的单元并行连接。例如，所有具有相同序号“X”的“8X”单元连接。因为图5中的每个单元只能提供图4所示的微单元的电流的1/4，所以4个互连的镜像的微单元将提供一个微单元的电流。通过使用图5所示的设置方案，PVT偏差进一步减小。
本发明的实施例可以应用于具有不同于12的位数目的DAC转换器。在实施例中，如果DAC具有更大或更小的位，可以修正中间位的数目，同时不修正MSB和LSB的数目。因此，需要通过子温度计进行解码的位数目改变，同时需要通过温度计解码的位数目没有改变。例如，图6示出了14位DAC的位分配。LSB仍然具有3个位，MSB仍然具有6个位。中间位现在具有5个位。这也在图7中示出，图7为14位DAC的框(电路)图，其中图2和图4中相同的元件标识为相同的元件。代替具有(23–1)，或7个X8单位单元，14位DAC的64号宏单元需要具有(25–1)，或31个X8单位单元，其被由5个中间位(请注意图7中的解码器14)生成的温度计码所控制。与图2所示的12位DAC相似，图7所示的14位DAC仍然具有64个宏单元，从1号到64号。然而，1号到63号每个宏单元应当能够提供256个电流单位，同时64号宏单元应当提供最大到255个电流单位，等于(31x8+7)。
图8示出了用于14位DAC的64号宏单元的示例性布局。与图4所使用的符号相似，第一个数字“8”表示X8单位单元，下面的数字(一位数字或两位数字)表示X8单位单元中的序号，其中序号范围从1到31。此外，属于相同单位单元的微单元相对于64号宏单元的中心对称设置。对于X8单位单元，它们相对应的微单元优选为相对于64号宏单元阵列的中心对称，对于其X轴对称，和/或对于其Y轴对称。
在上文描述的实施例中，尽管LSB、中间位和MSB以(3+3+6)的形式分配，但是本领域的技术人员可以认识到这仅仅是一个示例，不同的位数目可以分配到LSB、中间位和MSB。
表1示出了从本发明的实施例的样本DAC获得的实验结果。
表1
符号“TT”、“SS”、“FF”，表示对应于具有不同参数的集成电路的不同的工艺角(process corners)，例如，功率损耗水平和集成电路的速度。得到样本DAC的微分非线性(DNL)和积分非线性误差(INL)。需要注意的是，对于不同的工艺角，DNL的绝对值在设计规格的范围内，即，DNL<1，INL的绝对值在设计规格的范围内，即，INL<2。
尽管详细描述了本发明及其有益效果，但是应当理解的是，在不偏离限定在附加的权利要求中的本发明的精神和范围的情况下，可以做出各种变化、替代和改造。此外，本申请的保护范围不限于本说明书中描述的工艺、设备、制造、物质的组成、装置、方法和步骤的具体实施例。由于本领域的普通技术人员将很容易从本发明所公开的内容得到启示，因此根据本发明的内容，目前存在的或之后开发出的、与这里所描述的相关实施例发挥基本相同的作用或达到基本相同的效果的工艺、机器、制造、物质的成分、装置、方法或步骤可能被利用。因此，所附的权利要求目的在于把工艺、机器、制造、物质的成分、装置、方法或步骤包括在其范围之内。

Claims (15)

1.一种用于将数字信号转换为模拟信号的数模转换器(DAC)，所述DAC包括：
接收所述数字信号的第一温度计解码器，所述第一温度计解码器配置为解码数字信号的最高有效位(MSB)以生成第一温度计码；
多个宏单元，每个宏单元由所述第一温度计码中的一个位控制，其中所述多个宏单元配置为根据所述第一温度计码提供第一模拟信号；
接收所述数字信号的第二温度计解码器，所述第二温度计解码器配置为解码所述数字信号的中间位以生成第二温度计码；以及
一个宏单元，配置为根据所述第二温度计码提供第二模拟信号、以及配置为根据所述数字信号的最低有效位(LSB)提供第三模拟信号。
2.根据权利要求1所述的用于将数字信号转换为模拟信号的数模转换器，其中所述宏单元包括能够以二进制形式提供电流的第一多个单位单元和能够提供相同电流的第二多个单位单元，其中所述第一多个单位单元由所述LSB控制，所述第二多个单位单元由所述第二温度计码控制。
3.根据权利要求1所述的用于将数字信号转换为模拟信号的数模转换器，其中所述宏单元包括相同微单元的阵列，属于相同单位单元且并行互连的所述微单元以所述阵列的中心对称分布。
4.根据权利要求3所述的用于将数字信号转换为模拟信号的数模转换器，其中所述宏单元进一步包括为所述阵列的镜像的附加阵列，其中所述阵列中的所述微单元并行互连到所述附加阵列中对应的镜像微单元，或者
其中所述宏单元进一步包括3个附加阵列，其中每个所述阵列和所述附加阵列为所述阵列和所述附加阵列的保留部分的镜像，其中所述阵列和所述附加阵列中对应的镜像微单元并行互连。
5.一种用于将数字信号转换为模拟信号的数模转换器(DAC)，所述DAC包括：
接收所述数字信号的第一温度计解码器，所述第一温度计解码器配置为解码所述数字信号的最高有效位(MSB)以生成第一温度计码，其中所述第一温度计解码器包括第一多个输出；
多个彼此相同的宏单元，其中每一个宏单元连接到所述第一多个输出中的其中一个输出；
用于接收所述数字信号的第二温度计解码器，所述第二温度计解码器配置为解码所述数字信号的中间位以生成第二温度计码，其中所述第二温度计解码器包括第二多个输出；以及
一个宏单元，包括：
第一多个单位单元，配置为由所述数字信号的最低有效位(LSB)控制并能够以二进制形式提供电流；以及
第二多个单位单元，能够提供相同的电流，其中每个所述第二多个单位单元连接到所述第二多个输出其中的一个输出。
6.根据权利要求5所述的用于将数字信号转换为模拟信号的数模转换器，其中由所述第二多个单位单元所提供的相同的电流大于由任何所述第一多个单位单元所提供的电流。
7.根据权利要求5所述的用于将数字信号转换为模拟信号的数模转换器，其中所述多个宏单元配置为根据所述第一温度计码提供第一组合电流。
8.根据权利要求7所述的用于将数字信号转换为模拟信号的数模转换器，其中所述宏单元配置为根据所述第二温度计码提供第二组合电流，并配置为根据所述数字信号的LSB提供第三组合电流。
9.根据权利要求5所述的用于将数字信号转换为模拟信号的数模转换器，其中所述宏单元包括相同微单元的阵列，其中属于相同单位单元且并行互连的所述微单元相对所述阵列的中心对称分布。
10.根据权利要求9所述的用于将数字信号转换为模拟信号的数模转换器，其中所述宏单元进一步包括为所述阵列的镜像的附加阵列，其中所述阵列中的所述微单元与所述附加阵列中的对应镜像微单元并行互连，或者
其中所述宏单元进一步包括3个附加阵列，其中所述阵列和所述附加阵列的每一个为所述阵列和所述附加阵列的保留部分的镜像，其中所述阵列中和所述附加阵列中的对应镜像微单元并行互连。
11.一种进行数模转换(DAC)的方法，所述方法包括：
将数字输入信号分为最高有效位(MSB)、最低有效位(LSB)和中间位；
由所述MSB生成第一温度计码；
由所述第一温度计码生成第一组合电流；
由所述中间位生成第二温度计码；
由所述第二温度计码生成第二组合电流；
使用二进制解码由所述LSB生成第三组合电流；以及
组合所述第一组合电流、第二组合电流和第三组合电流。
12.根据权利要求11所述的进行数模转换的方法，其中宏单元包括X1单位单元、X2单位单元、X4单位单元、X8单位单元，其中所述X1单位单元、X2单位单元、所述X4单位单元、所述X8单位单元设置在阵列中的中心位置处。
13.根据权利要求11或12所述的进行数模转换的方法，其中，宏单元包括能够提供相同数目的电流单位的多个附加单位单元，所述多个附加单位单元设置在阵列中的周边的位置处，并且相邻的附加单位单元在所述阵列中以不规则的分散方式进行分布，以减少工艺、电压以及温度(PVT)偏差。
14.根据权利要求12所述的进行数模转换的方法，其中，所述X1单位单元、X2单位单元、所述X4单位单元、所述X8单位单元以及多个附加单位单元中属于相同单位单元的微单元相对于所述阵列的中心对称排列。
15.根据权利要求11所述的进行数模转换的方法，其中，当所述数模转换为14位数模转换时，所述数字输入信号具有6个最高有效位、5个中间位和3个最低有效位。
CN201510427043.2A 2008-12-09 2009-06-05 用于数模转换器的具有子温度计码的解码器结构 Pending CN105024700A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/331,049 US8013770B2 (en) 2008-12-09 2008-12-09 Decoder architecture with sub-thermometer codes for DACs
US12/331,049 2008-12-09
CN200910146981A CN101753144A (zh) 2008-12-09 2009-06-05 用于数模转换器的具有子温度计码的解码器结构

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN200910146981A Division CN101753144A (zh) 2008-12-09 2009-06-05 用于数模转换器的具有子温度计码的解码器结构

Publications (1)

Publication Number Publication Date
CN105024700A true CN105024700A (zh) 2015-11-04

Family

ID=42230479

Family Applications (2)

Application Number Title Priority Date Filing Date
CN200910146981A Pending CN101753144A (zh) 2008-12-09 2009-06-05 用于数模转换器的具有子温度计码的解码器结构
CN201510427043.2A Pending CN105024700A (zh) 2008-12-09 2009-06-05 用于数模转换器的具有子温度计码的解码器结构

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN200910146981A Pending CN101753144A (zh) 2008-12-09 2009-06-05 用于数模转换器的具有子温度计码的解码器结构

Country Status (2)

Country Link
US (1) US8013770B2 (zh)
CN (2) CN101753144A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112688690A (zh) * 2020-12-24 2021-04-20 西安翔腾微电子科技有限公司 一种带符号位温度计编码的低功耗电流舵dac电路的设计方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103427838B (zh) * 2012-05-25 2017-04-12 联发科技（新加坡）私人有限公司 开关驱动电路及运用该电路的数模转换器
US8704684B2 (en) * 2012-06-30 2014-04-22 Integrated Device Technology Inc. Hybrid-coding for improving transient switch response in a multi-cell programmable apparatus
US9130587B2 (en) * 2014-01-29 2015-09-08 Broadcom Corporation Frame adaptive digital to analog converter and methods for use therewith
CN104168027B (zh) * 2014-07-17 2017-05-10 南京航空航天大学 一种二进制码到温度计码的串行转换装置及转换方法
US9362937B1 (en) 2014-11-26 2016-06-07 Stmicroelectronics S.R.L. Method of calibrating a SAR A/D converter and SAR-A/D converter implementing said method
US9722624B2 (en) 2015-04-20 2017-08-01 Samsung Electronics Co., Ltd Semiconductor device comprising successive approximation register analog to digital converter with variable sampling capacitor
CN105356882B (zh) * 2015-12-04 2019-03-15 上海兆芯集成电路有限公司 电流源装置
CN106209681B (zh) * 2016-06-28 2019-05-10 华为技术有限公司 一种队列管理方法和装置
US10892771B1 (en) * 2019-09-25 2021-01-12 Texas Instruments Incorporated Segmented resistor digital-to-analog converter
CN115001501B (zh) * 2022-08-04 2022-11-22 杰创智能科技股份有限公司 数模转换器、音频播放器以及波形发生器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6100833A (en) * 1993-11-05 2000-08-08 Lg Semicon Co., Ltd. Digital to analog converter and bias circuit therefor
KR20040099887A (ko) * 2003-05-20 2004-12-02 학교법인 인하학원 새로운 글리치 에너지 억제 회로와 새로운 2차원적 전류셀스위칭 순서를 이용한 10비트 디지털/아날로그 변환기
CN2852534Y (zh) * 2005-12-12 2006-12-27 深圳艾科创新微电子有限公司 一种高速分段电流型dac电路
WO2008020704A1 (en) * 2006-08-16 2008-02-21 Lg Innotek Co., Ltd Digital-analog converter and camera module having the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2344479A (en) * 1998-12-04 2000-06-07 Asahi Chemical Ind Resistor-type D/A convertor having a highly linear transconductor
US6909389B1 (en) * 2002-06-14 2005-06-21 Impinj, Inc. Method and apparatus for calibration of an array of scaled electronic circuit elements

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6100833A (en) * 1993-11-05 2000-08-08 Lg Semicon Co., Ltd. Digital to analog converter and bias circuit therefor
KR20040099887A (ko) * 2003-05-20 2004-12-02 학교법인 인하학원 새로운 글리치 에너지 억제 회로와 새로운 2차원적 전류셀스위칭 순서를 이용한 10비트 디지털/아날로그 변환기
CN2852534Y (zh) * 2005-12-12 2006-12-27 深圳艾科创新微电子有限公司 一种高速分段电流型dac电路
WO2008020704A1 (en) * 2006-08-16 2008-02-21 Lg Innotek Co., Ltd Digital-analog converter and camera module having the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112688690A (zh) * 2020-12-24 2021-04-20 西安翔腾微电子科技有限公司 一种带符号位温度计编码的低功耗电流舵dac电路的设计方法

Also Published As

Publication number Publication date
CN101753144A (zh) 2010-06-23
US8013770B2 (en) 2011-09-06
US20100141497A1 (en) 2010-06-10

Similar Documents

Publication Publication Date Title
CN105024700A (zh) 用于数模转换器的具有子温度计码的解码器结构
CN101299610B (zh) 一种10位电流舵结构的高速数模转换器
US6489905B1 (en) Segmented DAC calibration circuitry and methodology
CN102006079B (zh) 数模转换器
CN100593284C (zh) 高速差分电阻电压的数模转换器
CN104065382B (zh) 用于分段式电流舵dac的数字校准电路
US8941522B2 (en) Segmented digital-to-analog converter having weighted current sources
CN103620964B (zh) 用于数/模转换器中的代码范围特定线性度改进的开关定序
CN103095303B (zh) 一种电流型与电压型组合数模转换器
US7688236B2 (en) Integrated circuit comprising a plurality of digital-to-analog converters, sigma-delta modulator circuit, and method of calibrating a plurality of multibit digital-to-analog converters
US7825843B2 (en) D/A converter and semiconductor integrated circuit including the same
CN104040898A (zh) 电荷再分配数模转换器
CN102332922B (zh) 提高数模转换器高频特性的电流源及驱动电路
CN112583410A (zh) 分段式数模转换器
CN107947798A (zh) 电流舵型数模转换器高位电流源单元开关解码电路及方法
CN109902325A (zh) 一种dac电流源阵列的排列方式及共源电流源阵列版图
US7893853B2 (en) DAC variation-tracking calibration
US7369076B1 (en) High precision DAC with thermometer coding
JP3585113B2 (ja) 電流源セル配置構造、電流源セル選択方法及び電流加算型ｄａ変換器
CN117240294A (zh) 一种应用于分段式dac电流源的校准方法及电路
CN115296671B (zh) 混合结构的数模转换电路
Yenuchenko Alternative structures of a segmented current-steering DAC
KR100727885B1 (ko) 새로운 글리치 에너지 억제 회로와 새로운 2차원적 전류셀스위칭 순서를 이용한 10비트 디지털/아날로그 변환기
JPH10154936A (ja) Ｄ／ａ変換器
Yu et al. 2 GHz 8-bit CMOS ROM-less direct digital frequency synthesizer

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20151104