CN104977569A - 一种通用型微变形中频信标机 - Google Patents
一种通用型微变形中频信标机 Download PDFInfo
- Publication number
- CN104977569A CN104977569A CN201510407767.0A CN201510407767A CN104977569A CN 104977569 A CN104977569 A CN 104977569A CN 201510407767 A CN201510407767 A CN 201510407767A CN 104977569 A CN104977569 A CN 104977569A
- Authority
- CN
- China
- Prior art keywords
- chip
- signal
- frequency
- circuit
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
- G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
- G01S7/02—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S13/00
- G01S7/28—Details of pulse systems
- G01S7/282—Transmitters
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Remote Sensing (AREA)
- Position Fixing By Use Of Radio Waves (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
本发明公开一种通用型微变形中频信标机。系统由时钟1,时钟分配器2、FPGA芯片3及其外围电路,n片AD9959芯片51、52、5n以及n个带通滤波器组61、62、6n等构成。时钟1经时钟分配器3送给每片AD9959芯片的参考时钟输入脚,FPGA芯片3包括多路伪码生成电路31、多路正弦波生成电路32、控制逻辑电路33以及串行通信接口电路34等,控制逻辑电路33读取扩频码信号或者正弦波信号,通过串行通信接口电路配置每片AD9959芯片的频率控制字、幅度控制字、相位控制字,从而生成两种微变形信标机信号:(1)中频载波相同但调制有彼此正交的伪码信号;(2)中频载波相同但调制有不同频率的低频正弦波信号。
Description
技术领域
本发明属于测量仪器领域,特别是涉及一种通用型微变形中频信标机。
背景技术
专利“一种大型建筑物的变形遥测技术”(专利申请号200810069777.8)和专利“一种多点位移同时测量方法”(专利申请号201510201199.9)提出了两种变形遥测方法。专利1中,各信标机信号为扩频调制信号,即各信标机的载波是相同的,但分别调制有不同的彼此正交的伪随机码,专利2中,各信标机信号为抑制载波双边带调幅信号,即各信标机的载波是相同的,但分别调制有不同频率的正弦波信号。信号调制可以在射频处实现,也可以先在中频处实现,然后再上变频到射频。第2种实现方式与第1种实现方式相比,可以充分利用已有的阵列雷达发射信道(每路中频输入信号与公共射频本振混频,经过带通滤波和功率放大后,送往每个发射天线),具有研制周期短,开发成本低等优点。
发明内容
有鉴于此,本发明的目的在于提供一种通用型微变形中频信标机,通过FPGA芯片来控制多片DDS芯片AD9959,来生成多路微变形中频调制信号,各路信号载波同频同相,调制方式为扩频调制或者抑制载波双边带调制。
为达到上述目的,本发明提供如下技术方案:
系统由时钟、时钟分配器、FPGA芯片及其外围电路、多片AD9959芯片以及多个带通通滤波器组BPF等构成。时钟1为有源晶振,经时钟分配器送给每片AD9959芯片的参考时钟输入脚,AD9959芯片内部各通道之间的同步由芯片本身特性确定,主AD9959芯片的SYNC_OUT输出脚与从AD9959芯片的SYNC_IN输入脚相连,实现片间各通道之间的同步。时钟2为有源晶振,送给FPGA芯片的时钟输入脚。FPGA芯片为主控芯片,其通用IO口与AD9959芯片的串行输入总线接口相连,FPGA芯片内部电路包括多路正交伪码生成电路、多路正弦波生成电路、控制逻辑电路、以及串行通信接口电路等。根据工作模式需要,可分别生成两种微变形信标机信号:(1)中频载波相同,但调制有彼此正交的伪码信号;(2)中频载波相同,但调制有不同频率的低频正弦波信号。
本发明的有益效果在于:(1)使用一种硬件平台实现了两种类型的信标机;(2)可配置能力强,多种参数可调。
附图说明
为了使本发明的目的、技术方案和有益效果更加清楚,本发明提供如下附图进行说明:
图1为通用型微变形中频信标机电路结构框图;
图2为通用型微变形中频信标机电路工作流程图;
具体实施方式
下面将结合附图,对本发明的优选实施例进行详细的描述。
图1为通用型微变形中频信标机电路结构框图,如图所示,系统由时钟1、时钟分配器2、FPGA芯片3及其外围电路4、n片AD9959芯片51、52、5n以及n个带通滤波器组61、62、6n等构成。时钟1为25MHz高稳定度的有源晶振,时钟分配器2用于产生多个时钟1的拷贝,时钟1经时钟分配器2送给每片AD9959芯片的参考时钟输入脚。AD9959芯片内部各通道之间的同步由芯片本身特性确定,主AD9959芯片的SYNC_OUT输出脚与从AD9959芯片的SYNC_IN输入脚相连,实现片间各通道之间的同步。FPGA芯片3包括多路伪码生成电路31、多路正弦波生成电路32、控制逻辑电路33以及串行通信接口电路34等。多路伪码生成电路用于产生多路正交的伪码信号,多路正弦波生成电路用于产生多路低频正弦波信号,控制逻辑电路33用于读取扩频码信号或者正弦波信号,通过串行通信接口电路34配置每片AD9959芯片的频率控制字、幅度控制字、相位控制字,从而生成两种微变形信标机信号:(1)中频载波相同但调制有彼此正交的伪码信号;(2)中频载波相同但调制有不同频率的低频正弦波信号。每片AD9959芯片的输出经过带通滤波器组61、62、6n滤波后输出。
图2为通用型微变形中频信标机电路工作流程图,如图所示,系统工作流程包括以下步骤:
步骤s1,系统上电复位;
步骤s2,AD9959初始化设置;
在这一阶段主要完成对每片AD9959的初始化操作:(1)IO口的初始化;(2)寄存器的初始化。IO口的初始化主要包括将片选脚置为高电平,串行时钟脚SCLK,串行数据脚SDIO_0,SDIO_1,SDIO_2,SDIO_3设置为低电平(其中SDIO_0为专用的串行数据管脚),IO_UPDATE设置为0。寄存器的初始化主要包括:(1)功能寄存器1的初始化,设置FR1[22:18]芯片内部锁相倍频倍数,其它位为0;(2)功能寄存器2的初始化,设置第1片AD9959芯片的FR2[7]=1,FR2[6]=1,使能自动同步模式,且设置第1片AD9959工作于主控模式;设置其它AD9959芯片的FR2[7]=1,FR2[6]=0,使能自动同步模式,使它们工作于从机模式。
步骤s3,模式选择
在这一步,选择信标机工作模式,有两种工作模式选择,扩频模式s4和调幅模式s5。
步骤s4,扩频调制信号生成过程
这一步骤的详细操作过程如下:
步骤s41,写频率控制字,具体如下:向通道选择寄存器CSR写入通道号,然后向频率控制寄存器CFTW0写入频率控制字,完成每个芯片4个通道的载波频率设置。
步骤s42,写幅度控制字,具体如下:向通道选择寄存器CSR写入通道号,然后向频率控制寄存器ACR写入幅度控制字。FPGA输出IO_UPDATE脉冲信号更新寄存器的值。
步骤s43,读扩频码,具体如下:生成多路正交伪随机码信号,控制逻辑电路读取这些信号;
步骤s44,写相位控制字,具体如下:向通道选择寄存器CSR写入通道号,若读取的信号电平为0,则向相位控制字寄存器CPOW0写入相位0度,若读取的信号电平为1,则向相位控制字寄存器CPOW0写入相位180度。FPGA输出IO_UPDATE脉冲信号更新寄存器的值。
步骤s45,停止,具体如下:若执行停止操作,则暂停扩频调制信号电路工作并转到步骤s6退出;若不执行停止操作,则继续周期性地读取扩频码s43,写相位控制字s44,生成扩频调制信号。
步骤s5,抑制载波双边带调幅信号生成
这一步骤的详细操作过程如下:
步骤s51,写频率控制字,具体如下:向通道选择寄存器CSR写入通道号,然后向频率控制寄存器CFTW0写入频率控制字,完成每个芯片4个通道的载波频率设置,FPGA输出IO_UPDATE脉冲信号更新寄存器的值。
步骤s52,读正弦波信号,具体如下:生成多路正弦波信号,控制逻辑电路读取这些信号;
步骤s53,写相位控制字,具体如下:向通道选择寄存器CSR写入通道号,若读取的信号电平大于等于0,则向相位控制字寄存器CPOW0写入相位0度,若读取的信号电平小于0,则向相位控制字寄存器CPOW0写入相位180度。
步骤s54,写幅度控制字,具体如下:向通道选择寄存器CSR写入通道号,将读取的信号取绝对值,然后向幅度控制寄存器ACR写入绝对值。FPGA输出IO_UPDATE脉冲信号更新寄存器的值;
步骤s55,停止,具体如下:若执行停止操作,则暂停扩频调制信号电路工作并转到步骤s6退出,若不执行停止操作,则继续周期性地读取正弦波信号s52,写相位控制字s53,写幅度控制字s54,生成抑制载波双边带调幅信号。
步骤s6,退出,系统停止工作。
最后说明的是,以上优选实施例仅用以说明本发明的技术方案而非限制,尽管通过上述优选实施例已经对本发明进行了详细的描述,但本领域技术人员应当理解,可以在形式上和细节上对其作出各种各样的改变,而不偏离本发明权利要求书所限定的范围。
Claims (3)
1.一种通用型微变形中频信标机,其特征在于:系统由时钟1、时钟分配器2、FPGA芯片3及其外围电路4、n片AD9959芯片51、52、5n以及n个带通滤波器组61、62、6n等构成。时钟1经时钟分配器2送给每片AD9959芯片的参考时钟输入脚,FPGA芯片3包括多路伪码生成电路31、多路正弦波生成电路32、控制逻辑电路33以及串行通信接口电路34等,控制逻辑电路33读取扩频码信号或者正弦波信号,通过串行通信接口电路配置每片AD9959芯片的频率控制字、幅度控制字、相位控制字,从而生成两种微变形信标机信号:(1)中频载波相同但调制有彼此正交的伪码信号;(2)中频载波相同但调制有不同频率的低频正弦波信号。
2.根据权利要求1所述的一种通用型微变形中频信标机,其特征在于:当电路工作于扩频调制模式时,FPGA控制逻辑电路首先完成每片AD9959芯片的初始化操作,然后向每片AD9959芯片写入频率控制字,设置中频载波频率,写幅度控制字,设置每路信号幅度,接着周期性地读取扩频码生成电路所产生的每路扩频码信号,如读取的信号为0,则向AD9959芯片写相位控制字0度;如读取的信号为1,则向AD9959芯片写相位控制字180度;如此就生成了扩频调制信号。
3.根据权利要求1所述的一种通用型微变形中频信标机,其特征在于:当电路工作于抑制载波双边带调幅模式时,FPGA控制逻辑电路首先完成每片AD9959芯片的初始化操作,然后向每片AD9959芯片写入频率控制字,设置中频载波频率,然后周期性地读取每路正弦波信号,若读取的信号电平大于等于0,则向相位控制字寄存器写入相位0度,若读取的信号电平小于0,则向相位控制寄存器写入相位180度;将读取的信号取绝对值,向幅度控制寄存器写入此绝对值;如此就生成了抑制载波双边带调幅信号。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510407767.0A CN104977569B (zh) | 2015-07-13 | 2015-07-13 | 一种通用型微变形中频信标机 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510407767.0A CN104977569B (zh) | 2015-07-13 | 2015-07-13 | 一种通用型微变形中频信标机 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104977569A true CN104977569A (zh) | 2015-10-14 |
CN104977569B CN104977569B (zh) | 2017-11-03 |
Family
ID=54274249
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510407767.0A Active CN104977569B (zh) | 2015-07-13 | 2015-07-13 | 一种通用型微变形中频信标机 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104977569B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108107409A (zh) * | 2017-11-28 | 2018-06-01 | 上海无线电设备研究所 | 一种mimo雷达导引头的中频信号源及其信号产生方法 |
CN109144920A (zh) * | 2018-11-19 | 2019-01-04 | 江苏卓胜微电子股份有限公司 | 一种基于片外电压的芯片控制字产生电路 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050003785A1 (en) * | 2002-07-23 | 2005-01-06 | Jackson Paul K. W. | Wideband signal generators, measurement devices, methods of signal generation, and methods of signal analysis |
CN101349753A (zh) * | 2008-05-30 | 2009-01-21 | 重庆大学 | 一种大型建筑物的变形遥测技术 |
CN102104394A (zh) * | 2009-12-18 | 2011-06-22 | 中国科学院国家天文台 | 一种低速率扩频通信发射基带系统 |
CN102724162A (zh) * | 2012-06-25 | 2012-10-10 | 中国科学院武汉物理与数学研究所 | 一种多通道核磁共振射频信号发射机 |
CN103001898A (zh) * | 2012-11-27 | 2013-03-27 | 重庆西南集成电路设计有限责任公司 | 四通道i/q信号源 |
CN103135097A (zh) * | 2013-01-29 | 2013-06-05 | 西安电子工程研究所 | 一种基于fpga的16通道双模式雷达数字下变频方法 |
-
2015
- 2015-07-13 CN CN201510407767.0A patent/CN104977569B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050003785A1 (en) * | 2002-07-23 | 2005-01-06 | Jackson Paul K. W. | Wideband signal generators, measurement devices, methods of signal generation, and methods of signal analysis |
CN101349753A (zh) * | 2008-05-30 | 2009-01-21 | 重庆大学 | 一种大型建筑物的变形遥测技术 |
CN102104394A (zh) * | 2009-12-18 | 2011-06-22 | 中国科学院国家天文台 | 一种低速率扩频通信发射基带系统 |
CN102724162A (zh) * | 2012-06-25 | 2012-10-10 | 中国科学院武汉物理与数学研究所 | 一种多通道核磁共振射频信号发射机 |
CN103001898A (zh) * | 2012-11-27 | 2013-03-27 | 重庆西南集成电路设计有限责任公司 | 四通道i/q信号源 |
CN103135097A (zh) * | 2013-01-29 | 2013-06-05 | 西安电子工程研究所 | 一种基于fpga的16通道双模式雷达数字下变频方法 |
Non-Patent Citations (2)
Title |
---|
张先志等: "基于DDS技术的BPSK信号生成", 《兵工自动化》 * |
张巍等: "用DDS芯片AD9852实现QAM调制", 《电子测量技术》 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108107409A (zh) * | 2017-11-28 | 2018-06-01 | 上海无线电设备研究所 | 一种mimo雷达导引头的中频信号源及其信号产生方法 |
CN109144920A (zh) * | 2018-11-19 | 2019-01-04 | 江苏卓胜微电子股份有限公司 | 一种基于片外电压的芯片控制字产生电路 |
Also Published As
Publication number | Publication date |
---|---|
CN104977569B (zh) | 2017-11-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102386946B (zh) | 一种数据传输快速跳频电台 | |
CN105785334A (zh) | 一种全相参的x波段宽带雷达目标模拟器 | |
CN106301378B (zh) | 一种高速dac同步方法及电路 | |
CN102354256A (zh) | 基于fpga和ad9959的多通道同步信号发生器 | |
CN105404495B (zh) | 用于调制宽带转换器的高速伪随机序列发生器及发生方法 | |
CN104977569A (zh) | 一种通用型微变形中频信标机 | |
CN101901022B (zh) | 时钟精度调节模块与方法及应用其的通用串行总线设备 | |
CN104714871A (zh) | 基于fpga的可编程并口时序测试电路 | |
CN107247252A (zh) | 产生多路相参模拟信号的装置 | |
CN104954009A (zh) | 用于半导体装置的输出控制电路和包括其的输出驱动电路 | |
CN102204204B (zh) | 实现脉冲同步的方法和装置 | |
CN102970126A (zh) | 一种简易的静态授时卫星信号模拟方法及装置 | |
CN102710283A (zh) | 直接序列扩频伪码捕获方法、捕获装置及通信系统 | |
CN109308275A (zh) | 一种正交编码脉冲的转换系统及方法 | |
CN102467152A (zh) | 在信号源中实现调幅及振幅键控功能的方法、装置及系统 | |
CN104836763B (zh) | 一种提高传信率的多通道信号输出系统 | |
CN202694385U (zh) | 一种用于射频识别的标签 | |
CN103269237A (zh) | 一种扩频码同步发送方法及装置 | |
CN104683090A (zh) | 一种可扩展的时钟监测装置和方法 | |
CN104503935A (zh) | 一种可精确控制时序的iic控制装置和控制方法 | |
KR101506337B1 (ko) | 스마트 카드 시스템 및 그 구동 방법 | |
CN102426371A (zh) | 一种采用fpga生成二进制偏移载波信号的方法 | |
CN201269928Y (zh) | 一种天气雷达的硬件信号处理器 | |
CN105136167A (zh) | 一种光纤陀螺动态分频方法 | |
CN103248394B (zh) | 一种扩频码同步发送方法及装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |